FI96256B - Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi - Google Patents

Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi Download PDF

Info

Publication number
FI96256B
FI96256B FI931532A FI931532A FI96256B FI 96256 B FI96256 B FI 96256B FI 931532 A FI931532 A FI 931532A FI 931532 A FI931532 A FI 931532A FI 96256 B FI96256 B FI 96256B
Authority
FI
Finland
Prior art keywords
filter
bit
input signal
coefficients
shift register
Prior art date
Application number
FI931532A
Other languages
English (en)
Swedish (sv)
Other versions
FI931532A0 (fi
FI931532A (fi
FI96256C (fi
Inventor
Eero Juhani Pajarre
Ville Antero Eerola
Tapio Antero Saramaeki
Tapani Juhani Ritoniemi
Timo Kalevi Husu
Seppo Tapio Ingalsuo
Original Assignee
Eero Juhani Pajarre
Ville Antero Eerola
Tapio Antero Saramaeki
Tapani Juhani Ritoniemi
Timo Kalevi Husu
Seppo Tapio Ingalsuo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eero Juhani Pajarre, Ville Antero Eerola, Tapio Antero Saramaeki, Tapani Juhani Ritoniemi, Timo Kalevi Husu, Seppo Tapio Ingalsuo filed Critical Eero Juhani Pajarre
Publication of FI931532A0 publication Critical patent/FI931532A0/fi
Priority to FI931532A priority Critical patent/FI96256C/fi
Priority to KR1019950704330A priority patent/KR100302093B1/ko
Priority to DE69425565T priority patent/DE69425565T2/de
Priority to US08/522,362 priority patent/US6370556B1/en
Priority to EP94911198A priority patent/EP0693236B1/en
Priority to JP6521717A priority patent/JPH08508857A/ja
Priority to AT94911198T priority patent/ATE195617T1/de
Priority to PCT/FI1994/000126 priority patent/WO1994023493A1/en
Publication of FI931532A publication Critical patent/FI931532A/fi
Publication of FI96256B publication Critical patent/FI96256B/fi
Application granted granted Critical
Publication of FI96256C publication Critical patent/FI96256C/fi

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H17/0225Measures concerning the multipliers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H17/0227Measures concerning the coefficients
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Complex Calculations (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Color Television Systems (AREA)

Description

96256
Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi 5
Keksinnön kohteena on menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla, sekä menetelmä tällaisen suodattimen suunnittelemiseksi. 10 Digitaalinen suodatin on ohjelma tai erityisesti suunniteltu elektroninen piiri, joka käsittelee diskreettejä signaalinäytteitä halutun siirtofunktio-operaation suorittamiseksi tälle signaalille. Digitaalisen eli diskreettiaikaisen FIR (Finite Impulse Response) suodattimen 15 Z-siirtofunktio on yleisessä tapauksessa muotoa
Htz) - Ulf § (1) missä H(z) on suodattimen siirtofunktio, Y(z) ja X(z) ovat vastaavasti suodattimen ulostulo- ja sisääntulo, a^ ovat 20 vakiokertoimia eli tappikertoimia ja z”1 on i:n kellojakson viive. FIR-Suodattimen ominaisuudet riippuvat yksinomaan tappikertoimista a^, joten diskreettiaikasuodattimen syntesointi merkitsee näiden kertoimien määrittämistä siten, että suodatin saa halutut ominaisuudet. Kertoimien 25 määrittämistapoja on monia. Yhtälön (1) mukainen ei-rekur-siivinen diskreettiaikasuodatin esitetään yleensä lohko-kaaviona kuvioiden 1 ja 2 mukaisesti. Kuvio 1 esittää ns. suoramuotoisen FIR (Finite Impulse Response)-suodattimen ja kuvio 2 transponoidun FIR-suodattimen. Molemmat disk-30 reettiaikaiset suodattimet toteuttavat yhtälön (1) mukaisen suodatusfunktion, mutta esillä oleva keksintö liittyy kuvion 2 mukaiseen transponoituun FIR-suodattimeen. Kuten 2 96256 kuvioista 1 ja 2 ilmenee, diskreettiaikasuodatin esitetään lohkokaaviona, jossa neliömäiset lohkot 1 suorittavat informaation viivästyksen yhdellä kellojaksolla z-1, kolmiomaiset lohkot 2 esittävät kertolaskuoperaatioita ja 5 ympyrät 3 ovat summaimia.
Kuten edellä todettiin, suodattimen ominaisuudet riippuvat tappikertoimien a^ arvoista. Eräissä tunnetuissa transponoiduissa FIR-suodattimissa käytetään erillistä kertolaskuyksikköä jokaiselle tappikertoimelle. Tämän to-10 teutuksen haittapuolena on sen vaatima suuri määrä kerto-laskuyksiköitä, jotka vaativat integroidulle piirille toteutettuna paljon piiripinta-alaa ja ovat sen vuoksi kalliita. Eräs tunnettu toteutus on sellainen, jossa tappi-kertoimet ovat yksinkertaisia 2:n potenssin summia, eli 15 kertoimet on rajoitettu muotoon 2~a + 2-^ + 2~c. Tällaisen ratkaisun haittapuolena on rajoitukset mahdollisille toteutettaville kertoimille. Nämä rajoitukset voivat olennaisesti hankaloittaa halutun signaalikäsittelyfunktion H(z) toteuttamista.
20 Vielä eräs tunnettu ratkaisu on käyttää nopeaa ker tojaa ja muistia suodattimen toteutukseen. Tällaista ratkaisua on havainnollistettu kuviossa 3, jossa tarvittavat viiveet z~l aikaansaadaan puskuroimalla sisääntulosignaa-lin X(z) arvot RAM-muistiin 41 ennen niiden syöttämistä 25 kertojalle 42, jossa ne kerrotaan lukumuistista (ROM) saatavien valmiiden kertoimien a^ kanssa. Tämän jälkeen ker-tolaskutulokset viedään summaimelle 44, jossa ne summataan suodattimen ulostulon Y(z) kanssa. Tällaisen ratkaisun haittapuolena on nopean kertolaskuyksikön 42 vaatima pin-30 ta-ala. Lisäksi haittapuolina ovat kertolaskuyksikön 42 tehonkulutus ja tietyissä sovelluksissa sen aiheuttamat sähkömagneettiset häiriöt muille piirirakenteille. Lisäksi kertolaskuyksikön rajoitetun nopeuden vuoksi yhdellä ker-tolaskuyksiköllä voidaan kuitenkin toteuttaa vain rajoi-35 tettu määrä kertoimia a^. Monimutkaiset rakenteet vaativat il 3 96256 useita kertolaskuyksiköitä ja monimutkaisen ohjauslogii-kan.
Esillä olevan keksinnön päämääränä on transponoitu digitaalinen FIR-suodatin, joka voidaan toteuttaa mikro-5 piirille useilla kertoimilla sellaisella tavalla, joka vaatii mikropiiritoteutuksessa olennaisesti vähemmän pii-ripinta-alaa kuin aikaisemmat toteutustekniikat.
Esillä olevan keksinnön päämääränä on myös suoda-tinrakenne, joka soveltuu suhteellisen korkeille kellotaa-10 juuksille, koska rakenteen nopeus ei riipu tarvittavien kertoimien lukumäärästä.
Esillä olevan keksinnön päämääränä on edelleen digitaalinen suodatin, joka mahdollistaa mielivaltaisten kertoimien toteuttamisen automaattisesti.
15 Nämä ja muut keksinnön päämäärät ja edut saavute taan menetelmällä transponoidussa digitaalisessa FIR-suo-dattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla, jolle menetelmälle on keksinnön mukaisesti tunnusomaista, että kertolaskut suoritetaan käyttäen 20 vähennys- ja/tai yhteenlaskuelementeistä muodostuvaa verkkoa, jossa ainakin yksi elementti osallistuu ainakin kahdella eri tappikertoimella kertomiseen.
Keksinnön toinen piirre on järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisään-25 tulosignaalin kertomiseksi tappikertoimilla. Järjestelylle on keksinnön mukaisesti tunnusomaista, että se käsittää vähiten merkitsevän bitin suuntaan siirtävän ja eniten merkitsevää bittiä kopioivan tai nollalla täyttävän siir-torekisterin, johon suodattimen binäärinen sisääntulosig-30 naali vastaanotetaan ja jolla on ulostulot haluttujen bit-• tipaikkojen sisällön antamiseksi ulostulona, joukon bit- tisarjallisia vähennys- ja yhteenlaskuelementtejä binäärisen sisääntulosignaalin kertomiseksi N+l eri tappikertoimella siirtorekisterin ulostulobittejä yhdistelemällä, 35 mainittujen vähennys- ja/tai yhteenlaskuelementtien muo- 4 96256 dostaessa verkon, jossa ainakin yksi vähennys- ja/tai yh-teenlaskuelementti on mukana ainakin kahden eri tappiker-toimen kertolaskuoperaatiossa.
Keksinnön eräs piirre on menetelmä transponoidun 5 digitaalisen suodattimen suunnittelemiseksi, jolle menetelmälle on keksinnön mukaisesti tunnusomaista, että määritetään suodattimessa tarvittavat tappikertoimet, suunnitellaan suodattimeen tappikertoimilla kertomisen suorittava vähennys- ja/tai yhteenlaskuelementtien verkko, jossa 10 elementtien lukumäärä minimoidaan tietyt suodattimen suo-ritusarvokriteerit huomioiden siten, että mahdollisimman moni elementti osallistuu useamman kuin yhden eri tappi-kertoimen kertolaskuoperaatioon.
Esillä olevan keksinnön mukaisessa ratkaisussa tap-15 pikertoimet toteutetaan yhdistelemällä 2:n potensseilla jaettuja lukuja bittisarjallisilla yhteen ja/tai vähennys-laskuelementeillä siten, että ainakin osaa yhteen- ja/tai vähennyslaskuelementeistä käytetään useamman kuin yhden kertoimen toteuttamiseen. Kaikki tarvittavat muotoa 2“n 20 olevilla luvuilla kerrotut arvot saadaan keksinnön mukaisesti samanaikaisesti yhdestä siirtorekisteristä. Toisin sanoen tietyllä elementillä muodostettua "osasummaa" tai "osaerotusta" voidaan käyttää yhteen- ja/tai vähennyslas-kuelementtien verkon seuraavalla tasolla samanaikaisesti 25 useiden kertoimien muodostamiseen. Edelleen keksinnön mukaisessa ratkaisussa yhteen- ja vähennyslaskuelementtien käyttö yhdessä kertoimien toteuttamiseen mahdollistaa elementtien (+/- -operaattorien) määrän minimoinnin. Lisäksi on mahdollista minimoida kertoimiin liittyvää pyöristys-30 virhettä "tasapainottamalla" operaattoreita keskenään.
: Keksinnön avulla voidaan bittisarjallisten yhteen- ja vähennyslaskuelementtien verkko optimoida etsimällä tarvittaville kertoimille 2:n potenssien summa ja/tai erotus siten, että tarvittavien laskentaelementtien määrä 35 pienenee huomattavasti tunnettuihin ratkaisuihin verrattu- il 5 96256 na. Esimerkiksi jos vaaditaan 20 bitin kerrointarkkuutta, niin tunnetun tekniikan mukaisella tavalla toteutettuna jokainen kerroin vaatii keskimäärin 10 summainta kerrointa kohden. Keksinnön mukaisella rakenteella on mahdollista 5 toteuttaa kertoimet kolmella yhteen- ja/tai vähennyslas-kuelementillä kerrointa kohden. Samalla tarvittava sar-jaankytkettävien elementtien määrä tyypillisesti pienenee. Keksinnön mukaisella rakenteella voidaan toteuttaa mielivaltaiset kertoimet. Keksinnön etuna on edelleen erittäin 10 pieni looginen syvyys, jolloin maksimitoimintataajuus on erittäin korkea. Integroidulle piirille toteutettuna keksinnön vaatima pinta-ala on alle puolet pinta-alasta, jonka esimerkiksi kuviossa 3 esitetty kertojalla sekä RAM- ja ROM-muisteilla toteutettu suodatin vaatii.
15 Keksintöä selitetään seuraavassa suoritusesimerkki- en avulla viitaten oheiseen piirrokseen, jossa kuvio 1 on lohkokaavio suoramuotoisesta digitaalisesta FIR-suodattimesta, kuvio 2 on lohkokaavio transponoidusta digitaali-20 sesta FIR-suodattimesta, kuvio 3 esittää lohkokaavion tunnetusta digitaalisesta suodattimesta, joka on toteutettu nopealla kertojalla ja muisteilla, kuvio 4 esittää lohkokaavion eräästä keksinnön mu-25 kaisesta digitaalisesta suodattimesta, jossa neljä kerrointa, ja kuvio 5 on bittisarjallisen summainelementin lohko- kaavio.
Nyt viitataan kuvioon 4, jossa on esitetty keksin-30 nön mukaisesti toteutettu 4-kertoiminen transponoitu digi taalinen FIR-suodatin. Suodatin käsittää kolmen suodatin-asteen sarjaankytkennän, jossa kukin suodatinaste käsittää yhden sanan mittaisen (z-1) viivelohkon 58, 59 ja 60 sekä sen jälkeen kytketyn yhteenlaskuelementin 61, 62 ja vas-35 taavasti 63, jolle vastaavan viivelohkon ulostulosignaali 6 96256 syötetään ja jonka ulostulosignaali syötetään seuraavalle viivelohkolle. Viimeisen yhteenlaskuelementin 63 ulostulo muodostaa koko suodattimen ulostulon Y.
Suodattimen binäärinen sisääntulosignaali X syöte-5 tään ensin sarjamuodossa sarja/rinnanmuuntimen 51, josta se kopioidaan sarjamuotoiseen siirtorekisteriin 52. Siir-torekisterin 52 kopioitua lukua voidaan siirtää bitti kerrallaan vähemmän merkitsevän bitin LSB suuntaan. Tällöin siirtorekisteri 52 lisää siirtorekisterin eniten merkitse-10 vään päähän MSB siirtorekisteriin kopioidun luvun X eniten merkitsevää bittiä MSB, mikäli luku X on 2-komplementti-muodossa. Muussa tapauksessa eniten merkitseviksi biteiksi lisätään nollia.
Siirtorekisterissä 52 on ulostulot kaikkien tai 15 haluttujen bittipaikkojen sisällön antamiseksi ulostulona.
Siirtorekisterin 52 valittujen ulostulojen ja sar-jaankytkettyjen suodatinasteiden 58-63 väliin on kytketty yhdistämiselementtien verkko sisääntulosignaalin X kertomiseksi suodattimen tappikertoimilla a^, &2 > a3 3a a4 20 siirtorekisterin 52 ulostulobittejä, ts. 2:n potensseja yhdistelemällä. Verkko muodostuu bittisarjallista aritmetiikkaa käyttävistä bittisarjallisista yhteen- ja vähennys laskuelementeistä, joita on useassa tasossa. Keksinnön perusperiaatteen mukaisesti laskentaelementtien lukumäärä 25 on pyritty minimoimaan suodattimen tietyt suoritusarvokri-teerit huomioiden siten, että samoja laskentaelementtejä käytetään useamman eri tappikertoimen toteutuksessa. Kuvion 5 esimerkkitapauksessa muodostetaan neljä kerrointa käyttäen vain viittä bittisarjallista aritmetiikkaelement-30 tiä 53, 54, 55, 56 ja 57. Esimerkiksi vähennyslaskuelemen-tin 53 sisääntuloina ovat siirtorekisterin 52 bittipaik-kaulostulot 2“® ja 2“^. Vähennyslaskuelementin 53 ulostu-loarvo X-(X/8) muodostaa toisaalta suoraan yhden koko verkon ulostuloarvoista a^x, joka syötetään yhteenlaskuele-35 mentille 63 summattavaksi viivelohkon 60 ulostulon kanssa, il 7 96256 ja toisaalta välituloksen, joka syötetään toiseksi sisääntuloksi yhteenlaskuelementille 54. Yhteenlaskuelementin 54 toinen sisääntulo on siirtorekisterin 52 bittipaikkaulos-tulo 2-5 ja elementin 54 ulostulo muodostaa koko verkon 5 yhden ulostuloarvon a3x, joka syötetään yhteenlaskuelementille 62 summattavaksi viivelohkon 59 ulostulon kanssa. Yhteenlaskuelementin 55 sisääntulot ovat siirtorekisterin 52 2"3 ja 2”5. Yhteenlaskuelementti 55 muodostaa välisum-man, joka syötetään sekä yhteenlaskuelementille 56 että 10 vähennyslaskuelementille 57. Yhteenlaskuelementin 56 toinen sisääntulo on siirtorekisterin 52 bittipaikka 2"10 ja elementin 56 ulostulo muodostaa koko verkon yhden ulostulon a-^x, joka syötetään ensimmäiselle viivelohkolle 58 sarjaankytkennässä. Vähennyslaskuelementin 57 toinen si-
_ Q
15 sääntulo on siirtorekisterin 52 bittipaikkaulostulo 2 ° ja elementin 57 ulostulo muodostaa koko verkon yhden ulostulon a2x, joka syötetään yhteenlaskuelementille 61 summattavaksi viivelohkon 58 ulostulon kanssa. Siten kuvion 4 suodattimessa elementti 53 osallistuu sekä kertoimen a3 20 että kertoimen a4 laskemiseen. Vastaavasti yhteenlaskuelementti 55 osallistuu sekä kertoimen a-[_ että kertoimen a2 toteuttamiseen.
Kuvion 4 mukainen suodatin toimii seuraavasti. Suodattimen diskreettiaikaisen signaalin ensimmäinen binääri -25 nen luku syötetään aluksi sisään sarja/rinnanmuuntimeen 51, josta se kopioidaan sarjamuotoiseen siirtorekisteriin 52 siten, että luvun X vähiten merkitsevä bitti asettuu rekisterin 52 bittipaikkaan 2”°. Sarja/rinnanmuunnin 51 ja siirtorekisteri 52 muodostavat siten eräänlaisen kaksin-30 kertaisen siirtorekisterin, jossa sarja/rinnanmuunnin 51 toimii puskurina, johon edelliseltä signaalinkäsittelyas-teelta tuleva signaali voidaan vastaanottaa sillä aikaa kun siirtorekisterissä 52 olevaa lukua käsitellään keksinnön mukaisella suodattimena. Kun luku X on ladattu siir-35 torekisteriin 52 suoritetaan ensimmäinen laskutoimitus, 8 96256 jolloin suodattimen ulostuloon saadaan luvun Y vähiten merkitsevä bitti. Tämän jälkeen lukua X siirtorekisterissä 52 siirretään yhden bittipaikan verran oikealle eli vähiten merkitsevän bitin LSB suuntaan ja suoritetaan uusi 5 laskutoimitus, jolloin saadaan suodattimen ulostuloon luvun Y seuraava enemmän merkitsevä bitti. Siirtorekisterin 52 siirtämisiä oikealle ja sitä seuraavia laskutoimituksia jatketaan muodostaen suodattimen ulostuloon lukuun Y lisää bittejä, kunnes saavutetaan haluttu tarkkuus. Tämän jäl-10 keen sarja/rinnanmuuntimesta 51 ladataan seuraava luku siirtorekisteriin 52.
Kuviossa 5 on esitetty erään bittisarjallisen sum-mainelementin lohkokaavio. Summainelementti muodostuu 1-bittisestä viive-elementistä 61, joka on esimerkkitapauk-15 sessa toteutettu D-kiikulla, sekä summaimesta 62, joka laskee yhteen kaksi databittiä ja antaa ulos summan ja muistinumerobitin cQut. Kaikki kuvioon 6 piirretyt signaalit ovat yksibittisiä, eli toteutettavissa kukin yhdellä signaalij ohtimellä.
20 Kuvion 5 summainelementti toimii seuraavasti. Sum mattavat luvut tuodaan summaimeen 62 sarjamuodossa vähiten merkitsevä bitti (LSB) ensimmäisen. Kahden bitin a ja b ja muistinumerobitin c^n summauksesta saadaan tulokseksi yksi summabitti sum ja muistinumerobitti cout, joka talletetaan 25 viive-elementtiin 61 seuraavien bittien summausta varten.
Viive-elementti 61 nollataan kahden peräkkäisen n-bittisen luvun summauksen välillä käyttäen nollauslinjan reset.
Bittisarjallinen vähennyslaskuelementti voidaan toteuttaa samalla tavoin. Erona on vain, että summaimen 62 30 sijasta käytetään vähentäjää. Lisäksi viive-elementti 61 asetetaan kahden peräkkäisen n-bittisen luvun vähentämisen välillä arvoon 1.
Kuviot ja niihin liittyvä selitys on tarkoitettu vain havainnollistamaan esillä olevaa keksintöä. Yksityis-35 kohdiltaan keksinnön mukaiset menetelmät ja suodatin voivat vaihdella oheisten patenttivaatimusten puitteessa.

Claims (5)

  1. 9 96256
  2. 1. Menetelmä transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi 5 tappikertoimilla, tunnettu siitä, että kertolaskut suoritetaan käyttäen bittisarjallisista vähennys- ja/tai yhteenlaskuelementeistä muodostuvaa verkkoa, jossa ainakin yksi elementti osallistuu ainakin kahdella eri tappikertoimella kertomiseen. 10 2. Järjestely transponoidussa digitaalisessa FIR- suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla (a^, a2, &2· a4)t tunnettu siitä, että järjestely käsittää vähiten merkitsevän bitin suuntaan siirtävän ja 15 eniten merkitsevää bittiä kopioivan tai nollalla täyttävän siirtorekisterin (51, 52), johon suodattimen binäärinen sisääntulosignaali vastaanotetaan ja jolla on ulostulot haluttujen bittipaikkojen sisällön antamiseksi ulostulona, joukon bittisarjallisia vähennys- ja yhteenlasku-20 elementtejä (53-57) binäärisen sisääntulosignaalin kertomiseksi N+l eri tappikertoimella siirtorekisterin (51, 52) ulostulobittejä yhdistelemällä, mainittujen vähennys-ja/tai yhteenlaskuelementtien muodostaessa verkon, jossa ainakin yksi vähennys- ja/tai yhteenlaskuelementti on mu-25 kana ainakin kahden eri tappikertoimen kertolaskuoperaa-tiossa.
  3. 3. Patenttivaatimuksen 2 mukainen järjestely, tunnettu siitä, että siirtorekisteri on kaksiosainen siirtorekisteri (51, 52).
  4. 4. Patenttivaatimuksen 3 mukainen järjestely, tunnettu siitä, että siirtorekisterin ensimmäinen osa on puskurina toimiva rinnan/sarjamuunnin (51), johon vastaanotettu luku ladataan rinnakkaismuodossa siirtorekisterin toiseen osaan (52).
  5. 5. Menetelmä transponoidun digitaalisen suodattimen 10 96256 suunnittelemiseksi/ jossa menetelmässä määritetään suodat-timessa tarvittavat tappikertoimet, tunnettu siitä, että suunnitellaan suodattimeen tappikertoimilla kertomisen suorittava bittisarjallisten vähennys- ja/tai yh-5 teenlaskuelementtien verkko, jossa elementtien lukumäärä minimoidaan tietyt suodattimen suoritusarvokriteerit huomioiden siten, että mahdollisimman moni elementti osallistuu useamman kuin yhden eri tappikertoimen kertolaskuope-raatioon. li 11 96256
FI931532A 1993-04-05 1993-04-05 Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi FI96256C (fi)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FI931532A FI96256C (fi) 1993-04-05 1993-04-05 Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi
EP94911198A EP0693236B1 (en) 1993-04-05 1994-03-31 Method and arrangement in a transposed digital fir filter for multiplying a binary input signal with tap coefficients and a method for designing a transposed digital filter
DE69425565T DE69425565T2 (de) 1993-04-05 1994-03-31 Verfahren und vorrichtung in einem transponierten digitalen fir-filter zur multiplikation eines binären eingangssignals mit filterkoeffizienten und verfahren zum entwurf eines digitalen transponierten filters
US08/522,362 US6370556B1 (en) 1993-04-05 1994-03-31 Method and arrangement in a transposed digital FIR filter for multiplying a binary input signal with tap coefficients and a method for designing a transposed digital filter
KR1019950704330A KR100302093B1 (ko) 1993-04-05 1994-03-31 교차형디지탈유한임펄스응답필터에서이진입력신호를탭계수와승산시키는방법및회로배열과교차형디지탈필터의설계방법
JP6521717A JPH08508857A (ja) 1993-04-05 1994-03-31 転置ディジタルfirフィルターにおいて、2進入力信号にタップ係数を乗ずるための方法および配列ならびに転置ディジタルフィルターを設計するための方法
AT94911198T ATE195617T1 (de) 1993-04-05 1994-03-31 Verfahren und vorrichtung in einem transponierten digitalen fir-filter zur multiplikation eines binären eingangssignals mit filterkoeffizienten und verfahren zum entwurf eines digitalen transponierten filters
PCT/FI1994/000126 WO1994023493A1 (en) 1993-04-05 1994-03-31 Method and arrangement in a transposed digital fir filter for multiplying a binary input signal with tap coefficients and a method for disigning a transposed digital filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI931532A FI96256C (fi) 1993-04-05 1993-04-05 Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi
FI931532 1993-04-05

Publications (4)

Publication Number Publication Date
FI931532A0 FI931532A0 (fi) 1993-04-05
FI931532A FI931532A (fi) 1994-10-06
FI96256B true FI96256B (fi) 1996-02-15
FI96256C FI96256C (fi) 1996-05-27

Family

ID=8537687

Family Applications (1)

Application Number Title Priority Date Filing Date
FI931532A FI96256C (fi) 1993-04-05 1993-04-05 Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi

Country Status (8)

Country Link
US (1) US6370556B1 (fi)
EP (1) EP0693236B1 (fi)
JP (1) JPH08508857A (fi)
KR (1) KR100302093B1 (fi)
AT (1) ATE195617T1 (fi)
DE (1) DE69425565T2 (fi)
FI (1) FI96256C (fi)
WO (1) WO1994023493A1 (fi)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI97002C (fi) * 1993-12-17 1996-09-25 Eero Juhani Pajarre Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi
US5848200A (en) * 1995-08-31 1998-12-08 General Instrument Corporation Method and apparatus for performing two dimensional video convolving
FI101915B1 (fi) 1996-12-04 1998-09-15 Nokia Telecommunications Oy Desimointimenetelmä ja desimointisuodatin
SG84516A1 (en) * 1997-10-15 2001-11-20 St Microelectronics Pte Ltd Area efficient realization of coefficient architecture fir, iir filters and combinational/sequential logic structure with zero latency clock output
EP1119910B1 (en) * 1998-10-13 2004-01-14 STMicroelectronics Pte Ltd. Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output
DE69821144T2 (de) * 1998-10-13 2004-09-02 Stmicroelectronics Pte Ltd. Flächeneffiziente herstellung von koeffizientarchitektur für bit-serielle fir, iir filter und kombinatorische/sequentielle logische struktur ohne latenz
WO2005008474A1 (en) * 2003-07-23 2005-01-27 Koninklijke Philips Electronics N.V. Device and method for composing codes
US7385537B2 (en) * 2005-02-28 2008-06-10 Texas Instruments Incorporated Linear feedback shift register first-order noise generator
US7348915B2 (en) * 2006-07-19 2008-03-25 Quickfilter Technologies, Inc. Programmable digital filter system
US9098435B1 (en) 2006-09-28 2015-08-04 L-3 Communciations Corp. Finite impulse response filter with parallel input
DE102006053508A1 (de) * 2006-11-14 2008-05-15 Zinoviy, Lerner, Dipl.-Ing. Verfahren zur digitalen Signalverarbeitung
DE102007006203A1 (de) * 2007-02-08 2008-08-21 Zinoviy, Lerner, Dipl.-Ing. Verfahren zur digitalen Filterung im Frequenzbereich
US9077316B2 (en) * 2012-12-17 2015-07-07 Oracle International Corporation Transmitter finite impulse response characterization
KR101898534B1 (ko) * 2016-12-07 2018-09-13 동국대학교 산학협력단 고주파 신호 필터링을 위한 디지털 체인 필터
KR102035935B1 (ko) 2018-07-04 2019-10-23 피앤피넷 주식회사 유한 임펄스 응답 필터 액셀러레이터
CN110245756B (zh) * 2019-06-14 2021-10-26 第四范式(北京)技术有限公司 用于处理数据组的可编程器件及处理数据组的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696235A (en) * 1970-06-22 1972-10-03 Sanders Associates Inc Digital filter using weighting
US4430721A (en) * 1981-08-06 1984-02-07 Rca Corporation Arithmetic circuits for digital filters
US4811259A (en) * 1985-09-27 1989-03-07 Cogent Systems, Inc. Limited shift signal processing system and method
GB8612455D0 (en) * 1986-05-22 1986-07-02 Inmos Ltd Signal processing apparatus
US4791597A (en) * 1986-10-27 1988-12-13 North American Philips Corporation Multiplierless FIR digital filter with two to the Nth power coefficients
US4982354A (en) * 1987-05-28 1991-01-01 Mitsubishi Denki Kabushiki Kaisha Digital finite impulse response filter and method
DE3841268A1 (de) * 1988-12-08 1990-06-13 Thomson Brandt Gmbh Digitales filter
JPH0828649B2 (ja) * 1989-02-16 1996-03-21 日本電気株式会社 ディジタルフィルタ
JPH0449419A (ja) * 1990-06-19 1992-02-18 Sony Corp 係数乗算回路
JPH04270510A (ja) * 1990-12-28 1992-09-25 Advantest Corp ディジタルフィルタ及び送信機

Also Published As

Publication number Publication date
EP0693236A1 (en) 1996-01-24
KR960702212A (ko) 1996-03-28
US6370556B1 (en) 2002-04-09
FI931532A0 (fi) 1993-04-05
ATE195617T1 (de) 2000-09-15
EP0693236B1 (en) 2000-08-16
JPH08508857A (ja) 1996-09-17
DE69425565D1 (de) 2000-09-21
WO1994023493A1 (en) 1994-10-13
KR100302093B1 (ko) 2001-10-22
FI931532A (fi) 1994-10-06
FI96256C (fi) 1996-05-27
DE69425565T2 (de) 2001-04-26

Similar Documents

Publication Publication Date Title
FI96256B (fi) Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi
FI97002C (fi) Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi
US4754421A (en) Multiple precision multiplication device
EP0042452B1 (en) Signal processor computing arrangement and method of operating said arrangement
EP1330700B1 (en) Multiplier and shift device using signed digit representation
US5367477A (en) Method and apparatus for performing parallel zero detection in a data processing system
EP0146963A2 (en) Iir digital filter
US5111421A (en) System for performing addition and subtraction of signed magnitude floating point binary numbers
US4947363A (en) Pipelined processor for implementing the least-mean-squares algorithm
US5144576A (en) Signed digit multiplier
US5177703A (en) Division circuit using higher radices
US4677583A (en) Apparatus for decimal multiplication
US5400271A (en) Apparatus for and method of calculating sum of products
JP2000252795A (ja) 移動平均フィルタ
US6157939A (en) Methods and apparatus for generating multiplicative inverse product
Saini et al. Area Optimization of FIR Filter and its Implementation on FPGA
Kumm et al. Reduced complexity single and multiple constant multiplication in floating point precision
Chodoker et al. Multiple Constant Multiplication Technique for Configurable Finite Impulse Response Filter Design
EP0928065A2 (en) Multiported register file for coefficient use in filters
SU1756887A1 (ru) Устройство дл делени чисел в модул рной системе счислени
KR0154792B1 (ko) 비트 시리얼 기법을 이용한 미분기
KR960008223B1 (ko) 디지탈필터
Gopi et al. 128 Bit unsigned multiplier design and implementation using an efficient SQRT-CSLA
KR0140805B1 (ko) 에프아이알 필터의 비트 직렬 연산장치
KR100282458B1 (ko) 디지털 티디엘(tdl)필터 및 이진 데이터의 필터링 방법