KR960035436A - 고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법 - Google Patents

고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법 Download PDF

Info

Publication number
KR960035436A
KR960035436A KR1019960007646A KR19960007646A KR960035436A KR 960035436 A KR960035436 A KR 960035436A KR 1019960007646 A KR1019960007646 A KR 1019960007646A KR 19960007646 A KR19960007646 A KR 19960007646A KR 960035436 A KR960035436 A KR 960035436A
Authority
KR
South Korea
Prior art keywords
bit lines
memory
memory device
memory location
read
Prior art date
Application number
KR1019960007646A
Other languages
English (en)
Other versions
KR100220760B1 (ko
Inventor
쇼지 마사까주
Original Assignee
존 엠. 할먼
에이티 앤드 티 아이피엠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 할먼, 에이티 앤드 티 아이피엠 코포레이션 filed Critical 존 엠. 할먼
Publication of KR960035436A publication Critical patent/KR960035436A/ko
Application granted granted Critical
Publication of KR100220760B1 publication Critical patent/KR100220760B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5617—Multilevel ROM cell programmed by source, drain or gate contacting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

일반적으로 다중 비트의 정보로 표시되는 데이타가 ROM 내의 단일 메모리 장소에 효과적으로 저장되는 디지탈 정보 저장에 대한 시스템과 방법이 제공된다. 이은 데이타 디코더와 결합되어 다중 비트선 메모리 설계를 이용하므로서 이루어진다. 이러한 배열로, 종래 ROM에서 e′log2(n(n-1)/2+1)u′ 각 메모리 장소까지 요구되는 정보를 단일 메모리 장소에 저장할 수 있다(여기서, n은 본 발명에서 각 메모리 소장에 연결된 비트선과 관계없는 수이다). 본 발명은 고려해 볼때 특히, 실시간 근거로 사용자에게 음성 및/또는 화상을 제공하기에 적합한 것과 같은 상대적으로 저속인 데이타 회복 시스템에 매우 적절하다.

Description

고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 특정한 방법 실행을 용이하게 하는 고밀도 ROM의 일부와 디코더(decoder) 회로를 도시하는 도면, 제2A도 및 제2B도는 본 발명의 다른 방법의 실행을 용이하게 하는 고밀도 ROM의 일부와 디코더 회로를 도시하는 도면, 제3도는 제2A도 및 제2B도의 회로에 의해 산출되고 적용되는 다양한 신호 파형도.

Claims (10)

  1. 각 메모리 장소에 적어도 하나의 교환 가능한 메모리 소자를 포함한는 각 메모리 장소(101) 내지 (104)의 어레이, 상기 메모리 장소 어레이의 특정한 로우(row)에서 각각이 상기 교환 가능한 메모리 소자 각각에 연결될 수 있는 다수의 비트선(117) 내지 (119), 및 상기 다수의 비트선에 연결되고, 상기 메모리 장소의 상기 특정한 로우에서의 특정한 교환 가능한 메모리 소자가 상기 다수의 비트선중 하나 이상에 연결되는 것을 나타내는 출력을 제공하기에 적합한 복호화 회로(100)을 구비하는 것을 특징으로 하는 판독 전용 메모리 장치.
  2. 제1항에 있어서, 상기 다수의 비트선이 다수의 n 비트선을 더 구비하고, 상기 복호화 회로가 상기 다수의 n 비트선에 연결되고 상기 메모리 장소의 상기 특정한 로우에서의 특정환 교환 가능한 메모리 소자가 상기 n 비트선중 하나 이상에 연결되는 것을 나타내는 출력을 n(n(n-1)/2)+1 출력선중 특정한 하나에 제공하기에 적합한 n선 대 ((n(n-1)/2)+1) 선 복호화 회로를 더 구비하는 것을 특징으로 하는 판독 전용 메모리 장치.
  3. 제1항에 있어서, 상기 교환 가능한 메모리 소자 각각이, 만약 있다면, 상기 비트선중 하나에만 연결되는 것을 특징으로 하는 판독 전용 메모리 장치.
  4. 제1항에 있어서, 상기 교환 가능한 메모리 소자 각각이 상기 비트선중 적어도 하나에 연결되는 것을 특징으로 하는 판독 전용 메모리 장치.
  5. 제1항에 있어서, 상기 교환 가능한 메모리 소자가 트랜지스터로 구성되는 것을 특징으로 하는 판독 전용 메모리 장치.
  6. 제1항에 있어서, 상기 복호화 회로가 순차 논리 소자를 포함하는 것을 특징으로 하는 판독 전용 메모리 장치.
  7. 제1항에 있어서, 상기 복호화 회로가 조합 논리 소자를 포함하는 것을 특징으로 하는 판독 전용 메모리 장치.
  8. 단일 메모리 장소와 연관된 n 비트선을 억세스 하는 단계, 만약 있다면, 상기 메모리 장소에서 상기 다수의 비트선중 상호 연결된 것을 결정하는 단계, 및 상기 결정의 함수로 (n(n-1)/2)+1 데이타 상태중 하나를 나타내는 신호를 산출하는 단계를 구비하는 것을 특징으로 하는 디지탈 신호를 회복하는 방법.
  9. 제8항에 있어서, 만약 있다면 상기 메모리 장소에서 상기 다수의 n 비트선중 접지에 연결된 것을 결정하는 상기 단계와, 상기 결정의 함수로 신호를 산출하는 상기 단계가 조합 논리 복호화를 이용하는 것을 특징으로 하는 디지탈 신호 회복 방법.
  10. 제8항에 있어서, 만약 있다면 상기 메모리 장소에서 상기 다수의 n 비트선중 접지에 연결된 것을 결정하는 상기 단계와, 상기 결정의 함수로 신호를 산출하는 상기 단계가 순차 논리 복호화를 이용하는 것을 특징으로 하는 디지탈 신호 회복 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960007646A 1995-03-21 1996-03-21 고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법 KR100220760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/408,673 US5528534A (en) 1995-03-21 1995-03-21 High-density read-only memory employing multiple bit-line interconnection
US408,673 1995-03-21

Publications (2)

Publication Number Publication Date
KR960035436A true KR960035436A (ko) 1996-10-24
KR100220760B1 KR100220760B1 (ko) 1999-10-01

Family

ID=23617268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007646A KR100220760B1 (ko) 1995-03-21 1996-03-21 고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법

Country Status (7)

Country Link
US (2) US5528534A (ko)
EP (1) EP0734025A3 (ko)
JP (1) JP3281793B2 (ko)
KR (1) KR100220760B1 (ko)
CA (1) CA2170087C (ko)
SG (1) SG38943A1 (ko)
TW (1) TW280914B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808500A (en) * 1996-06-28 1998-09-15 Cypress Semiconductor Corporation Block architecture semiconductor memory array utilizing non-inverting pass gate local wordline driver
US5870326A (en) * 1997-08-12 1999-02-09 Intel Corporation Information encoding by multiple line selection
KR100295135B1 (ko) * 1997-12-31 2001-07-12 윤종용 멀티-비트 셀 구조를 갖는 비휘발성 메모리 장치
US6002607A (en) * 1998-02-24 1999-12-14 National Semiconductor Corporation Read-only-memory (ROM) having a memory cell that stores a plurality of bits of information
JP3206591B2 (ja) * 1999-02-08 2001-09-10 日本電気株式会社 多値マスクｒｏｍおよび多値マスクｒｏｍの読み出し方法
FR2826170B1 (fr) * 2001-06-15 2003-12-12 Dolphin Integration Sa Memoire rom a points memoire multibit
US6702936B2 (en) * 2001-12-26 2004-03-09 Ormat Industries Ltd. Method of and apparatus for upgrading and gasifying heavy hydrocarbon feeds
US6618282B1 (en) * 2002-08-07 2003-09-09 National Semiconductor Corporation High density ROM architecture with inversion of programming
JP2006216184A (ja) * 2005-02-04 2006-08-17 Oki Electric Ind Co Ltd 半導体記憶装置
US7324364B2 (en) * 2006-02-27 2008-01-29 Agere Systems Inc. Layout techniques for memory circuitry
US7301828B2 (en) * 2006-02-27 2007-11-27 Agere Systems Inc. Decoding techniques for read-only memory
US7623367B2 (en) * 2006-10-13 2009-11-24 Agere Systems Inc. Read-only memory device and related method of design
FR2919953A1 (fr) * 2007-08-07 2009-02-13 Dolphin Integration Sa Memoire comprenant une partie non volatile
JP2010010369A (ja) * 2008-06-26 2010-01-14 Panasonic Corp 混載メモリ装置及び半導体装置
US7936578B2 (en) * 2009-08-28 2011-05-03 Arm Limited Read only memory cell for storing a multiple bit value
US11152060B2 (en) * 2019-06-21 2021-10-19 Intel Corporation Multi-bit read-only memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599704A (en) * 1984-01-03 1986-07-08 Raytheon Company Read only memory circuit
JPS60254495A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 半導体記憶装置
JPS6342100A (ja) * 1986-08-08 1988-02-23 Fujitsu Ltd ３値レベルｒｏｍ
US5289406A (en) * 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
JP2683176B2 (ja) * 1991-10-30 1997-11-26 川崎製鉄株式会社 読出し専用記憶装置
JP2768880B2 (ja) * 1993-01-19 1998-06-25 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
TW280914B (en) 1996-07-11
CA2170087C (en) 2001-04-03
JPH08273386A (ja) 1996-10-18
SG38943A1 (en) 1997-04-17
US5598365A (en) 1997-01-28
CA2170087A1 (en) 1996-09-22
JP3281793B2 (ja) 2002-05-13
EP0734025A2 (en) 1996-09-25
KR100220760B1 (ko) 1999-10-01
EP0734025A3 (en) 1998-02-04
US5528534A (en) 1996-06-18

Similar Documents

Publication Publication Date Title
KR960035436A (ko) 고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법
KR100238741B1 (ko) 판독 전용 메모리
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR920018642A (ko) 표시 구동 제어용 집적회로 및 표시 시스템
KR900005469A (ko) 시리얼 입출력 반도체 메모리
US5121354A (en) Random access memory with access on bit boundaries
KR960027369A (ko) 정위치 현재 상태/다음 상태 레지스터
KR970063964A (ko) 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
EP0310147A3 (en) Text comparator
US4470133A (en) Memory circuit having a decoder
KR970017669A (ko) 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치
US4768016A (en) Timing and control circuitry for flash analog to digital converters with dynamic encoders
KR900002305A (ko) 반도체 기억장치
KR980003981A (ko) 중복 디코더 회로 및 반도체 기억 장치
JP2004530243A5 (ko)
JP2570985B2 (ja) 半導体連想メモリ装置
KR890008707A (ko) Cd 재생용 집적회로
JP3961392B2 (ja) ダイオードベースのマルチプレクサ
KR100290545B1 (ko) 메모리어레이,메모리소자및정보처리방법
JPH087585A (ja) 不揮発性メモリ用計数終了検出装置
KR960018899A (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
RU98123639A (ru) Программируемое постоянное запоминающее устройство"
KR940023037A (ko) 기준신호 발생장치
JP3484943B2 (ja) レジスタ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 17

EXPY Expiration of term