KR970017669A - 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치 - Google Patents

기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치 Download PDF

Info

Publication number
KR970017669A
KR970017669A KR1019960041872A KR19960041872A KR970017669A KR 970017669 A KR970017669 A KR 970017669A KR 1019960041872 A KR1019960041872 A KR 1019960041872A KR 19960041872 A KR19960041872 A KR 19960041872A KR 970017669 A KR970017669 A KR 970017669A
Authority
KR
South Korea
Prior art keywords
digital data
data
bits
type
bit
Prior art date
Application number
KR1019960041872A
Other languages
English (en)
Other versions
KR100239870B1 (ko
Inventor
다까시 우찌노
노조무 남부
아끼오 하기와라
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25144795A external-priority patent/JPH0991972A/ja
Priority claimed from JP25144895A external-priority patent/JPH0991973A/ja
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR970017669A publication Critical patent/KR970017669A/ko
Application granted granted Critical
Publication of KR100239870B1 publication Critical patent/KR100239870B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 불휘발성 다치 메모리 장치에서는 데이타의 종류 등에 의해 불휘발성 메모리 셀에 기억하는 디지탈 데이타에 대응하는 다치 정보의 기억 분해능을 전환한다. 보다 구체적으로는, ADPCM 리코더(2)로부터 n비트 단위로 디지탈 음성 데이타를 출력하고, 어드레스 콘트롤러(9)로부터는 음성 데이타를 기억한 어드레스를 나타내는 m비트의 어드레스 데이타를 출력하며, 이들은 전환 회로(12)에 입려되어 비트수 변환 회로(13)에서 m비트의 어드레스 데이타를 이 데이타와 동일 레벨의 n비트 어드레스 데이타로 변환하고, 변환한 n비트 어드레스 데이타 및 n비트 음성 데이타를 제2멀티플렉서(15)로 입력한다. 그리고 어드레스 콘트롤러(9)로부터의 전환 신호에 따라 제2멀티플렉서(15)의 출력을 선택하고, 선택한 n 비트의 어드레스 데이타 또는 음성 데이타 중 어느 한 데이타를 판독 기록 회로(42)에 송출한다. 이에 의해, EEPROM 메모리 셀 어레이(3)에 예를 들어 4비트의 음성 데이타를 기억할 때는 기억 분해능을 16개 값으로 하고, 예를 들어 어드레스 데이타를 기억할 때는 기억 분해능을 2개 값으로 하여 기록을 행한다.

Description

기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 적용한 음성 녹음 재생 장치의 전체 블럭도,
제3도는 EEPROM의 데이타의 기억 구조를 도시한 설명도,
제8도는 본 발명의 제2실시예를 적용한 음성 녹음 재생 장치의 전체 블럭도,
제10도는 본 발명의 제2실시예를 적용한 제8도와 다른 구성의 음성 녹음 재생 장치의 전체 블럭도.

Claims (19)

  1. 불휘발성 메모리 셀 어레이에 복수 종류의 디지탈 데이타를 다치 정보(multi-level data)로서 기억 가능한 불휘발성 다치 메모리 장치에 있어서, 기억하는 디지탈 데이타의 종류에 따라 기억 분해능을 전환하는 전환회로를 구비하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  2. 제1항에 있어서, 상기 복수 종류의 디지탈 데이타는 제1종류의 디지탈 데이타와, 제2종류의 디지탈 데이타이고, 상기 제2종류의 디지탈 데이타의 기억 분해능을 상기 제1종류의 디지탈 데이타의 기억 분해능보다 낮게 한 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  3. 제2항에 있어서, 상기 제2종류의 디지탈 데이타는 상기 불휘발성 메모리 셀 어레이에 기억되는 상기 제1종류의 디지탈 데이타의 기억 어드레스를 나타내는 어드레스 데이타인 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  4. 제3항에 있어서, 상기 어드레스 데이타는 상기 제1종류의 디지탈 데이타의 상기 불휘발성 메모리 어레이에서의 시작 어드레스(start address)와 종료 어드레스(stop address) 중 적어도 한쪽의 기억 어드레스를 나타내는 데이타인 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  5. 제3항에 있어서, 상기 제1종류의 디지탈 데이타는 디지탈 음성 데이타인 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  6. 제2항에 있어서, 상기 제1종류의 디지탈 데이타는 n비트(n:2 이상의 정수)로 구성되고, 상기 제2종류의 디지탈 데이타는 m비트(m<n의 정수)로 구성되며, 입력되는 n비트의 디지탈 데이타를 대응하는 다치 정보로서 상기 불휘발성 메모리 셀 어레이에 기록하는 기록 회로를 더 구비하고, 상기 전환 회로는 입력되는 전환 신호가 제1레벨일 때 상기 n비트의 제1종류의 디지탈 데이타를 상기 기록 회로에 그대로 출력하고, 상기 전환 신호가 제2레벨일 때 상기 m비트의 제2종류의 디지탈 데이타를 적어도 그의 상위 m비트를 상기 m비트의 제2종류의 디지탈 데이타로 하는 n비트의 디지탈 데이타로 변환하여 상기 기록 회로로 출력하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  7. 제6항에 있어서, 상기 전환 회로는 상기 전환 신호가 제2레벨일 때 상기 m비트의 제2종류의 디지탈 데이타를 그의 상위 m비트를 상기 m비트의 제2종류의 디지탈 데이타로 하고, 나머지의 하위 i비트(i : i=n-m의 정수)를 상기 m비트의 제2종류의 디지탈 데이타와 동일 레벨로 하는 n비트의 디지탈 데이타로 변환하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  8. 제7항에 있어서, 상기 m비트는 1비트이고, 상기 전환 회로는 m비트의 제2종류의 디지탈 데이타를 전 비트가 m비트인 제2종류의 디지탈 데이타와 동일 레벨을 갖는 n비트의 디지탈 데이타로 변환하는 변환 회로를 포함하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  9. 제6항에 있어서, 상기 전환 회로는 상기 전환 신호가 제2레벨일 때 상기 m비트의 제2종류의 디지탈 데이타를 그의 상위 m비트를 상기 m비트의 제2종류의 디지탈 데이타로 하고, 나머지의 하위 i비트(j : i=n-m의 정수)를 소정 레벨로 하는 n비트의 디지탈 데이타로 변환하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  10. 제9항에 있어서, 상기 전환 회로는 상기 전환 신호가 제2레벨일 때 상기 하위 i비트를 소정 레벨로 고정하는 게이트 회로를 포함하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  11. 제6항에 있어서, 상기 제1종류의 디지탈 데이타와 상기 제2종류의 디지탈 데이타 중 어느 것을 기록하는가에 의해 변화하는 상기 전환 신호를 발생하여 상기 전환 회로에 공급하는 전환 신호 발생 회로를 구비하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  12. 제6항에 있어서, 상기 제2종류의 디지탈 데이타는 상기 불휘발성 메모리 셀 어레이에 기억되는 상기 제1종류의 디지탈 데이타의 기억 어드레스를 나타내는 어드레스 데이타인 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  13. 제6항에 있어서, 상기 제1종류의 디지탈 데이타를 n비트 단위로 순차 출력하는 제1의 데이타 발생 회로, 및 상기 제2종류의 디지탈 데이타를 m비트 단위로 순차 출력하는 제2의 데이타 발생 회로를 더 구비하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  14. 제13항에 있어서, 상기 제2종류의 디지탈 데이타는 상기 불휘발성 메모리 셀 어레이에 기억되는 상기 제1종류의 디지탈 데이타의 기억 어드레스를 나타내는 어드레스 데이타이고, 상기 어드레스 데이타를 출력하는 어드레스 콘트롤러에 의해 상기 제2의 데이타 발생 회로가 구성되는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  15. 제14항에 있어서, 상기 어드레스 콘트롤러는 기록하는 디지탈 데이타의 종류에 따라서 변화하는 상기 전환 신호를 발생하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  16. 제6항에 있어서, 상기 기록 회로는 상기 전환 회로에서 출력되는 n비트의 디지탈 데이타를 보유하는 데이타 레지스터를 포함하고, 상기 전환 회로는 입력되는 전환 신호가 제1레벨일 때 상기 n비트의 제1종류의 디지탈 데이타를 상기 데이타 레지스터에 그대로 출력하고, 상기 전환 신호가 제2레벨일 때 상기 m비트의 제2종류의 디지탈 데이타를 적어도 그의 상위 m비트를 상기 m비트의 제2종류의 디지탈 데이타로 하는 n비트의 디지탈 데이타로 변환하여 상기 데이타 레지스터로 출력하며, 상기 데이타 레지스터의 하위 i비트(i : i=n-m의 정수)의 입력단에는, 상기 전환 신호가 제1레벨일 때 입력 데이타를 그대로 출력하고, 제2레벧일 때 출력 데이타를 소정 레벨로 고정하는 게이트 회로를 더 구비하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  17. 제16항에 있어서, 상기 기록 회로는, 복수의 아날로그 전압을 발생하는 전압 발생 회로와; 상기 데이타 레지스터에 보유된 데이타를 디코드하고 그 내용에 대응하여 상기 복수의 아날로그 전압의 어느 것을 선택적으로 출력하는 디코더 및 상기 메모리 셀 어레이로부터 판독한 다치 정보에 대응하는 전압과 상기 디코더의 출력을 비교하는 비교기로 이루어지며, 상기 비교기의 비교 결과에 응답하여 상기 메모리 셀 어레이로의 다치 정보의 기록을 행하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  18. 다치 정보를 기록가능한 불휘발성 메모리 셀, 및 입력되는 n비트(n : 2 이상의 정수)의 디지탈 데이타에 대응하는 다치 정보를 상기 불휘발성 메모리 셀에 기록하는 기록 회로를 구비하되, 상기 기록 회로는, n비트의 디지탈 데이타를 입력하여 보유하는 n비트의 데이타 레지스터와; 상기 n비트의 데이타 중 하위 m비트(m : m<n의 정수)의 입력단에 삽입되고, 전환 신호에 따라 입력 디지탈 데이타를 소정 레벨로 고정하는 게이트 회로를 구비하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
  19. 제18항에 있어서, 상기 게이트 회로는 상기 전환 신호가 제1레벨일 때 입력 데이타를 그대로 출력하고, 제2레벨일 때 출력 데이타를 소정 레벨로 고정하는 것을 특징으로 하는 불휘발성 다치 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960041872A 1995-09-28 1996-09-24 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치 KR100239870B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25144795A JPH0991972A (ja) 1995-09-28 1995-09-28 不揮発性多値メモリ装置
JP95-251448 1995-09-28
JP95-251447 1995-09-28
JP25144895A JPH0991973A (ja) 1995-09-28 1995-09-28 不揮発性多値メモリ装置

Publications (2)

Publication Number Publication Date
KR970017669A true KR970017669A (ko) 1997-04-30
KR100239870B1 KR100239870B1 (ko) 2000-03-02

Family

ID=26540199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041872A KR100239870B1 (ko) 1995-09-28 1996-09-24 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치

Country Status (4)

Country Link
US (1) US5768187A (ko)
EP (1) EP0766254B1 (ko)
KR (1) KR100239870B1 (ko)
DE (1) DE69618129T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JPH11224491A (ja) * 1997-12-03 1999-08-17 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
KR100339023B1 (ko) * 1998-03-28 2002-09-18 주식회사 하이닉스반도체 문턱전압을조절할수있는플래쉬메모리장치의센싱회로
US6038166A (en) * 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
EP0961287B1 (en) * 1998-05-27 2003-11-26 STMicroelectronics S.r.l. High storage capacity non-volatile memory
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
EP1193715A1 (en) * 2000-09-20 2002-04-03 STMicroelectronics S.r.l. Nonvolatile memory device, having parts with different access time, reliability and capacity
US6807106B2 (en) 2001-12-14 2004-10-19 Sandisk Corporation Hybrid density memory card
US7336531B2 (en) 2004-06-25 2008-02-26 Micron Technology, Inc. Multiple level cell memory device with single bit per cell, re-mappable memory block
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US7460398B1 (en) * 2007-06-19 2008-12-02 Micron Technology, Inc. Programming a memory with varying bits per cell

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0294202A3 (en) * 1987-06-03 1989-10-18 Kabushiki Kaisha Toshiba Digital sound data storing device
US4890259A (en) * 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system
JPH0279300A (ja) * 1988-09-16 1990-03-19 Sanyo Electric Co Ltd 音声録音再生装置
JPH0457294A (ja) * 1990-06-22 1992-02-25 Ricoh Co Ltd プログラム可能な不揮発性半導体メモリ装置
US5623436A (en) * 1993-06-17 1997-04-22 Information Storage Devices Method and apparatus for adjustment and control of an iterative method of recording analog signals with on-chip trimming techniques
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
AU2598895A (en) * 1994-06-02 1996-01-04 Intel Corporation Dynamic single to multiple bit per cell memory
US5541886A (en) * 1994-12-27 1996-07-30 Intel Corporation Method and apparatus for storing control information in multi-bit non-volatile memory arrays

Also Published As

Publication number Publication date
US5768187A (en) 1998-06-16
DE69618129D1 (de) 2002-01-31
EP0766254A2 (en) 1997-04-02
KR100239870B1 (ko) 2000-03-02
EP0766254A3 (en) 1998-09-02
EP0766254B1 (en) 2001-12-19
DE69618129T2 (de) 2002-06-13

Similar Documents

Publication Publication Date Title
KR100292661B1 (ko) 플래쉬메모리용비트맵주소지정체계
US6816407B2 (en) Method for storing and reading data in a multilevel nonvolatile memory, and architecture therefor
KR970012710A (ko) 불휘발성 다치 메모리 장치
KR930020467A (ko) 불휘발성 반도체 기억장치
KR100238741B1 (ko) 판독 전용 메모리
KR970017669A (ko) 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치
JP3090066B2 (ja) 多値不揮発性半導体メモリ
KR940022578A (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
KR100327286B1 (ko) 어드레스백업기능을갖는디지털음성기록재생장치및어드레스정보의관리방법
KR960002868A (ko) 정보 기억 장치
US4768016A (en) Timing and control circuitry for flash analog to digital converters with dynamic encoders
US7710772B2 (en) Method of managing a multilevel memory device and related device
EP0760517A3 (en) Non-volatile multi-state memory device with memory cell capable of storing multi-state data
JPH0991972A (ja) 不揮発性多値メモリ装置
KR0119516Y1 (ko) 가변속도 기록장치
CN101740125A (zh) Nand型快闪存储器的读写方法及其相关页缓冲区
KR830001222B1 (ko) 전자 악기의 장단신호 기억장치
JPS6234398A (ja) 不揮発性メモリ−
TW364116B (en) Data writing and reading apparatus and method for nonvolatile analog storage
KR100223652B1 (ko) 메모리장치에 있어서 2비트메모리를 1비트메모리로 사용하기위한 방법 및 장치
CN101154443A (zh) Nand型快闪存储器元件的写入读取方法及执行所述写入读取方法的页缓冲区
JPH05250883A (ja) 高密度記憶装置
KR930008869A (ko) 복수 바이트 단위의 틀림 정정회로를 내장한 불휘발성 메모리장치
KR950004745A (ko) 아날로그 데이타 샘플 및 저장회로
KR970022729A (ko) 프로그램가능한 맵핑회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee