JPH05250883A - 高密度記憶装置 - Google Patents
高密度記憶装置Info
- Publication number
- JPH05250883A JPH05250883A JP4663892A JP4663892A JPH05250883A JP H05250883 A JPH05250883 A JP H05250883A JP 4663892 A JP4663892 A JP 4663892A JP 4663892 A JP4663892 A JP 4663892A JP H05250883 A JPH05250883 A JP H05250883A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- value
- storage
- data
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】情報を高密度に記憶する記憶装置に関し、素子
に記憶させる電圧レベルを３値以上とすることによって
記憶密度を高くした、高密度記憶装置を提供することを
目的とする。 【構成】デコーダ１によって、２値データをｎビットご
とに２n 値のアナログ電圧に変換して出力し、記憶素子
２において、この各アナログ電圧入力を２n 値の異なる
磁化状態として記憶し、コーダ３によって、この異なる
磁化状態に対応して読み出された２n 値の出力電圧をそ
れぞれ識別してｎビットの２値データとして出力するこ
とによって構成する。
に記憶させる電圧レベルを３値以上とすることによって
記憶密度を高くした、高密度記憶装置を提供することを
目的とする。 【構成】デコーダ１によって、２値データをｎビットご
とに２n 値のアナログ電圧に変換して出力し、記憶素子
２において、この各アナログ電圧入力を２n 値の異なる
磁化状態として記憶し、コーダ３によって、この異なる
磁化状態に対応して読み出された２n 値の出力電圧をそ
れぞれ識別してｎビットの２値データとして出力するこ
とによって構成する。
Description
【０００１】
【産業上の利用分野】本発明は、情報を高密度に記憶す
る素子に関し、特に記憶させる電圧レベルを３値以上と
することによって記憶密度を高くした、高密度記憶装置
に関するものである。
る素子に関し、特に記憶させる電圧レベルを３値以上と
することによって記憶密度を高くした、高密度記憶装置
に関するものである。
【０００２】例えば磁気記憶装置は、情報を記憶させる
媒体として磁気記憶素子を用いるものであって、従来か
ら広く使用されているものであり、情報を書き替えるこ
とが可能なランダムアクセスメモリ（ＲＡＭ）や、読み
出し専用のリードオンリーメモリ（ＲＯＭ）等の形で、
一般に用いられている。
媒体として磁気記憶素子を用いるものであって、従来か
ら広く使用されているものであり、情報を書き替えるこ
とが可能なランダムアクセスメモリ（ＲＡＭ）や、読み
出し専用のリードオンリーメモリ（ＲＯＭ）等の形で、
一般に用いられている。
【０００３】このような記憶装置においては、与えられ
た記憶領域において記憶できる情報量をできるだけ多く
することによって、より高密度に情報の記憶を行うこと
が可能であることが要望されている。
た記憶領域において記憶できる情報量をできるだけ多く
することによって、より高密度に情報の記憶を行うこと
が可能であることが要望されている。
【０００４】
【従来の技術】従来、記憶装置においては、それがＲＯ
Ｍであると、ＲＡＭであるとを問わず、それぞれに高密
度化が求められており、種々の形式の記憶素子や、その
ような記憶素子を用いた記憶装置が提案され、さらに実
用化されている。
Ｍであると、ＲＡＭであるとを問わず、それぞれに高密
度化が求められており、種々の形式の記憶素子や、その
ような記憶素子を用いた記憶装置が提案され、さらに実
用化されている。
【０００５】しかしながら、従来の高密度記憶装置は、
ＲＯＭの場合もＲＡＭの場合も、すべて、“０”と
“１”の２値論理によって情報を記憶する、記憶素子を
使用するものに限られていた。
ＲＯＭの場合もＲＡＭの場合も、すべて、“０”と
“１”の２値論理によって情報を記憶する、記憶素子を
使用するものに限られていた。
【０００６】
【発明が解決しようとする課題】そのため、例えば磁気
記憶素子を構成する媒体の性能が進歩しても、記憶素子
に対する駆動方式が変わらない限り、記憶装置の高密度
化には物理的に限度があることを免れないという問題が
あった。
記憶素子を構成する媒体の性能が進歩しても、記憶素子
に対する駆動方式が変わらない限り、記憶装置の高密度
化には物理的に限度があることを免れないという問題が
あった。
【０００７】本発明は、このような従来技術の課題を解
決しようとするものであって、記憶素子において記憶で
きる電圧レベルを３値以上とすることによって記憶密度
を高くした、高密度記憶装置を提供することを目的とし
ている。
決しようとするものであって、記憶素子において記憶で
きる電圧レベルを３値以上とすることによって記憶密度
を高くした、高密度記憶装置を提供することを目的とし
ている。
【０００８】
【課題を解決するための手段】図１は、本発明の原理的
構成を示したものである。本発明は、２値データをｎビ
ットごとに２n 段階のアナログ電圧に変換して出力する
デコーダ１と、各アナログ電圧入力を２n 段階の異なる
磁化状態として記憶する記憶素子２と、この異なる磁化
状態に対応して読み出された２n 段階の出力電圧をそれ
ぞれ識別してｎビットの２値データとして出力するコー
ダ３とを備えることによって構成されるものである。
構成を示したものである。本発明は、２値データをｎビ
ットごとに２n 段階のアナログ電圧に変換して出力する
デコーダ１と、各アナログ電圧入力を２n 段階の異なる
磁化状態として記憶する記憶素子２と、この異なる磁化
状態に対応して読み出された２n 段階の出力電圧をそれ
ぞれ識別してｎビットの２値データとして出力するコー
ダ３とを備えることによって構成されるものである。
【０００９】
【作用】図２は、本発明の作用を説明する図であって、
（ａ）は入力データ、（ｂ）は入力データのディジタル
アナログ（Ｄ／Ａ）変換結果、（ｃ）はＤ／Ａ変換した
データの格納をそれぞれ示している。
（ａ）は入力データ、（ｂ）は入力データのディジタル
アナログ（Ｄ／Ａ）変換結果、（ｃ）はＤ／Ａ変換した
データの格納をそれぞれ示している。
【００１０】図２においては、２値論理からなる入力デ
ータを、４値のアナログ量に変換して記憶する場合を例
示している。本発明の記憶装置における情報の書き込
み，読み出しは、次の３段階によって行われる。
ータを、４値のアナログ量に変換して記憶する場合を例
示している。本発明の記憶装置における情報の書き込
み，読み出しは、次の３段階によって行われる。
【００１１】（ステップ１） 図２（ａ）に示されたよ
うな、従来と同様の２値論理からなるディジタルデータ
Ｄi0，Ｄi1, …，Ｄi2n,Ｄi2n+1 を受け取って、上位ビ
ットから２ビットずつ区切って、Ｄ／Ａ変換することに
よって、４値のアナログ信号に変換する。
うな、従来と同様の２値論理からなるディジタルデータ
Ｄi0，Ｄi1, …，Ｄi2n,Ｄi2n+1 を受け取って、上位ビ
ットから２ビットずつ区切って、Ｄ／Ａ変換することに
よって、４値のアナログ信号に変換する。
【００１２】図２（ｂ）においては、２ビットのデータ
Ｄi2n,Ｄi2n+1 が、値“００”，“０１”，“１０”，
“１１”をとったとき、Ｄ／Ａ変換結果のアナログ量Ｚ
2nが、それぞれ４値のアナログ量ａ，ｂ，ｃ，ｄとなる
ことが示されている。
Ｄi2n,Ｄi2n+1 が、値“００”，“０１”，“１０”，
“１１”をとったとき、Ｄ／Ａ変換結果のアナログ量Ｚ
2nが、それぞれ４値のアナログ量ａ，ｂ，ｃ，ｄとなる
ことが示されている。
【００１３】（ステップ２） ステップ１で得られたア
ナログ量Ｚ2nを記憶素子の指定されたアドレスに格納す
る。図 2（ｃ）においては、ディジタルデータＤi0，Ｄ
i1,…，Ｄi2n,Ｄi2n+1 を、Ｄ／Ａ変換した結果のアナ
ログ量Ｚ0,…，Ｚ2nが、記憶素子のＡ番地から格納され
ることが示されている。
ナログ量Ｚ2nを記憶素子の指定されたアドレスに格納す
る。図 2（ｃ）においては、ディジタルデータＤi0，Ｄ
i1,…，Ｄi2n,Ｄi2n+1 を、Ｄ／Ａ変換した結果のアナ
ログ量Ｚ0,…，Ｚ2nが、記憶素子のＡ番地から格納され
ることが示されている。
【００１４】（ステップ３） 記憶素子からデータを読
み出す場合には、格納されているアナログ量Ｚ2nを、閾
値との比較によってＡ／Ｄ変換して４値のアナログ量の
いずれであるかを識別し、このアナログ量に対応する２
ビットのディジタルデータＤ i2n,Ｄi2n+1 に変換して出
力することによって、入力ディジタルデータと同じ信号
を取り出すことができる。
み出す場合には、格納されているアナログ量Ｚ2nを、閾
値との比較によってＡ／Ｄ変換して４値のアナログ量の
いずれであるかを識別し、このアナログ量に対応する２
ビットのディジタルデータＤ i2n,Ｄi2n+1 に変換して出
力することによって、入力ディジタルデータと同じ信号
を取り出すことができる。
【００１５】
【実施例】図３は、本発明の一実施例の構成を示したも
のであって、１１は２ビットの入力ディジタル信号を例
えば４値のアナログ信号に変換するディジタルアナログ
（Ｄ／Ａ）変換器からなるデコーダ、１２は基準電圧発
生部、１３は記憶素子、１４は記憶素子１３における記
憶領域を指定するアドレスを発生するアドレス発生部、
１５は４値のアナログ信号を２ビットのディジタル信号
に変換するアナログディジタル（Ａ／Ｄ）変換器からな
るコーダ、１６，１７，１８，１９はデータバスであ
る。
のであって、１１は２ビットの入力ディジタル信号を例
えば４値のアナログ信号に変換するディジタルアナログ
（Ｄ／Ａ）変換器からなるデコーダ、１２は基準電圧発
生部、１３は記憶素子、１４は記憶素子１３における記
憶領域を指定するアドレスを発生するアドレス発生部、
１５は４値のアナログ信号を２ビットのディジタル信号
に変換するアナログディジタル（Ａ／Ｄ）変換器からな
るコーダ、１６，１７，１８，１９はデータバスであ
る。
【００１６】図４は、図３の実施例における各部信号を
示したものであって、本発明の動作を説明するものであ
り、（ａ）は書き込み時を示し、（ｂ）は読み出し時を
示している。
示したものであって、本発明の動作を説明するものであ
り、（ａ）は書き込み時を示し、（ｂ）は読み出し時を
示している。
【００１７】デコーダ１１は、２値データをｎビットご
とに２n 値のアナログ電圧に変換して出力する。すなわ
ち、データの書き込み時には、デコーダ１１において、
データバス１６からのパラレルの入力ディジタルデータ
Ｄi0，Ｄi1, …，Ｄi2n,Ｄi2 n+1 を、基準電圧発生部１
２で発生した基準電圧Ｖref を用いて、２ビットごとに
Ｄ／Ａ変換して、４値のアナログ量に変換して出力す
る。
とに２n 値のアナログ電圧に変換して出力する。すなわ
ち、データの書き込み時には、デコーダ１１において、
データバス１６からのパラレルの入力ディジタルデータ
Ｄi0，Ｄi1, …，Ｄi2n,Ｄi2 n+1 を、基準電圧発生部１
２で発生した基準電圧Ｖref を用いて、２ビットごとに
Ｄ／Ａ変換して、４値のアナログ量に変換して出力す
る。
【００１８】記憶素子１３は、各アナログ電圧入力を２
n 値の異なる磁化状態として記憶する。すなわち、デコ
ーダ１１で得られた４値のアナログ量Ｚ0,Ｚ2,…，Ｚ2n
は、データバス１７を経て記憶素子１３に入力され、記
憶素子１３における、アドレス発生部１４の発生するア
ドレスで指定された番地に格納される。
n 値の異なる磁化状態として記憶する。すなわち、デコ
ーダ１１で得られた４値のアナログ量Ｚ0,Ｚ2,…，Ｚ2n
は、データバス１７を経て記憶素子１３に入力され、記
憶素子１３における、アドレス発生部１４の発生するア
ドレスで指定された番地に格納される。
【００１９】図４（ａ）に示すように、ａ，ｂ，ｃ，ｄ
で示すディジタル値“００”，“０１”，“１０”，
“１１”は、デコーダ１１において、基準電圧発生部１
２の基準電圧Ｖref によって、それぞれ４段階のアナロ
グ電圧値Ｖa,Ｖb,Ｖc,Ｖd にＤ／Ａ変換される。記憶素
子１３においては、この４値のアナログ電圧のいずれか
に対応する、４段階の異なる磁化状態のいずれかとして
情報を記憶する。
で示すディジタル値“００”，“０１”，“１０”，
“１１”は、デコーダ１１において、基準電圧発生部１
２の基準電圧Ｖref によって、それぞれ４段階のアナロ
グ電圧値Ｖa,Ｖb,Ｖc,Ｖd にＤ／Ａ変換される。記憶素
子１３においては、この４値のアナログ電圧のいずれか
に対応する、４段階の異なる磁化状態のいずれかとして
情報を記憶する。
【００２０】コーダ１５は、異なる磁化状態に対応して
読み出された２n 値の出力電圧をそれぞれ識別してｎビ
ットの２値データとして出力する。すなわち、データの
読み出し時には、記憶素子１３におけるアドレス発生部
１４で指定された番地のデータを読み出して、データバ
ス１８を経て４値のアナログ電圧として出力する。
読み出された２n 値の出力電圧をそれぞれ識別してｎビ
ットの２値データとして出力する。すなわち、データの
読み出し時には、記憶素子１３におけるアドレス発生部
１４で指定された番地のデータを読み出して、データバ
ス１８を経て４値のアナログ電圧として出力する。
【００２１】コーダ１５においては、入力された４値の
アナログ電圧を、基準電圧発生部１２の基準電圧Ｖref
を閾値として用いて識別することによって、もとの２ビ
ットのディジタルデータに復元して、データバス１９を
経て出力する。
アナログ電圧を、基準電圧発生部１２の基準電圧Ｖref
を閾値として用いて識別することによって、もとの２ビ
ットのディジタルデータに復元して、データバス１９を
経て出力する。
【００２２】図４（ｂ）に示すように、記憶素子１３か
ら読み出される信号は、磁化状態に対応して異なるアナ
ログ電圧値を有している。コーダ１５においては、基準
電圧発生部１２からの３段階の閾値電圧Ｖ1,Ｖ2,Ｖ3 に
よって識別することによって、読み出された電圧値が、
書き込み時における４値のアナログ電圧Ｖa,Ｖb,Ｖc,Ｖ
d のいずれに相当するかを判別する。
ら読み出される信号は、磁化状態に対応して異なるアナ
ログ電圧値を有している。コーダ１５においては、基準
電圧発生部１２からの３段階の閾値電圧Ｖ1,Ｖ2,Ｖ3 に
よって識別することによって、読み出された電圧値が、
書き込み時における４値のアナログ電圧Ｖa,Ｖb,Ｖc,Ｖ
d のいずれに相当するかを判別する。
【００２３】さらにコーダ１５では、判定した電圧値に
応じてＡ／Ｄ変換を行って、ａ，ｂ，ｃ，ｄで示され
る、４段階のアナログ電圧値に対応するディジタル値
“００”，“０１”，“１０”，“１１”のいずれかを
発生することによって、２ビットのディジタルデータに
変換して出力する。
応じてＡ／Ｄ変換を行って、ａ，ｂ，ｃ，ｄで示され
る、４段階のアナログ電圧値に対応するディジタル値
“００”，“０１”，“１０”，“１１”のいずれかを
発生することによって、２ビットのディジタルデータに
変換して出力する。
【００２４】上記の実施例においては、２ビットのディ
ジタルデータに対応して４値のアナログ値として記憶素
子に記憶する場合を例示したが、本発明はこれに限るも
のでなく、３値以上とすることで実現できる。アナログ
値の種類をさらに多くして、例えば８値等にすることも
可能であり、記憶素子の性能に応じて、高密度化するこ
とができる。
ジタルデータに対応して４値のアナログ値として記憶素
子に記憶する場合を例示したが、本発明はこれに限るも
のでなく、３値以上とすることで実現できる。アナログ
値の種類をさらに多くして、例えば８値等にすることも
可能であり、記憶素子の性能に応じて、高密度化するこ
とができる。
【００２５】
【発明の効果】以上説明したように本発明によれば、従
来の記憶素子における１ビット分の領域で、２ビットな
いしそれ以上のビット数の情報を記憶させることができ
る、高密度記憶装置が実現される。例えば２ビット分の
情報を記憶させる方式の場合なら、従来の記憶方式で必
要とした記憶領域の大きさが、本発明方式の実現に必要
なデコーダとコーダ（コーデック）、および基準電圧発
生部に必要な領域の大きさの２倍以上になるものに関し
ては、記憶容量が増加するのに従って、集積度は２倍に
近づくことになる。
来の記憶素子における１ビット分の領域で、２ビットな
いしそれ以上のビット数の情報を記憶させることができ
る、高密度記憶装置が実現される。例えば２ビット分の
情報を記憶させる方式の場合なら、従来の記憶方式で必
要とした記憶領域の大きさが、本発明方式の実現に必要
なデコーダとコーダ（コーデック）、および基準電圧発
生部に必要な領域の大きさの２倍以上になるものに関し
ては、記憶容量が増加するのに従って、集積度は２倍に
近づくことになる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の作用を説明する図であって、（ａ）は
入力データ、（ｂ）は入力データのディジタルアナログ
（Ｄ／Ａ）変換結果、（ｃ）はＤ／Ａ変換したデータの
格納をそれぞれ示す。
入力データ、（ｂ）は入力データのディジタルアナログ
（Ｄ／Ａ）変換結果、（ｃ）はＤ／Ａ変換したデータの
格納をそれぞれ示す。
【図３】本発明の一実施例の構成を示す図である。
【図４】図３の実施例における各部信号を示す図であっ
て、（ａ）は書き込み時を示し、（ｂ）は読み出し時を
示す。
て、（ａ）は書き込み時を示し、（ｂ）は読み出し時を
示す。
１ デコーダ ２ 記憶素子 ３ コーダ
Claims (1)
- 【請求項１】 ２値データをｎビットごとに２n 値のア
ナログ電圧に変換して出力するデコーダ（１）と、 該各アナログ電圧入力を２n 値の異なる磁化状態として
記憶する記憶素子（２）と、 該異なる磁化状態に対応して読み出された２n 値の出力
電圧をそれぞれ識別してｎビットの２値データとして出
力するコーダ（３）とを備えてなることを特徴とする高
密度記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4663892A JPH05250883A (ja) | 1992-03-04 | 1992-03-04 | 高密度記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4663892A JPH05250883A (ja) | 1992-03-04 | 1992-03-04 | 高密度記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250883A true JPH05250883A (ja) | 1993-09-28 |
Family
ID=12752850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4663892A Withdrawn JPH05250883A (ja) | 1992-03-04 | 1992-03-04 | 高密度記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250883A (ja) |
-
1992
- 1992-03-04 JP JP4663892A patent/JPH05250883A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154157A (en) | Non-linear mapping of threshold voltages for analog/multi-level memory | |
| US6816407B2 (en) | Method for storing and reading data in a multilevel nonvolatile memory, and architecture therefor | |
| US5828616A (en) | Sensing scheme for flash memory with multilevel cells | |
| US7071849B2 (en) | Fractional-Bit Systems | |
| US4691299A (en) | Method and apparatus for reusing non-erasable memory media | |
| KR100238741B1 (ko) | 판독 전용 메모리 | |
| EP1068620A4 (en) | HIGH-RESOLUTION STORAGE WITH SEVERAL STORAGE STATES PER CELL | |
| US20170123900A1 (en) | Systems and Methods for Compaction Based Flash Memory Data Recovery | |
| JP3090066B2 (ja) | 多値不揮発性半導体メモリ | |
| US5432735A (en) | Ternary storage dynamic RAM | |
| US5519398A (en) | Signal processing apparatus having A/D conversion function | |
| US5701265A (en) | Serial dichotomic method for sensing multiple-level non-volatile memory cells, and sensing circuit implementing such method | |
| JPH09213079A (ja) | 半導体記憶装置 | |
| US6275417B1 (en) | Multiple level flash memory | |
| KR970017669A (ko) | 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치 | |
| JP2000228092A (ja) | 半導体集積回路装置 | |
| JPH05250883A (ja) | 高密度記憶装置 | |
| US6285582B1 (en) | Two-dimensional resonant tunneling diode memory system | |
| US7710772B2 (en) | Method of managing a multilevel memory device and related device | |
| KR102416605B1 (ko) | 비트라인 멀티 레벨 전압 센싱 회로 | |
| US4736387A (en) | Quantizing apparatus | |
| US6842744B2 (en) | Coding and memorizing method for fuzzy logic membership functions and corresponding method and circuit architecture for calculating the membership degree | |
| JPH1011980A (ja) | 半導体不揮発性記憶装置 | |
| US6259626B1 (en) | Method for storing bytes in multi-level non-volatile memory cells | |
| JPH05174584A (ja) | データ記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |