KR960026652A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR960026652A
KR960026652A KR1019950053754A KR19950053754A KR960026652A KR 960026652 A KR960026652 A KR 960026652A KR 1019950053754 A KR1019950053754 A KR 1019950053754A KR 19950053754 A KR19950053754 A KR 19950053754A KR 960026652 A KR960026652 A KR 960026652A
Authority
KR
South Korea
Prior art keywords
spare
cells
memory cell
cell array
row
Prior art date
Application number
KR1019950053754A
Other languages
English (en)
Other versions
KR100223200B1 (ko
Inventor
다까유끼 하리마
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960026652A publication Critical patent/KR960026652A/ko
Application granted granted Critical
Publication of KR100223200B1 publication Critical patent/KR100223200B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

[목적]
리던던시 회로의 구제율을 향상시킨다.
[구성]
본 발명의 반도체 기억 장치는 매트릭스 형상으로 배치된 메모리 셀을 갖는 메모리 셀 어레이 블럭(A, B, C, D)이 복수개 매트릭스 형상으로 배치된 메모리 셀 어레이와, 인접하는 메모리 셀 어레이 블럭 사이에 인접하는 메모리 셀 어레이 블럭 내의 메모리 셀의 불량에 대응하기 위한 복수의 스페어 셀을 포함하는 스페어셀 그룹(ab, ac, bd, cd)을 구비한다. 스페어 셀 그룹이 인접하는 복수의 메모리 셀 어레이 블럭에서 공용되어 있기 때문에 메모리 셀 어레이 블럭에 발생하는 불량 셀에 따라 스페어 셀이 배분된다.

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 개략 평면도.

Claims (10)

  1. 매트릭스 형상으로 배치된 메모리 셀을 갖는 메모리 셀 어레이 블럭(A, B,…,H)이 복수개의 매트릭스 형상으로 배치된 메모리 셀 어레이와, 인접하는 상기 메모리 셀 어레이 블럭 사이에 상기 인접하는 양 메모리 셀 어레이 블럭 중의 메모리 셀의 불량에 대응하기 위한 복수의 스페어 셀을 포함하는 스페어 셀 그룹(ab, cd, ac, bd, ef, gh, ae, bf, cg, dh)을 구비한 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서,상기 스페어 셀 그룹은 행 방향으로 배치된 복수의 메모리 셀 어레이 블럭 사이에 설치된 행 스페어 셀 그룹(ac, bd, ae, bf, cg, dh)으로서, 상기 행 스페어 셀 그룹의 행방향 양측에 있는 메모리 셀 어레이 블럭 중의 상기 불량 메모리 셀의 발생 상황에 따라 상기 행 스페어 셀 그룹의 행 스페어 셀을 상기 양측 메모리 셀 어레이 블럭에서 공용하는 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항에 있어서, 상기 스페어 셀 그룹은 열 방향으로 배치된 복수의 메모리 셀 어레이 블럭 사이에 설치된 열 스페어 셀 그룹(ab, cd, ef, gh)으로서, 상기 열 스페어 셀 그룹의 열 방향 양측에 있는 메모리 셀 어레이 블럭 중의 상기 불량 메모리 셀의 발생 상황에 따라 상기 열 스페어 셀 그룹의 열 스페어 셀을 상기 양측 메모리 셀 어레이 블럭에서 공용하는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서, 상기 스페어 셀 그룹은 행 방향으로 배치된 복수의 메모리 셀 어레이 블럭 사이에 설치된 행 스페어 셀 그룹(ac, bd, bf, cg, dh)과 열 방향으로 배치된 복수의 메모리 셀 어레이 블럭 사이에 설치된 열 스페어 셀 그룹(ab, cd, bf, cf, gh)을 구비하고, 상기 행 스페어 셀 그룹의 행 방향 양측에 있는 메모리 셀 어레이 블럭중의 상기 불량 메모리 셀의 발생 상황에 따라 상기 행 스페어 셀 그룹의 행 스페어 셀을 상기 양측의 메모리 셀 어레이 블럭에서 공용하며, 상기 열 스페어 셀 그룹의 열 방향 양측에 있는 메모리 셀 어레이 블럭 중의 상기 불량 메모리 셀의 발생 상황에 따라 상기 열 스페어 셀 그룹의 열 스페어 셀을 상기 양측의 메모리 셀 어레이 블럭에서 공용하는 것을 특징으로 하는 반도체 기억 장치.
  5. 제2항에 있어서, 상기 행 스페어 셀 그룹은 상기 행 방향 양측의 메모리 셀 어레이 블럭에 각각 스위치 수단을 통해 접속되며, 각 메모리 셀 어레이 블럭 중의 불량 셀의 발생 상황에 따라 스위치 수단을 제어하므로써 상기 불량 셀을 구제하는 것을 특징으로 하는 반도체 기억 장치.
  6. 제3항에 있어서, 상기 열 스페어 셀 그룹은 상기 열 방향 양측의 메모리 셀 어레이 블럭에 각각 스위치 수단을 통해 접속되며, 각 메모리 셀 어레이 블럭 중의 불량 셀의 발생 상황에 따라 스위치 수단을 제어하므로써 상기 불량 셀을 구제하는 것을 특징으로 하는 반도체 기억 장치.
  7. 제4항에 있어서, 상기 행 스페어 셀 그룹은 상기 행 방향 양측의 메모리 셀 어레이 블럭에 각각 스위치 수단을 통해 접속되며, 각 메모리 셀 어레이 블럭 중의 불량 셀의 발생 상황에 따라 스위치 수단을 제어하므로써 상기 불량 셀을 구제하며, 상기 열 스페어 셀 그룹은 상기 열 방향 양측의 메모리 셀 어레이 블럭에 각각 스위치 수단을 통해 접속되며, 각 메모리 셀 어레이 블럭 중의 불량 셀의 발생 상황에 따라 스위치 수단을 제어하므로써 상기 불량 셀을 구제하는 것을 특징으로 하는 반도체 기억 장치.
  8. 제5항에 있어서, 상기 스위치 수단은 행 스페어 셀 그룹의 각 행 사이에 설치되며, 상기 양측 메모리 셀 어레이 블럭에서의 불량 셀의 발생 상황에 따라 선택적으로 차단되므로써 스페어 셀을 배분하는 트랜스퍼게이트 그룹과, 상기 트랜스퍼 게이트의 차단을 제어하는 제어 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  9. 제6항에 있어서, 상기 스위치 수단은 열 스페어 셀 그룹의 각 열 사이에 설치되며, 상기 양측 메모리 셀 어레이 블럭에서의 불량 셀의 발생 상황에 따라 선택적으로 차단되므로써 스페어 셀을 배분하는 트랜스퍼게이트 그룹과, 상기 트랜스퍼 게이트의 차단을 제어하는 제어 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  10. 제7항에 있어서, 상기 스위치 수단은 행 스페어 셀 그룹의 각 행 사이에 설치되며, 상기 양측 메모리 셀 어레이 블럭에서의 불량 셀의 발생 상황에 따라 선택적으로 차단되므로써 스페어 셀을 배분하는 트랜스퍼게이트 그룹과, 상기 트랜스퍼 게이트의 차단을 제어하는 제어 회로를 구비하며, 또 상기 스위치 수단은 열스페어 셀 그룹의 각 열 사이에 설치되며, 상기 양측 메모리 셀 어레이 블럭에서의 불량 셀의 발생 상황에 따라 선택적으로 차단하므로써 스페어 셀을 배분하는 트랜스퍼 게이트 그룹과 상기 트랜스퍼 게이트의 차단을 제어하는 제어 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053754A 1994-12-22 1995-12-21 반도체 기억 장치 KR100223200B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-320861 1994-12-22
JP6320861A JPH08180698A (ja) 1994-12-22 1994-12-22 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960026652A true KR960026652A (ko) 1996-07-22
KR100223200B1 KR100223200B1 (ko) 1999-10-15

Family

ID=18126082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053754A KR100223200B1 (ko) 1994-12-22 1995-12-21 반도체 기억 장치

Country Status (4)

Country Link
US (1) US5715202A (ko)
JP (1) JPH08180698A (ko)
KR (1) KR100223200B1 (ko)
TW (1) TW289820B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998039799A1 (fr) * 1997-03-05 1998-09-11 Hitachi, Ltd. Procede de post-traitement pour gravure au plasma
US5970000A (en) * 1998-02-02 1999-10-19 International Business Machines Corporation Repairable semiconductor integrated circuit memory by selective assignment of groups of redundancy elements to domains
DE59903253D1 (de) * 1998-04-17 2002-12-05 Infineon Technologies Ag Speicheranordnung mit redundanten speicherzellen und verfahren zum zugriff auf redundante speicherzellen
JP3178430B2 (ja) * 1998-09-16 2001-06-18 日本電気株式会社 半導体記憶装置
JP2001036033A (ja) 1999-07-16 2001-02-09 Mitsubishi Electric Corp 半導体記憶装置
US6144593A (en) * 1999-09-01 2000-11-07 Micron Technology, Inc. Circuit and method for a multiplexed redundancy scheme in a memory device
JP2001338492A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置と制御方法
JP2003045195A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体メモリ
KR20030012980A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 멀티 사이즈 밀도 칩에 적합한 리던던시 구조를 갖는반도체 메모리 장치 및 그에 따른 리던던시 블록 배치방법
JP4002749B2 (ja) * 2001-11-14 2007-11-07 富士通株式会社 半導体装置
US8234876B2 (en) 2003-10-15 2012-08-07 Ice Energy, Inc. Utility managed virtual power plant utilizing aggregated thermal energy storage
US7363772B2 (en) * 2004-08-18 2008-04-29 Ice Energy, Inc. Thermal energy storage and cooling system with secondary refrigerant isolation
US8181470B2 (en) * 2008-02-15 2012-05-22 Ice Energy, Inc. Thermal energy storage and cooling system utilizing multiple refrigerant and cooling loops with a common evaporator coil
WO2009155035A1 (en) * 2008-05-28 2009-12-23 Ice Energy, Inc. Thermal energy storage and cooling system with isolated evaporator coil
JP2014535253A (ja) 2011-05-26 2014-12-25 アイス エナジー テクノロジーズ インコーポレーテッド 統計的配電制御を用いたグリッド効率向上のためのシステムおよび装置
US9212834B2 (en) 2011-06-17 2015-12-15 Greener-Ice Spv, L.L.C. System and method for liquid-suction heat exchange thermal energy storage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150294A (ja) * 1984-08-18 1986-03-12 Mitsubishi Electric Corp 半導体記憶装置の冗長回路
JPS63898A (ja) * 1986-06-19 1988-01-05 Fujitsu Ltd 半導体記憶装置
US5258958A (en) * 1989-06-12 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
US5446692A (en) * 1992-02-14 1995-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundancy memory cells shared among memory blocks
KR950001837B1 (ko) * 1992-07-13 1995-03-03 삼성전자주식회사 퓨우즈 박스를 공유하는 로우 리던던시 회로
JP3020077B2 (ja) * 1993-03-03 2000-03-15 株式会社日立製作所 半導体メモリ

Also Published As

Publication number Publication date
KR100223200B1 (ko) 1999-10-15
JPH08180698A (ja) 1996-07-12
US5715202A (en) 1998-02-03
TW289820B (ko) 1996-11-01

Similar Documents

Publication Publication Date Title
KR960026652A (ko) 반도체 기억 장치
DE69330731T2 (de) Redundanzschaltung für Halbleiterspeichergeräte
EP0936622A3 (en) Magnetic memory devices having multiple magnetic tunnel junctions therein
EP0578935A3 (en) Row redundancy circuit of a semiconductor memory device
EP0083212A3 (en) Semiconductor memory device
EP1221165A4 (en) CIRCUIT AND METHOD FOR A MULTIPLEX REDUNDANCY SCHEME IN A MEMORY ARRANGEMENT
KR970076848A (ko) 집적 회로 메모리
AU2001275334A1 (en) Semiconductor memory having segmented row repair
MX9502241A (es) Dispositivo semiconductor de memoria para obtener un ancho de banda grande o alto y metodo para arreglar las lineas de señales para el mismo.
ATE220228T1 (de) Integrierte halbleiter-speichervorrichtung mit redundanzschaltungsanordnung
EP0421447A2 (en) Semiconductor memory device
JPH0676594A (ja) 半導体記憶装置
EP1008937B1 (en) Distributed block redundancy for memory devices
US6180992B1 (en) Fuse configuration for a semiconductor storage device
KR20100076276A (ko) 퓨즈 박스 및 이를 구비한 반도체 집적 회로 장치
KR20140001483A (ko) 반도체 집적 회로 장치
KR890011093A (ko) 반도체기억장치
KR0140177B1 (ko) 반도체메모리소자의 메모리셀어레이의 배열방법
KR100480618B1 (ko) 개선된 리던던시 스킴을 가지는 반도체 메모리 장치
EP0120485A3 (en) Memory system
KR100266624B1 (ko) 메모리 리던던시 회로
KR960036052A (ko) 로우리던던시기능을 가지는 반도체메모리장치
DE3379879D1 (en) Memory building block
KR20020017244A (ko) 반도체 메모리 구조
KR980012438A (ko) 더미(Dummy) 패턴을 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080626

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee