KR960019695A - 반도체 소자의 배선층 형성방법 - Google Patents

반도체 소자의 배선층 형성방법 Download PDF

Info

Publication number
KR960019695A
KR960019695A KR1019940030901A KR19940030901A KR960019695A KR 960019695 A KR960019695 A KR 960019695A KR 1019940030901 A KR1019940030901 A KR 1019940030901A KR 19940030901 A KR19940030901 A KR 19940030901A KR 960019695 A KR960019695 A KR 960019695A
Authority
KR
South Korea
Prior art keywords
contact hole
barrier metal
semiconductor device
wiring layer
forming
Prior art date
Application number
KR1019940030901A
Other languages
English (en)
Other versions
KR100336554B1 (ko
Inventor
김준기
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940030901A priority Critical patent/KR100336554B1/ko
Priority to JP7304452A priority patent/JP3021336B2/ja
Publication of KR960019695A publication Critical patent/KR960019695A/ko
Priority to US08/910,037 priority patent/US5804501A/en
Application granted granted Critical
Publication of KR100336554B1 publication Critical patent/KR100336554B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Abstract

본 고안은 반도체 소자의 배선층 형성방법에 있어서, 콘택홀이 깊은 VLSI급 소자의 형성시에 금속층을 콘택홀 내부에 연속적으로 충진 형성시키고자 하는 것으로 1차 Al증착 공장을 CVD법에 의하여 진행하므로써, 기존 방법에 비해 얇은 두께의 Al을 증착하여도 콘택홀 내부에 연속적인 Al박막의 증착이 가능하여, 1차 Al증착후 콘택홀 상부의 폭이 기존에 비해 넓기 때문에 2차 Al증착 공정중 웨이퍼위에 도달한 Al원자가 콘택홀 내부에 손쉽게 이동하므로 기존에 비해 더욱 우수한 Al충진 특성을 얻을 수 있고, 또한 기존에 비해 짧은 시간내에 1차 Al증착을 시행할 수 있어서 생산성도 향상되는 것을 특징으로 한다.

Description

반도체 소자의 배선층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예를 도시한 도면.

Claims (11)

  1. 반도체 소자의 배선층 형성방법에 있어서, 1) 소자가 형성된 반도체 웨이퍼상에 절연막을 증착시킨 후, 사진식각 작업을 하여 콘택홀을 정의하는 단계와, 2) 상기 콘택홀이 형성된 절연막 위에 얇은 배리어 메탈을 증착시키는 단계와, 3) 상기 배리어 메탈 위에 연속적인 Al층을 얻기 위하여 CND방법으로 1차 Al을 증착시키는 단계와, 4) 상기 1차 Al위에 고온에서 2차 Al증착을 하는 단계를 거쳐 콘택홀 내부를 Al으로 충진시키고 절연막 상부에 Al막이 형성되도록 하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  2. 제1항에 있어서, 상기 2)단계의 배리어 메탈의 특성을 개선할 목적으로 배리어 메탈을 어닐링하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  3. 제1항에 있어서, 상기 2)단계의 배리어 메탈위에 Al과 반응하는 물질의 박막을 증착하여 상기 3)단계의 Al의 이동을 활성화하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  4. 제3항에 있어서, 상기 Al과 반응하는 물질로 Ti, Si, Zn등을 이용하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  5. 제1항에 있어서, 상기 3)단계의 CVD 증착을 위한 소스로 DMAH, DEAH, TIBA등의 Al을 포함하는 유기금속을 사용하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  6. 제1항에 있어서, 상기 3)단계를 고온의 상태에서 두번에 걸쳐 진행하는 것을 특징으로 반도체 소자의 배선층 형성방법.
  7. 반도체 소자의 배선층 형성방법에 있어서, 1)소자가 형성된 반도체 웨이퍼상에 절연막을 증착시킨 후, 사진식각 작업을 하여 콘택홀을 정의하는 단계와, 2) 상기 콘택홀이 형성된 절연막 위에 암은 배리어 메탈을 증착시키는 단계와, 3) 상기 배리어 메탈위에 연속적인 Al층을 얻기 위하여 CVD방법으로 1차 Al을 증착시키는 단계와, 4) 저온에서 스퍼터링 방법으로 Al을 증착하는 단계와, 5) 고온에서 어닐링하여 Al이 콘택홀 내부로 움직이도록 하여 콘택홀 내부를 충진시켜 절연막 상부에 Al막이 형성되도록 하는 것을 특징으로 하는 반도체소자의 배선층 형성방법.
  8. 제7항에 있어서, 상기 2)단계의 배리어 메탈의 특성을 개선한 목적으로 배리어 메탈을 어닐링하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  9. 제7항에 있어서, 상기 2)단계의 배리어 메탈위에 Al과 반응하는 물질의 박막을 증착하여 상기 3)단계의 Al의 이동을 활성화시키는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  10. 제7항에 있어서, 상기 Al과 반응하는 물질로 Ti, Si, Zn등을 이용하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  11. 제7항에 있어서, 상기 4)단계의 스퍼터링 하여 증착시킨 Al위에 압축 응력을 갖는 금속성 박막을 증착한 후 어닐링하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940030901A 1994-11-23 1994-11-23 반도체소자의배선층형성방법 KR100336554B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940030901A KR100336554B1 (ko) 1994-11-23 1994-11-23 반도체소자의배선층형성방법
JP7304452A JP3021336B2 (ja) 1994-11-23 1995-11-22 半導体素子の配線層形成方法
US08/910,037 US5804501A (en) 1994-11-23 1997-08-12 Method for forming a wiring metal layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030901A KR100336554B1 (ko) 1994-11-23 1994-11-23 반도체소자의배선층형성방법

Publications (2)

Publication Number Publication Date
KR960019695A true KR960019695A (ko) 1996-06-17
KR100336554B1 KR100336554B1 (ko) 2002-11-23

Family

ID=19398732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030901A KR100336554B1 (ko) 1994-11-23 1994-11-23 반도체소자의배선층형성방법

Country Status (3)

Country Link
US (1) US5804501A (ko)
JP (1) JP3021336B2 (ko)
KR (1) KR100336554B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100344836B1 (ko) 2000-07-22 2002-07-20 주식회사 하이닉스반도체 반도체 소자의 금속 박막 및 그의 형성 방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
US6716733B2 (en) * 2002-06-11 2004-04-06 Applied Materials, Inc. CVD-PVD deposition process
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131544A (ja) * 1986-11-21 1988-06-03 Seiko Epson Corp 半導体装置
JPH02257639A (ja) * 1989-03-30 1990-10-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0336751A (ja) * 1989-07-04 1991-02-18 Matsushita Electron Corp 半導体装置の製造方法
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5008217A (en) * 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
JP2736371B2 (ja) * 1990-10-25 1998-04-02 日本電気株式会社 半導体装置の製造方法
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5380678A (en) * 1991-03-12 1995-01-10 Yu; Chang Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
JP3061950B2 (ja) * 1992-08-31 2000-07-10 川崎製鉄株式会社 半導体装置の製造方法
JPH06151410A (ja) * 1992-10-30 1994-05-31 Sony Corp 窒化チタン膜の形成方法
US5545591A (en) * 1993-01-29 1996-08-13 Nec Corporation Method for forming an aluminum film used as an interconnect in a semiconductor device
JPH06314690A (ja) * 1993-04-30 1994-11-08 Toshiba Corp 半導体装置及びその製造方法
US5420072A (en) * 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit

Also Published As

Publication number Publication date
JP3021336B2 (ja) 2000-03-15
JPH08213462A (ja) 1996-08-20
KR100336554B1 (ko) 2002-11-23
US5804501A (en) 1998-09-08

Similar Documents

Publication Publication Date Title
KR960019695A (ko) 반도체 소자의 배선층 형성방법
KR970067616A (ko) 자기 정렬 초박막층을 사용한 cvd 알루미늄의 선택적 블랭킷 증착 및 반사율 개선 방법
KR960002480A (ko) 반도체 장치의 배선 구조 및 그 형성방법
KR940007985A (ko) 반도체장치의 배선층 형성방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR950004499A (ko) 반도체 장치의 금속배선 형성방법
KR970052190A (ko) 반도체 소자의 금속층 형성방법
KR960035803A (ko) 반도체 소자의 제조방법
KR970023664A (ko) 반도체장치의 도전층 형성방법
KR950021108A (ko) 반도체 소자의 금속배선 형성방법
KR960005797A (ko) 반도체소자 배선 형성방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR970052389A (ko) 반도체 장치의 콘택홀 형성방법
KR940016505A (ko) 반도체 소자의 콘택 형성 방법
KR960002579A (ko) 반도체소자의 제조방법
KR960039283A (ko) 반도체 소자의 배선 제조방법
KR970053527A (ko) 반도체 소자의 금속배선 형성방법
KR950021124A (ko) 초고집적회로의 금속선 형성방법
KR970077199A (ko) 반도체 소자의 배선층 형성방법
KR970052255A (ko) 반도체 소자의 콘택홀 매립 방법
KR970053033A (ko) 반도체 소자의 게이트 폴리사이드 형성방법
KR950034607A (ko) 금속 콘택홀 매립방법
KR980005452A (ko) 반도체 소자의 금속층 형성 방법
KR970018115A (ko) 반도체 소자의 금속배선 형성방법
KR940001401A (ko) 반도체메모리셀의실리사이드제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee