KR980005452A - 반도체 소자의 금속층 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 금속층 형성 방법에 관한 것으로, 금속층의 내구성을 향상시키기 위하여 제1 금속의 사이에 상기 제1 금속과 반응이 가능한 제2 금속을 증착하여 제1 금속 및 제2 금속의 계면에 금속 반응층이 생성되도록 하므로써 상기 금속 반응층에 의해 금속층의 내구력이 향상되며, 힐록 현상 및 전자의 이동이 억제되어 소자의 신뢰성이 향상될 수 있는 반도체 소자의 금속층 형성방법에 관한 것이다.

Description

반도체 소자의 금속층 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2a 및 제2b도는 본 발명에 따른 반도체 소자의 금속층 형성 방법을 설명하기 위한 소자의 단면도.

Claims (10)

1. 반도체 소자의 금속층 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성한 후 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 제1 단계와, 상기 제1 단계로부터 전체 상면부면에 베리어 금속층을 형성하는 제2 단계와 , 상기 제2 단계로부터 상기 베리어 금속층상에 제1 금속, 제2 금속 및 제1 금속을 순차적으로 증착하여 상기 제1 금속과 제2 금속의 계면에 금속 반응층이 형성되도록 하는 제3 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
2. 제1항에 있어서, 상기 베리어 금속층은 티타늄(Ti) 및 티타늄 나이트라이드 (TiN)가 순차적으로 증착된 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
3. 제1 또는 제2항에 있어서, 상기 베리어 금속층은 600 내지 800Å의 두꼐로 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
4. 제1항에 있어서, 상기 제3 단계 공정은 인-시루 방식으로 실시되는 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
5. 제1항에 있어서, 상기 제1 금속은 알루미늄(Al-1%Si)인 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
6. 제1 또는 제5항에 있어서, 상기 제1 금속은 5000 내지 7000Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
7. 제1항에 있어서, 상기 제2 금속은 상기 제1 금속과 반응이 가능한 금속인 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
8. 제1 또는 제7항에 있어서, 상기 제2 금속은 티타늄(Ti)인 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
9. 제1 또는 제7항에 있어서, 상기 제2 금속은 500 내지 700Å의 두께로 증팍되는 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.
10. 제1항에 있어서, 상기 금속 반응층은 Al₃Ti인 것을 특징으로 하는 반도체 소자의 금속층 형성 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.