JP3061950B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3061950B2 JP3061950B2 JP4232217A JP23221792A JP3061950B2 JP 3061950 B2 JP3061950 B2 JP 3061950B2 JP 4232217 A JP4232217 A JP 4232217A JP 23221792 A JP23221792 A JP 23221792A JP 3061950 B2 JP3061950 B2 JP 3061950B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- aluminum
- gas
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関わり、特に、気相成長法（Chemical Vapor Deposit
ion ；以下、『ＣＶＤ』という）により、絶縁膜等の下
地上に、アルミニウム膜を成膜する半導体装置の製造方
法に関する。
に関わり、特に、気相成長法（Chemical Vapor Deposit
ion ；以下、『ＣＶＤ』という）により、絶縁膜等の下
地上に、アルミニウム膜を成膜する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来、半導体装置で一般に使用されてい
る配線材料として、アルミニウムが挙げられる。このア
ルミニウムは、例えば、絶縁膜等の下地上に、蒸着やス
パッタ等のＰＶＤ（Physical Vapor Deposition ）法に
より成膜された後、所望のパターニングが施され、配線
を形成している。
る配線材料として、アルミニウムが挙げられる。このア
ルミニウムは、例えば、絶縁膜等の下地上に、蒸着やス
パッタ等のＰＶＤ（Physical Vapor Deposition ）法に
より成膜された後、所望のパターニングが施され、配線
を形成している。
【０００３】しかしながら、近年では、半導体装置の微
細化・高集積化が進み、素子のサイズが非常に小さくな
ってきている。従って、配線間や素子間の電気的導通を
とるための接続孔（コンタクト孔やスルーホール）の径
が小さくなり、アスペクト比が増大するため、前記ＰＶ
Ｄ法では、充分な段差被覆性が確保できず、接続孔内部
で断線が生じ易い等の問題があった。
細化・高集積化が進み、素子のサイズが非常に小さくな
ってきている。従って、配線間や素子間の電気的導通を
とるための接続孔（コンタクト孔やスルーホール）の径
が小さくなり、アスペクト比が増大するため、前記ＰＶ
Ｄ法では、充分な段差被覆性が確保できず、接続孔内部
で断線が生じ易い等の問題があった。
【０００４】そこで、前記ＰＶＤ法にかわるアルミニウ
ムの成膜方法として、ＣＶＤ法が検討されている。特
に、微細な接続孔の埋め込みには、ＣＶＤ法によりタン
グステンを埋め込む方法が広く知られている。ここで、
このタングステンは、薄膜で形成した場合、電気抵抗が
アルミニウムの３倍以上となり（バルク値では、２倍強
程度）、配線全体に使用することが困難であることか
ら、一般的に、接続孔の埋め込みにのみ局所的に使用さ
れている。従って、通常、主配線には、アルミニウムを
使用することになるが、この場合、異種金属の接続部が
形成されるため、この部分に接触抵抗が生じるという問
題があった。また、接触電位による化学電池効果に起因
する配線腐食が生じ、電気特性の劣化、配線信頼性の低
下を招いていた。
ムの成膜方法として、ＣＶＤ法が検討されている。特
に、微細な接続孔の埋め込みには、ＣＶＤ法によりタン
グステンを埋め込む方法が広く知られている。ここで、
このタングステンは、薄膜で形成した場合、電気抵抗が
アルミニウムの３倍以上となり（バルク値では、２倍強
程度）、配線全体に使用することが困難であることか
ら、一般的に、接続孔の埋め込みにのみ局所的に使用さ
れている。従って、通常、主配線には、アルミニウムを
使用することになるが、この場合、異種金属の接続部が
形成されるため、この部分に接触抵抗が生じるという問
題があった。また、接触電位による化学電池効果に起因
する配線腐食が生じ、電気特性の劣化、配線信頼性の低
下を招いていた。
【０００５】そこで、このような問題を解決するため
に、接続孔を埋め込む金属として、主配線と同じアルミ
ニウムを使用する技術が検討されている。
に、接続孔を埋め込む金属として、主配線と同じアルミ
ニウムを使用する技術が検討されている。
【０００６】
【発明が解決しようとする課題】しかしながら、ＣＶＤ
法によりアルミニウムの成膜は、成膜の前段階で行われ
るアルミニウムの核形成が下地の状態に影響されやす
く、制御性が困難であるという問題があった。また、ア
ルミニウムを成膜するためのソースガスの蒸気圧が低
い、粘度が高い等、反応槽内への供給が困難であるとい
う問題があった。
法によりアルミニウムの成膜は、成膜の前段階で行われ
るアルミニウムの核形成が下地の状態に影響されやす
く、制御性が困難であるという問題があった。また、ア
ルミニウムを成膜するためのソースガスの蒸気圧が低
い、粘度が高い等、反応槽内への供給が困難であるとい
う問題があった。
【０００７】そこで、前記下地に、化学的前処理を行っ
たり、ＲＦ（高周波）プラズマクリーニング等の表面処
理を行うなどして、下地の表面性状を改善する方法が報
告されているが、未だ充分な効果が得られていなかっ
た。また、アルミニウムを成膜するためのソースガスを
供給するガス供給管の温度制御、複数ソースガスの混
合、新ソースガスの探索なども報告されているが、未だ
充分な効果が得られていなかった。
たり、ＲＦ（高周波）プラズマクリーニング等の表面処
理を行うなどして、下地の表面性状を改善する方法が報
告されているが、未だ充分な効果が得られていなかっ
た。また、アルミニウムを成膜するためのソースガスを
供給するガス供給管の温度制御、複数ソースガスの混
合、新ソースガスの探索なども報告されているが、未だ
充分な効果が得られていなかった。
【０００８】本発明は、このような問題を解決すること
を課題とするものであり、ＣＶＤ法により、接続孔内部
に充分にアルミニウムを埋め込み、エレクトロマイグレ
ーション耐性を向上した配線を有する半導体装置の製造
方法を提供することを目的とする。
を課題とするものであり、ＣＶＤ法により、接続孔内部
に充分にアルミニウムを埋め込み、エレクトロマイグレ
ーション耐性を向上した配線を有する半導体装置の製造
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明は、ＣＶＤ法により、下地表面にアルミニウ
ムを成膜する半導体装置の製造方法において、ソースガ
スを輸送するキャリアガスに、高温不活性ガスを導入
し、前記下地表面にアルミニウム核を形成した後、前記
高温不活性ガスに代えて低温水素ガスを導入し、前記ア
ルミニウム核が形成された下地表面に、アルミニウムを
成膜するようになっており、前記高温不活性ガスの温度
は、半導体基板と同一の温度から、当該半導体基板の温
度より５０℃低い温度の範囲であり、前記低温水素ガス
の温度は、常温から１５０℃の範囲であることを特徴と
する半導体装置の製造方法を提供するものである。
に、本発明は、ＣＶＤ法により、下地表面にアルミニウ
ムを成膜する半導体装置の製造方法において、ソースガ
スを輸送するキャリアガスに、高温不活性ガスを導入
し、前記下地表面にアルミニウム核を形成した後、前記
高温不活性ガスに代えて低温水素ガスを導入し、前記ア
ルミニウム核が形成された下地表面に、アルミニウムを
成膜するようになっており、前記高温不活性ガスの温度
は、半導体基板と同一の温度から、当該半導体基板の温
度より５０℃低い温度の範囲であり、前記低温水素ガス
の温度は、常温から１５０℃の範囲であることを特徴と
する半導体装置の製造方法を提供するものである。
【００１０】
【作用】本発明によれば、前記キャリアガスに、上記の
ような温度範囲の高温不活性ガス（アルゴンガス、窒素
ガス等）を導入することにより、アルミニウムを成膜す
るためのソースガスの熱分解反応を促進することがで
き、前記下地表面に効率良くアルミニウムの核を形成す
ることができる。即ち、前記アルミニウム核は、前記熱
分解反応による気相反応により、前記下地表面に形成さ
れる。ここで、前記熱分解反応は、気相反応律速である
ため、前記アルミニウム核は、下地の状態に影響される
ことなく形成することができる。従って、前記下地表面
に、密なアルミニウム核を効率良く形成することができ
る。
ような温度範囲の高温不活性ガス（アルゴンガス、窒素
ガス等）を導入することにより、アルミニウムを成膜す
るためのソースガスの熱分解反応を促進することがで
き、前記下地表面に効率良くアルミニウムの核を形成す
ることができる。即ち、前記アルミニウム核は、前記熱
分解反応による気相反応により、前記下地表面に形成さ
れる。ここで、前記熱分解反応は、気相反応律速である
ため、前記アルミニウム核は、下地の状態に影響される
ことなく形成することができる。従って、前記下地表面
に、密なアルミニウム核を効率良く形成することができ
る。
【００１１】また、前記下地表面にアルミニウム核を形
成した後、前記高温不活性ガスに代えて、上記のような
温度範囲の低温水素ガスを導入することで、前記反応を
気相反応律速から表面反応律速に変えることができる。
このため、前記アルミニウム核が形成された下地表面
に、ＣＶＤ法により制御性良くアルミニウムを成膜する
ことができる。従って、接続孔内部に充分にアルミニウ
ムを埋め込むことが可能となり、段差被覆性を充分に向
上することができると共に、連続的に主配線となるアル
ミニウム膜を形成することができる。
成した後、前記高温不活性ガスに代えて、上記のような
温度範囲の低温水素ガスを導入することで、前記反応を
気相反応律速から表面反応律速に変えることができる。
このため、前記アルミニウム核が形成された下地表面
に、ＣＶＤ法により制御性良くアルミニウムを成膜する
ことができる。従って、接続孔内部に充分にアルミニウ
ムを埋め込むことが可能となり、段差被覆性を充分に向
上することができると共に、連続的に主配線となるアル
ミニウム膜を形成することができる。
【００１２】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１ないし図３は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、半導体基板１上に酸化膜
２を形成し、これをパターニングして、選択的にコンタ
クト孔５を形成する。
を参照して説明する。図１ないし図３は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、半導体基板１上に酸化膜
２を形成し、これをパターニングして、選択的にコンタ
クト孔５を形成する。
【００１３】次に、図２に示す工程では、図１に示す工
程で得た半導体基板１をＣＶＤ反応槽の内部に装入し、
当該半導体基板１を４００℃に加温する。次いで、前記
ＣＶＤ反応槽内に、アルミニウム成膜用のソースガスと
して、ＤＭＡＨ（Dimethyl -Aluminum - Hydride ）を
アルゴンガスのバブリングにより、前記ＣＶＤ反応槽内
に導入する。ここで、前記ソースガスをＣＶＤ反応槽ま
で輸送するキャリアガスは、常温のアルゴンガスを使用
した。次に、前記ＣＶＤ反応槽内に、前記ソースガスと
は別系統から、３５０℃に加熱したアルゴンガスを導入
し、この高温アルゴンガスと前記ソースガスを、前記半
導体基板１の近辺で混合する。この時、反応ガスの全圧
は、４Ｔｏｒｒとした。この工程により、アルミニウム
を成膜するためのソースガスの熱分解反応（気相反応律
速）が促進され、前記露出した半導体基板１の表面及び
酸化膜２の表面に、効率良くアルミニウム核３が形成さ
れた。
程で得た半導体基板１をＣＶＤ反応槽の内部に装入し、
当該半導体基板１を４００℃に加温する。次いで、前記
ＣＶＤ反応槽内に、アルミニウム成膜用のソースガスと
して、ＤＭＡＨ（Dimethyl -Aluminum - Hydride ）を
アルゴンガスのバブリングにより、前記ＣＶＤ反応槽内
に導入する。ここで、前記ソースガスをＣＶＤ反応槽ま
で輸送するキャリアガスは、常温のアルゴンガスを使用
した。次に、前記ＣＶＤ反応槽内に、前記ソースガスと
は別系統から、３５０℃に加熱したアルゴンガスを導入
し、この高温アルゴンガスと前記ソースガスを、前記半
導体基板１の近辺で混合する。この時、反応ガスの全圧
は、４Ｔｏｒｒとした。この工程により、アルミニウム
を成膜するためのソースガスの熱分解反応（気相反応律
速）が促進され、前記露出した半導体基板１の表面及び
酸化膜２の表面に、効率良くアルミニウム核３が形成さ
れた。
【００１４】次いで、図３に示す工程では、図２に示す
工程で得た半導体基板１の温度を２８０℃まで降温す
る。この時、この降温は、１〜２秒程度で行った。前記
半導体基板１の温度が２８０℃となった時点で、前記Ｃ
ＶＤ反応槽内に導入していた高温アルゴンガスを、８０
℃の低温水素ガスに切り替える。この時、前記高温アル
ゴンガスから低温水素ガスへの切り替えは、段階的、且
つ、反応ガスの全圧を制御しながら行い、低温水素ガス
に切り替わった後の全圧を、２Ｔｏｒｒとした。この工
程により、前記反応を気相反応律速から表面反応律速に
変えることができ、前記アルミニウム核３が形成された
半導体基板１の表面及び酸化膜２の表面に、ＣＶＤ法に
より制御性良くアルミニウム膜４を成膜した。
工程で得た半導体基板１の温度を２８０℃まで降温す
る。この時、この降温は、１〜２秒程度で行った。前記
半導体基板１の温度が２８０℃となった時点で、前記Ｃ
ＶＤ反応槽内に導入していた高温アルゴンガスを、８０
℃の低温水素ガスに切り替える。この時、前記高温アル
ゴンガスから低温水素ガスへの切り替えは、段階的、且
つ、反応ガスの全圧を制御しながら行い、低温水素ガス
に切り替わった後の全圧を、２Ｔｏｒｒとした。この工
程により、前記反応を気相反応律速から表面反応律速に
変えることができ、前記アルミニウム核３が形成された
半導体基板１の表面及び酸化膜２の表面に、ＣＶＤ法に
より制御性良くアルミニウム膜４を成膜した。
【００１５】このようにして、コンタクト孔５内部に充
分にアルミニウム膜４を埋め込み、段差被覆性を向上
し、且つ、連続的に主配線となるアルミニウム膜４を形
成することができた。以上の工程後、さらに、前記図１
以降の工程を繰り返すことで、多層配線構造を有する半
導体装置を得ることもできる。
分にアルミニウム膜４を埋め込み、段差被覆性を向上
し、且つ、連続的に主配線となるアルミニウム膜４を形
成することができた。以上の工程後、さらに、前記図１
以降の工程を繰り返すことで、多層配線構造を有する半
導体装置を得ることもできる。
【００１６】その後、所望の工程を行い、半導体装置を
完成する。なお、本実施例では、図２に示す工程で、半
導体装置１を４００℃に加温したが、これに限らず、半
導体基板１は、３５０〜４５０℃程度に加温することが
好適である。また、図２に示す工程で、高温アルゴンガ
スの温度を３５０℃に設定したが、これに限らず、高温
アルゴンガスの温度は、半導体基板１と同一の温度か
ら、当該半導体基板１の温度から５０℃程度低い温度と
することが好適である。
完成する。なお、本実施例では、図２に示す工程で、半
導体装置１を４００℃に加温したが、これに限らず、半
導体基板１は、３５０〜４５０℃程度に加温することが
好適である。また、図２に示す工程で、高温アルゴンガ
スの温度を３５０℃に設定したが、これに限らず、高温
アルゴンガスの温度は、半導体基板１と同一の温度か
ら、当該半導体基板１の温度から５０℃程度低い温度と
することが好適である。
【００１７】また、図２に示す工程では、反応ガスの全
圧を、４Ｔｏｒｒとしたが、これに限らず、反応ガスの
全圧は、数〜数十Ｔｏｒｒとすることが好適である。そ
して、本実施例では、図３に示す工程で、半導体基板１
の温度を２８０℃まで降温したが、これに限らず、半導
体基板１の温度は、２５０〜３５０℃程度とすることが
好適である。
圧を、４Ｔｏｒｒとしたが、これに限らず、反応ガスの
全圧は、数〜数十Ｔｏｒｒとすることが好適である。そ
して、本実施例では、図３に示す工程で、半導体基板１
の温度を２８０℃まで降温したが、これに限らず、半導
体基板１の温度は、２５０〜３５０℃程度とすることが
好適である。
【００１８】さらにまた、図３に示す工程では、水素ガ
スの温度を８０℃に設定したが、これに限らず、水素ガ
スの温度は、常温から１５０℃程度に設定することが好
適である。そしてまた、図３に示す工程では、低温水素
ガスに切り替わった後の全圧を、２Ｔｏｒｒとしたが、
これに限らず、この時の反応ガスの全圧は、数〜数十Ｔ
ｏｒｒとすることが好適である。
スの温度を８０℃に設定したが、これに限らず、水素ガ
スの温度は、常温から１５０℃程度に設定することが好
適である。そしてまた、図３に示す工程では、低温水素
ガスに切り替わった後の全圧を、２Ｔｏｒｒとしたが、
これに限らず、この時の反応ガスの全圧は、数〜数十Ｔ
ｏｒｒとすることが好適である。
【００１９】さらに、本実施例では、ソースガスを輸送
するキャリアガスとして、アルゴンガスを使用したが、
これに限らず、窒素ガスなど、他の不活性ガスを使用し
てもよい。
するキャリアガスとして、アルゴンガスを使用したが、
これに限らず、窒素ガスなど、他の不活性ガスを使用し
てもよい。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
前記キャリアガスに、所定温度範囲の高温不活性ガスを
導入することにより、アルミニウムを成膜するためのソ
ースガスの熱分解反応を促進することができ、下地の状
態に影響されることなく、当該下地表面に効率良くアル
ミニウムの核を形成することができる。また、前記下地
表面にアルミニウム核を形成した後、前記高温不活性ガ
スに代えて、所定温度範囲の低温水素ガスを導入するこ
とで、前記反応を気相反応律速から表面反応律速に変え
ることができる。このため、前記アルミニウム核が形成
された下地表面に、ＣＶＤ法により制御性良くアルミニ
ウムを成膜することができる。従って、接続孔内部に充
分にアルミニウムを埋め込むことが可能となり、段差被
覆性を充分に向上することができると共に、連続的に主
配線となるアルミニウム膜を形成することができる。こ
の結果、低抵抗でエレクトロマイグレーション耐性が向
上し、信頼性に優れた配線を有する半導体装置を効率良
く製造することができる。
前記キャリアガスに、所定温度範囲の高温不活性ガスを
導入することにより、アルミニウムを成膜するためのソ
ースガスの熱分解反応を促進することができ、下地の状
態に影響されることなく、当該下地表面に効率良くアル
ミニウムの核を形成することができる。また、前記下地
表面にアルミニウム核を形成した後、前記高温不活性ガ
スに代えて、所定温度範囲の低温水素ガスを導入するこ
とで、前記反応を気相反応律速から表面反応律速に変え
ることができる。このため、前記アルミニウム核が形成
された下地表面に、ＣＶＤ法により制御性良くアルミニ
ウムを成膜することができる。従って、接続孔内部に充
分にアルミニウムを埋め込むことが可能となり、段差被
覆性を充分に向上することができると共に、連続的に主
配線となるアルミニウム膜を形成することができる。こ
の結果、低抵抗でエレクトロマイグレーション耐性が向
上し、信頼性に優れた配線を有する半導体装置を効率良
く製造することができる。
【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体基板 ２ 酸化膜 ３ アルミニウム核 ４ アルミニウム膜 ５ コンタクト孔
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/205 H01L 21/768
Claims (1)
- 【請求項１】 気相成長法により、下地表面にアルミニ
ウムを成膜する半導体装置の製造方法において、 ソースガスを輸送するキャリアガスに、高温不活性ガス
を導入し、前記下地表面にアルミニウム核を形成した
後、前記高温不活性ガスに代えて低温水素ガスを導入
し、前記アルミニウム核が形成された下地表面に、アル
ミニウムを成膜するようになっており、 前記高温不活性ガスの温度は、半導体基板と同一の温度
から、当該半導体基板の温度より５０℃低い温度の範囲
であり、 前記低温水素ガスの温度は、常温から１５０℃の範囲で
ある ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232217A JP3061950B2 (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232217A JP3061950B2 (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684797A JPH0684797A (ja) | 1994-03-25 |
| JP3061950B2 true JP3061950B2 (ja) | 2000-07-10 |
Family
ID=16935821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4232217A Expired - Fee Related JP3061950B2 (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061950B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336554B1 (ko) * | 1994-11-23 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자의배선층형성방법 |
| WO2006129339A1 (ja) | 2005-05-30 | 2006-12-07 | Spansion Llc | 記憶装置、および記憶装置の制御方法 |
| DE102008028552A1 (de) | 2008-06-16 | 2009-12-17 | Elcomax Membranes Gmbh | Gasdiffusionselektroden mit funktionalisierten Nanopartikeln |
-
1992
- 1992-08-31 JP JP4232217A patent/JP3061950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0684797A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756298B2 (en) | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals | |
| US7402516B2 (en) | Method for making integrated circuits | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| KR100218728B1 (ko) | 반도체 소자의 금속 배선 제조방법 | |
| US6423201B1 (en) | Method of improving the adhesion of copper | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| US6391778B1 (en) | Contact/via force fill techniques and resulting structures | |
| KR100407681B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| JP3061950B2 (ja) | 半導体装置の製造方法 | |
| JP2002329682A (ja) | Ｃｕ薄膜作製方法 | |
| JP2001144094A (ja) | 半導体素子の金属配線形成方法 | |
| JPH0766143A (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
| KR20070066426A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6596629B2 (en) | Method for forming wire in semiconductor device | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR20020000461A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH11233453A (ja) | 半導体装置の製造方法 | |
| US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000223441A (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |