KR960012550A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR960012550A
KR960012550A KR1019950029368A KR19950029368A KR960012550A KR 960012550 A KR960012550 A KR 960012550A KR 1019950029368 A KR1019950029368 A KR 1019950029368A KR 19950029368 A KR19950029368 A KR 19950029368A KR 960012550 A KR960012550 A KR 960012550A
Authority
KR
South Korea
Prior art keywords
layer
forming
insulating film
resist
gate pattern
Prior art date
Application number
KR1019950029368A
Other languages
English (en)
Other versions
KR100195293B1 (ko
Inventor
가즈히로 요시다
Original Assignee
무라따 야스따까
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라따 야스따까, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 야스따까
Publication of KR960012550A publication Critical patent/KR960012550A/ko
Application granted granted Critical
Publication of KR100195293B1 publication Critical patent/KR100195293B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 i-선 스테퍼(stepper) 등의 값싼 장치로, 저렴한 비용으로, 높은 처리량 및 생산량으로 제조할수 있는 반도체 장치의 제조방법을 제공한다.
1)반도체 기판 1위에 제1층 절연막 3을 형서하는 공정;2) 제1층 절연막 3위에 게이트패턴을 형성하기 위한 제2층 레지스트를 도포하는 공정;3) 제2층 레지스트 위에, 소정의 게이트길이의 게이트패턴을 형성하는 공정;4) 이방성 에칭에 의해 제1층 절연막 3에 전기한 게이트패턴 5을 전사하는 공정; 및 5)버섯모양의 게이트전극을 형성하기 위한 제3층 레시스트 6을 도포하고, 그의 캡부를 패터닝하는 공정을 포함함을 특징으로하는 반도체 기판 위에 쇼트키 게이트전극을 갖는 반도체 장치의 제조방법.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예(제1도 내지 제8도)를 나타내며, 반도체 기판에 음전극(ohmic electrode)을 형성하는 공정도이다.
제2도는 제1층 레지스트(resist)를 형성하고, 이를 평탄화하는 공정도이다.
제3도는 제2층 레지스트를 형성하는 공정도이다.
제4도는 제2층 레시스트에 게이트패턴(gate pattern)을 빛에 노출(로광;露光)시키고, 이를 현상하는 공정도이다.
제5도는 제2층 레지스트를 에칭(etching)하는 동안 제1층 레지스트에 게이트패턴을 전사하는 공정도이다.
제6도는 게이트패턴의 각부(角部;corner)를 둥글게 하기 위한 레지스트 리플로(reflow)를 행하는 공정도이다.
제7도는 버섯모양(mushroom type)의 게이트전극(gate electrode)의 캡부(cap)를 형성하기 위한 제3층 레지스트를 도포하고, 로광 및 현상을 행하는 공정도이다.
제8도는 게이트금속을 중착하고, 제1층 레지스트, 제3층 레지스트 및 그위의 불필요한 금속을 들어올려 버섯모양의 게이트 전극을 형성하는 공정도이다.

Claims (4)

1) 반도체 기판 위에 제1층 절연막을 형성하는 공정; 2) 제1층 절연막 위에 게이트패턴을 형성하기 위한 제2층 레지스트를 도포하는 공정; 3) 제2층 레지스트 위에, 소정의 게이트길이의 게이트패턴을 형성하는 공정; 4) 이방성 에칭에 의해 제1층 절연막에 전기한 게이트패턴을 전사하는 공정; 및 5)버섯모양의 게이트전극을 형성하기 위한 제3층 레지스트를 도포하고, 그의 캡부를 패터닝하는 공정을 포함함을 특징으로 하는, 반도체 기판 위에 쇼트키(Schottky) 게이트전극을 갖는 반도체 장치의 제조방법.
제1항에 있어서, 상기 제1층 절연막에 전사된 게이트패턴의 각부(角部;corner)를 둥글게 하기 위하여 레지스트 리플로(reflow)를 행하는 공정을 더 포함함을 특징으로 하는 반도체 장치의 제조방법.
제1항에 있어서, 공정 1이 하기의 공정으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법: 1) 반도체 기판 위에, 질화규소막(SiNX), 산화규소막(SiO2)및 레지스트로 이루어진 군에서 선택된 1종을 포함하는 제1층 절연막을 단층 또는 다층구조로 형성하는 공정.
1)반도체 기판 위에 제1층 절연막을 형성하는 공정; 2) 제1층 절연막 위에 게이트패턴을 형성하기 위한 제2층 레지스트를 도포하는 공정; 3) 제2층 레지스트 위에, 소정의 게이트길이의 게이트패턴을 형성하는 공정; 4) 이방성 에칭에 의해 제1층 절연막에 전기한 게이트패턴을 전사하는 공정; 및 5) 포스트(post)부가 소스전극측에 접근하고 처마부(eaves)가 드레인전극측에 배설된 Γ형 게이트전극을 형성하기 위한 제3층 레지트를 도포하고, 제3층 레지스트의 드레인전극측에 변위된 처마부를 패터닝하는 공정을 포함함을 특징으로 하는, 반도체 기판 위에 쇼트키 게이트전극을 갖는 반도체 장치의 제조방법.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029368A 1994-09-12 1995-09-07 반도체 장치의 제조방법 KR100195293B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06217513A JP3077524B2 (ja) 1994-09-12 1994-09-12 半導体装置の製造方法
JP1994-217513 1994-09-12

Publications (2)

Publication Number Publication Date
KR960012550A true KR960012550A (ko) 1996-04-20
KR100195293B1 KR100195293B1 (ko) 1999-06-15

Family

ID=16705414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029368A KR100195293B1 (ko) 1994-09-12 1995-09-07 반도체 장치의 제조방법

Country Status (6)

Country Link
US (1) US5712175A (ko)
EP (1) EP0701272B1 (ko)
JP (1) JP3077524B2 (ko)
KR (1) KR100195293B1 (ko)
DE (1) DE69506646T2 (ko)
FI (1) FI110642B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
JP2780704B2 (ja) * 1996-06-14 1998-07-30 日本電気株式会社 半導体装置の製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
TW569077B (en) * 2003-05-13 2004-01-01 Univ Nat Chiao Tung Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8384115B2 (en) * 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
US8741715B2 (en) * 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
JP5521447B2 (ja) * 2009-09-07 2014-06-11 富士通株式会社 半導体装置の製造方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US11302786B2 (en) * 2019-04-04 2022-04-12 Hrl Laboratories Llc Miniature field plate T-gate and method of fabricating the same
CN113097307B (zh) * 2021-03-31 2022-07-19 浙江集迈科微电子有限公司 GaN器件结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135773A (ja) * 1983-01-24 1984-08-04 Nec Corp 半導体装置の製造方法
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
JPH0414212A (ja) * 1990-05-02 1992-01-20 Dainippon Printing Co Ltd レジストパターン形成方法
FR2663155B1 (fr) * 1990-06-12 1997-01-24 Thomson Composants Microondes Procede de realisation d'une grille de transistor.
US5147812A (en) * 1992-04-01 1992-09-15 Motorola, Inc. Fabrication method for a sub-micron geometry semiconductor device
DE4228836A1 (de) * 1992-08-29 1994-03-03 Daimler Benz Ag Selbstjustierendes Verfahren zur Herstellung von Feldeffekttransistoren
JP3082469B2 (ja) * 1992-09-22 2000-08-28 株式会社村田製作所 ゲート電極の形成方法

Also Published As

Publication number Publication date
KR100195293B1 (ko) 1999-06-15
DE69506646T2 (de) 1999-06-17
US5712175A (en) 1998-01-27
FI110642B (fi) 2003-02-28
JPH0883809A (ja) 1996-03-26
EP0701272A3 (ko) 1996-03-27
JP3077524B2 (ja) 2000-08-14
EP0701272A2 (en) 1996-03-13
FI954241A (fi) 1996-03-13
EP0701272B1 (en) 1998-12-16
FI954241A0 (fi) 1995-09-11
DE69506646D1 (de) 1999-01-28

Similar Documents

Publication Publication Date Title
KR960012550A (ko) 반도체 장치의 제조방법
KR890015050A (ko) 박막형성방법 및 액티브매트릭스 표시장치와 그 제조방법
KR970053623A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR950021347A (ko) 반도체장치의 제조방법
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
JPH059940B2 (ko)
JPS62101073A (ja) 電荷転送素子及び該素子の製造方法
KR100203296B1 (ko) 모스 트랜지스터 제조 방법
KR950021763A (ko) 박막트랜지스터 제조방법
KR930015097A (ko) 박막 트랜지스터 제조 방법
KR900015320A (ko) 트렌치 미세패턴 형성방법
KR970076028A (ko) 박막 트랜지스터 액정 디스플레이 제조 방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR960009014A (ko) 반도체 소자의 콘택 형성 방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR950025874A (ko) 반도체소자의 게이트전극 제조방법
KR970051909A (ko) 반도체 소자의 제조방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR940016742A (ko) 박막트랜지스터 및 그 게이트전극 제조방법
KR930024183A (ko) 박막 트랜지스터의 패터닝 방법
KR930006926A (ko) 반도체 메모리 소자의 캐피시터 제조방법
JPH0247869A (ja) 半導体装置の電極形成方法
KR940001283A (ko) 반도체 디바이스의 콘택 홀 제조방법
KR950021061A (ko) 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee