FI110642B - Puolijohdelaitteen valmistusmenetelmä - Google Patents
Puolijohdelaitteen valmistusmenetelmä Download PDFInfo
- Publication number
- FI110642B FI110642B FI954241A FI954241A FI110642B FI 110642 B FI110642 B FI 110642B FI 954241 A FI954241 A FI 954241A FI 954241 A FI954241 A FI 954241A FI 110642 B FI110642 B FI 110642B
- Authority
- FI
- Finland
- Prior art keywords
- layer
- forming
- lattice
- electrode
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000010894 electron beam technology Methods 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000002538 fungal effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
PUOLIJOHDELAITTEEN VALMISTUSMENETELMÄ 110642
Esillä oleva keksintö liittyy puolijohdelaitteen valmistamismenetelmään, ja tarkemmin sanottuna kenttävaikutustransistorin hilaelektrodin 5 valmistusmenetelmään.
Yleensä on tarpeellista kenttävaikutustransistorin (FET) suurtaajuusominaisuuksien parantamiseksi pienentää hilaresistanssia (Rg), lähderesistanssia (Rs) ja lähde-hila-kapasitanssia (Cgs) ja edistää transkonduktanssia (gm). Lähde-hila-kapasitanssin (Cgs) pienentämiseksi ja 10 transkonduktanssin (gm) edistämiseksi on tehokasta lyhentää hilan pituutta. Lisäksi on tehokasta saada aikaan hilan sienirakenne estämään hilaresistanssin kasvaminen lyhentämällä hilan pituutta.
Tavanomaisesti FET, johon kuuluu sienityyppinen hilaelektrodi, jonka hilan pituus on alle puolen mikrometrin luokassa, on toteutettu 15 elektronisuihkusäteilytyslaitteella (electron beam exposure device) jne.
:··: Valmistusaskeleiden yleiskatsaus on esitetty kuvissa 13 j a 14. Näissä kuvissa on suoritettu kaksivaiheinen säteilytys käyttämällä elektronisuihkua 23a ja •. ’ ·: elektronisuihkua 23b, joiden intensiteetit ovat erilaiset, jotta muodostetaan ···’ sienityyppisen hilaelektrodin 27 pylväs 27a (post) ja lakki 27b (cap) resistissä • · » 20 22, joka on elektronisuihkua varten levitetty puolijohdesubstraatin 21 pintaan. Seuraavaksi resisti 22 kehitetään, sienimuoto 23 muodostetaan .t . resistissä 22, jolle hilametalli sijoitetaan höyrystämällä, ja resisti 22 • · · .···.’ poistetaan (is lifted off), jolloin sienityyppinen hila-elektrodi 27 saadaan • I t aikaan, kuten kuvassa 14 on esitetty.
• · · • · · ' ·; ·' 25 Kuitenkin tavanomaisen elektronisuihkusäteilytyslaitteella on heikko • · tuotantonopeus (throughput) ja suuri laitehinta, ja siten tuotehinta kasvaa. Näin ollen esillä olevan keksinnön tavoitteena on saada aikaan puolijohdelaitteen valmistusmenetelmä, jolla pystytään valmistukseen 2 110642 suurella tuotantonopeudella ja suurella saannolla halpaan hintaan halvalla laitteella, kuten i-viiva-askeltimella (i-line stepper).
Toisena esillä olevan keksinnön tavoitteena on saada aikaan puolijohdelaitteen valmistusmenetelmä, jolla on parannettu perusominaisuus, 5 jolla pystytään tarkasti muodostamaan hilaelektrodi vähentämällä dimensioiden hajontaa (dispersion) tekemällä Schottky-hilaelektrodin muodostusalueeseen muodostetun eristävän kalvon ensimmäisen kerroksen paksuus likimain yhtä suureksi lähde-elektrodin ja nieluelektrodin, jotka ovat ohmisessa kontaktissa, paksuuksien kanssa.
10 Keksinnön tavoitteiden saavuttamiseksi keksinnölle on tunnusomaista se, mitä on sanottu itsenäisten patenttivaatimusten 1 ja 2 tunnusmerkkiosassa. Epäitsenäinen patenttivaatimus 3 kuvaa erästä edullista suoritusmuotoa.
Seuraavaksi kuvataan keinot ongelmien ratkaisemiseksi. Esillä olevan keksinnön ensimmäisen aspektin mukaisesti saadaan aikaan 15 puolijohdelaitteen, jolla on Schottky-hilaelektrodi puolijohdesubstraatilla, valmistusmenetelmä, johon kuuluu: 1. askel, jossa muodostetaan eristävän kalvon ensimmäinen kerros • · puolijohdesubstraatille; 2. askel, jossa toinen resistikerros hilakuvioinnin suorittamiseksi levitetään : 20 eristävän kalvon ensimmäiselle kerrokselle; 3. askel, jossa muodostetaan hilakuviointi, jolla on haluttu hilapituus, toiseen *,,.·* resistikerrokseen; 4. askel, jossa hilakuviointi siirretään (transcribe) eristävän kalvon ensimmäiseen kerrokseen anisotrooppisella syövytyksellä; : 25 5. askel, jossa levitetään kolmas resistikerros, jotta muodostetaan sienityyppinen hilaelektrodi ja kuvioidaan sen lakki.
3 110642
Esillä olevan keksinnön toisen aspektin mukaisesti saadaan aikaan ensimmäisen aspektin mukainen puolijohdelaitteen valmistusmenetelmä, jossa askel 1 koostuu seuraavasta askeleesta.
Askel, jossa muodostetaan piinitriittikalvo (SiNx), piioksidikalvo (Sio2) tai 5 yksi- tai monikerrosrakenne eristävän kalvon ensimmäiseksi kerrokseksi.
Esillä olevan keksinnön kolmannen aspektin mukaisesti saadaan aikaan puolijohdelaitteen, jolla on Schottky-hilaelektrodi puolijohdesubstraatilla, valmistusmenetelmä, johon kuuluu: 1. askel, jossa muodostetaan eristävän kalvon ensimmäinen kerros 10 puolijohdesubstraatille; 2. askel, jossa toinen resistikerros hilakuvioinnin suorittamiseksi levitetään eristävän kalvon ensimmäiselle kerrokselle; 3. askel, jossa muodostetaan hilakuviointi, jolla on haluttu hilapituus, toiseen resistikerrokseen; 15 4. askel, jossa hilakuviointi siirretään (transcribe) eristävän kalvon ensimmäiseen kerrokseen anisotrooppisella syövytyksellä; ;··: 5. askel, jossa levitetään kolmas resistikerros, jotta muodostetaan Γ- tyyppinen hilaelektrodi, jonka pylväs (post) on lähde-elektrodin puolen lähellä ja jonka räystäs on aikaan saatuna nieluelektrodin puolella, ja kuvioidaan : 20 räystäs, jota on siirretty (dislocated) nieluelektrodin puolella, kolmanteen .···. resistikerrokseen.
:: Esillä olevassa keksinnössä säteilytys suoritetaan eristävän kalvon ’ ·; · ‘ ensimmäisellä kerroksella, joka on tasoitettu, ja tämän vuoksi alle puolen mikrometrin hilaelektrodi voidaan stabiilisti muodostaa suurella • ': 25 tuotantonopeudella. Lisäksi ei ole tarpeen poistaa resistin toista kerrosta myöhemmissä askeleissa, ja siksi askeleita voidaan lyhentää ja 4 110642 valmistuskustannuksia vähentää. Sienityyppinen hilaelektrodi tai Γ-tyyppinen hilaelektrodi voidaan muodostaa yhdellä höyrypäällystyksellä (single vapor deposition), ja siten askeleita voidaan lyhentää, käytetyn materiaalin kustannuksia voidaan rajoittaa ja valmistuskustannuksia alentaa. Lisäksi 5 sienityyppisen hilaelektrodin lakki tai Γ-tyyppisen hilaelektrodin räystäs säteilytetään erikseen, ja siten lakki tai räystäs voidaan muodostaa sivuun siirrettynä (offset) hilaelektrodin pylväästä, lähteen ja hilan valista välimatkaa voidaan kaventaa samalla kun pidetään alhaisena hilaresistanssi (Rg), ja lähde-hila-kapasitanssia (Cgs) ja lähderesistanssia (Rs) voidaan pienentää.
10 LYHYT KUVAUS PIIRUSTUKSISTA
Kuva 1 esittää askelta, jossa muodostetaan ohminen elektrodi puolijohdesubstraatille, ja siinä kuvataan esillä olevan keksinnön ensimmäistä suoritusmuotoa (kuvat 1-8); kuva 2 esittää askelta, jossa muodostetaan ensimmäinen resistikerros ja tasoitetaan 15 (flattening) se; :**: kuva 3 esittää askelta, jossa muodostetaan toinen resistikerros; kuva 4 esittää askelta, jossa hilakuviointi säteilytetään toiseen ·:· resistikerrokseen ja kehitetään se; • · kuva 5 esittää askelta, jossa hilakuviointi siirretään (transcribing) 20 ensimmäiseen resistikerrokseen samalla kun toinen resistikerros syövytetään; . · · \ kuva 6 esittää askelta, jossa resisti esisulatetaan (reflowing) hilakuvioinnin kulmien pyöristämiseksi; * ; *' kuva 7 esittää askelta, jossa sienityyppisen hilaelektrodin lakin :.' · · muodostamiseksi levitetään kolmas resistikerros ja säteilytetään ja kehitetään 25 se; 5 110642 kuva 8 esittää askelta, jossa muodostetaan sienityyppinen hilaelektrodi sijoittamalla (depositing) hilametalli höyrystyksellä ja poistamalla (lifting off) ensimmäinen resist!kerros, kolmas resistikerros ja sen päällä olevat tarpeettomat metallit; 5 kuva 9 esittää askelta, jossa säteilytetään ja kehitetään hilakuviointi, jota on poikkeutettu (deviated) toisen resistikerroksen lähde-elektrodin puolella, mikä esittää esillä olevan keksinnön toista suoritusmuotoa (kuvat 9-12); kuva 10 esittää askelta, jossa toinen resistikerros syövytetään ja jossa samaan aikaan siirretään (transcribe) hilakuviointi ensimmäiseen 10 resistikerrokseen anisotrooppisen syövytysolosuhteen alaisena; kuva 11 esittää askelta, jossa levitetään kolmas resistikerros Γ-tyyppisen hilaelektrodin muodostamiseksi ja aukon, jota on siirretty (dislocated) nieluelektrodin puolella suhteessa hilakuviointiin, säteilyttämiseksi ja kehittämiseksi; 15 kuva 12 esittää askelta, jossa muodostetaan Γ -tyyppinen hilaelektrodi 7, ’ * jossa räystäs on muodostettu nieluelektrodin puolelle sijoittamalla hilametalli •; :, höyrysty ksellä ja poistamalla ensimmäinen resistikerros, kolmas resistikerros ' !* ja sen päällä olevat tarpeettomat metallit; kuva 13 esittää askelta, jossa elektronisuihkulla säteilytetään sienityyppinen hilaelektrodi elektronisuihkua /'·’ 20 varten olevassa resistissä tavanomaisessa valmistusmenetelmässä (kuvat 13 ja 14); ja kuva 14 esittää askelta, jossa muodostetaan sienityyppinen hilaelektrodi .·, : sijoittamalla hilametallointi höyrystyksellä ja poistamalla resisti.
> · ·:·: 25 6 110642
YKSITYISKOHTAINEN KUVAUS PARHAANA PIDETYISTÄ SUORITUSMUODOISTA
Esillä olevan keksinnön ensimmäisestä suoritusmuodosta annetaan selitys viitaten kuviin 1-8 seuraavasti.
5 Kuten kuvassa 1 on esitetty, numeraali 1 osoittaa puolijohdesubstraattia, ja aktivoitu kerros (ei esitetty) muodostetaan puolijohdesubstraatin 1 pinnalle. Lähde-elektrodi 2a ja nieluelektrodi 2b muodostetaan puolijohdesubstraatille 1, jolle on muodostettu aktivoitu kerros ohmiseen kontaktiin näiden väliin.
Kuten kuvassa 2 on esitetty, eristävän resistikerroksen 3 ensimmäinen 10 kerros, jonka paksuus on sama tai suurempi kuin lähde-elektrodin 2a ja nieluelektrodin 2b paksuudet, pyörityslevitetään (is spincoated) hilaelektrodin muodostusalueelle lähde-elektrodin 2a ja nieluelektrodin 2b väliin ja tasoitetaan. Lisaäksi eristävän kalvon 3 ensimmäinen kerros eristesyövytetään (is etched back) reaktiivisella ionisyövytyksellä (reactive ion 15 etching, RIE), jyrsintälaitteella jne.
Kuten kuvassa 3 on esitetty, pyörityslevitetään toinen resistikerros 4 hilan kuviointia varten. Tässä tapauksessa toisen resistikerroksen 4 paksuus on • · • ]· asetettu kalvonpaksuudeksi, joka ilmentää erinomaista säteilytysherkkyyttä i-«· · ; · *; viiva-askellinta varten. Lisaäksi, jotta vältetään ensimmäisen resistikerroksen 20 3 sekoittuminen toisen resistikerroksen 4 kanssa, eristävän kalvon 3 ensimmäiselle kerrokselle voidaan suorittaa käsittely paistamalla (baking) : korkeissa lämpötiloissa, esim. 200 Celsius-asteessa, tai CF4-plasmalla.
Kuten kuvassa 4 on esitetty, hilakuviointi 5 säteilytetään toiseen ';; ·' resistikerrokseen 4 ja kehitetään.
• » 25 Kuten kuvassa 5 on esitetty, hilakuviointi 5 siirretään eristävän kalvon 3 ensimmäiseen kerrokseen samalla kun toinen resistikerros 4 syövytetään anisotrooppisen syövytysolosuhteen alaisena. Mitä tulee syövytysolosuhteeseen, voidaan käyttää anisotrooppista syövytysta, joka 7 110642 käyttää hyväksi kasaantuvia aineita sivuseinällä. Esimerkiksi se on syövytys, jossa RIE käyttää fluorohiiliryhman kaasua.
Kuten kuvassa 6 on esitetty, suoritetaan rasistin esisulatus (kuumennus uunissa 200 Celsius-asteessa 30 minuutin ajan) eristävän kalvon 3 5 ensimmäisen kerroksen hilakuvioinnin 5 kulmien 3b pyöristämiseksi. Nämä askeleet suoritetaan, jotta vältetään irtikytkeytyminen pyöristämällä sienityyppisen hilaelektrodin osa, joka on yhteydessä sen jalustan ja lakin kanssa (mikä vastaa kulmaosia 3b, jotka tullaan muodostetaan).
Kuten kuvassa 7 on esitetty, kolmas resistikerros 6 levitetään sienityyppisen 10 hilaelektrodin lakin muodostamiseksi. Aukko 6a muodostetaan suorittamalla säteilytys ja kehittäminen. Räystäät 6b voidaan muodostaa klorobenseeni-käsittelyllä tai monikerrosresistimenetelmällä poistamisen helpottamiseksi (to facilitate lifting-off).
Kuten kuvassa 8 on esitetty, metalli sijoitetaan höyrystyksellä, ja eristävän 15 kalvon 3 ensimmäinen kerros ja kolmas resistikerros 6 ja sen päällä olevat tarpeettomasti höyrystetyt metallit poistetaan, jolloin muodostetaan • ««« . sienityyppinen hilaelektrodi 7.
M· • · · · « « *· Lisaksi ensimmäisen suoritusmuodon kuvan 2 askeleessa voidaan muodostaa ;··; piinitridikalvo (SiNx) tai piioksidikalvo (Si02), jonka paksuus on likimain sama 20 kuin lähde-elektrodin 2a ja nieluelektrodin 2b paksuudet, hilaelektrodin » I ♦ muodostusalueessa eristävän kalvon 3 ensimmäisenä kerroksena eristävän : kalvon 3 muodostuessa yksikerros- tai monikerrosrakenteesta muodostettuna • · • · · *. sellaisilla kalvonmuodostuskeinoilla kuin sputterointi, höyrystyspäällystys, , ’·, kemiallinen kaasufaasikasvatus (CVD) jne.
• · ’ 25 Seuraavaksi selitetään toista suoritusmuotoa viitaten kuviin 9-11.
*:·*: Tavallisesti lähteen ja hilan välinen välimatka tehdään usein kapeammaksi kuin nielun ja hilan välinen väli kohinaominaisuuksien parantamiseksi. Tässä tapauksessa hilaelektrodissa, jolla on sienityyppinen rakenne, sieni-tyyppisen 8 110642 hilaelektrodin lakin yhden sivun osan ja lähde-elektrodin välinen väli tulee kapeaksi, josta johtuen lähde-hila-kapasitanssia (Cgs) ei saata olla merkityksetön. Näin ollen tämä suoritusmuoto ratkaisee ongelman saamalla aikaan Γ-tyyppisen hilaelektrodin, jossa sieni-tyyppisen hilaelektrodin lakin 5 lähdepuolen osa on poistettu ja räystäs on aikaansaatuna vain nielun sivulla.
Ensimmäisessä suoritusmuodossa kuvien 1-3 kuvaamat askeleet ovat samoja kuin toisessa suoritusmuodossa, joten niitä ei selitetä ja selitys annetaan näiden jälkeisiin askeliin, ja samalla elementteihin liitetään samat merkinnät.
Kuten kuvassa 9 on esitetty, hilakuvioinnin 15 säteilytys ja kehitys 10 suoritetaan toisen resistikerroksen 4 osassa, jota on poikkeutettu lähde-elektrodin 2a suuntaan.
Kuten kuvassa 10 on esitetty, toinen resistikerros 4 on syövytetty ja samaan aikaan hilakuviointi 15 on siirretty eristävän kalvon 3 ensimmäiseen kerrokseen anisotrooppisen syövytysolosuhteen alaisena.
15 Kuten kuvassa 11 on esitetty, kolmas resistikerros 16 levitetään Γ -tyyppisen hilaelektrodin muodostamiseksi. Lisäksi aukko 16a, jota on siirretty • nieluelektrodin 2b suuntaan suhteessa hilakuviointiin 15, säteilytetään ja • · *· / kehitetään. Räystäät 16b voidaan muodostaa klorobenseeni-käsittelyllä tai l'·; monikerrosresistimenetelmällä poistamisen helpottamiseksi.
• · · • · · *«· · • * * v ; 20 Kuten kuvassa 12 on esitetty, metalli sijoitetaan höyrystyksellä. Lisäksi eristävän kalvon 3 ensimmäinen kerros ja kolmas resistikerros 16 ja sen ;..: päällä olevat tarpeettomasti höyrystetyt metallit poistetaan, jolloin muodostetaan Γ -tyyppinen hilaelektrodi 17, jolla on räystäs 17a • » » ‘* nieluelektrodin sivulla.
* · 25 Esillä olevalla keksinnöllä voidaan vakaasti muodostaa alle puolen :“i mikrometrin hilaelektrodi suurella tuotantonopeudella, koska säteilytys suoritetaan eristävän kalvon tasaisella ensimmäisellä kerroksella. Lisäksi ei ole tarpeen poistaa toista resistikerrosta myöhemmissä askelissa, ja täten 9 110642 askelia voidaan lyhentää ja valmistuskustannuksia alentaa. Lisäksi sienityyppinen hilaelektrodi tai Γ -tyyppinen hilaelektrodi voidaan muodostaa yhdellä höyrystyspäällystysaskeleella, ja täten askelia voidaan lyhentää, käytettävää materiaalia voidaan säästää ja valmistuskustannuksia alentaa.
5 Lisaksi sienityyppisen hilaelektrodin lakki tai Γ -tyyppisen hilaelektrodin räystäs säteilytetään erikseen, ja täten lähteen ja hilan välistä välimatkaa voidaan kaventaa ja lähderesistanssia (Rs) voidaan pienentää samalla kun pidetään alhaisina hilaresistanssi (Rg) ja lähde-hila-kapasitanssi (Cgs) siirtämällä sivuun lakkia tai räystästä suhteessa hilaelektrodin pylvääseen.
# 1 1« • « •«· I I t • » • 1 • I 1 • 1 » • · · » · · ·
Claims (3)
1. Menetelmä schottky-hilaelektrodin sisältävien puolijohdelaitteiden valmistamiseksi puolijohdesubstraatin pinnalle, joka menetelmä 5 käsittää vaiheet: muodostetaan ensimmäinen eristävä kalvokerros (3) puolijohdesubstraatille (1); muodostetaan tietyn halutun hilapituuden omaava hilakuvio (5) ensimmäiseen kerrokseen eristävää kalvoa (3); 10 muodostetaan kolmas kalvokerros (6) resististä; muodostetaan aukko (6a) kolmanteen kerrokseen (6) resistiä siten, että aukko (6a) sijoittuu hilakuviolle; ja muodostetaan sienimäinen hilaelektrodi (7) ja kuvioidaan sienimäisen hilaelektrodin (7) hattuosa lisäämällä hilametaliia 15 kolmannelle kerrokselle (6) resistiä ja aukkoon (6a); tunnettu siitä, että :··: lähde-elektrodi (2a) ja nieluelektrodi (2b) on muodostettu 20 puolijohdesubstraatille (1) ennen ensimmäisen kerroksen ·.*·; muodostamista, ensimmäisen kerroksen (3) ollessa muodostettu t lähde-elektrodin (2a) ja nielu-elektrodin (2b) väliin siten, että • · : ensimmäinen kerros (3), lähde-elektrodi(2a) ja nieluelektrodi • *» (2b) muodostavat tasaisen pinnan; ja vaihe hilakuvion (5) 25 muodostamiseksi sisältää seuraavat vaiheet: päällystetään toinen kerros (4) resistiä hilan kuvioimiseksi ; ’ ensimmäiselle kerrokselle (3) eristävää kalvoa; ;.i.: muodostetaan halutun hilapituuden mukainen hilakuviointi ' ·; ·' (5) toiselle kerrokselle (4) resistiä; ja 30 jäljennetään hilakuviointi (5) ensimmäiseen kerrokseen (3) ‘: ‘ ‘; eristävää filmiä anisotrooppisella etsauksella. 11 110642
2. Menetelmä schottky-hilaelektrodin sisältävien puolijohdelaitteiden valmistamiseksi puolijohdesubtraatin (1) pinnalle, joka menetelmä käsittää vaiheet: muodostetaan ensimmäinen eristävä kalvokerros (3) 5 puolijohdesubstraatille (1); muodostetaan tietyn halutun hilapituuden omaava hilakuvio (15) ensimmäiseen kerrokseen eristävää kalvoa (3); muodostetaan kolmas kalvokerros (16) resististä; muodostetaan aukko (16a) kolmanteen kerrokseen (16) resistiä 10 siten, että aukko (16a) sijoittuu hilakuviolle (15); ja muodostetaan Γ-muotoinen hilaelektrodi (17) mainittuun aukkoon (16a), jonka yhteydessä jalkaosa on lähde-elektrodin (2b) sivun läheisyydessä ja kuvioidaan räystäät (17a) siirretyiksi nieluelektrodin (2b) reunalle, 15 tunnettu siitä, että lähde-elektrodi (2a) ja nieluelektrodi (2b) on muodostettu :··: puolijohdesubstraatille (1) ennen ensimmäisen kerroksen (3) ;:· 20 muodostamista, ensimmäisen kerroksen (3) ollessa muodostettu ·*'·; lähde-elektrodin (2a) ja nieluelektrodin (2b) väliin siten, että ensimmäinen kerros (3), lähde-elektrodi(2a) ja nieluelektrodi I « :.! : (2b) muodostavat tasaisen pinnan; ja vaihe hilakuvion v : muodostamiseksi sisältää seuraavat vaiheet: 25 päällystetään toinen kerros (4) resistiä hilan kuvioimiseksi * · » * * *; ;: ensimmäiselle kerrokselle (3) eristävää kalvoa; • « muodostetaan halutun hilapituuden mukainen hilakuviointi :,!.: (15) toiselle kerrokselle (4) resistiä; ja jäljennetään hilakuviointi (15) ensimmäiseen kerrokseen (3) 30 eristävää filmiä anisotrooppisella etsauksella. » » « · · » * i2 110642
3. Menetelmä puolijohdelaitteiden valmistamiseksi patenttivaatimuksen 1 tai 2 mukaisesti, tunnettu siitä, että menetelmä sisältää vaiheen ensimmäisen kerroksen (3) muodostamiseksi puolijohdesubtraatille (1), jossa filmin materiaali on valittu seuraavasta ryhmästä: 5 piinitridifilmi (SiNx), piioksidifilmi (S1O2) ja yksikerros resistirakenne ja monikerros resistirakenne. * · r · • · ♦ · > 1 * 13 Patently 110642
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21751394 | 1994-09-12 | ||
| JP06217513A JP3077524B2 (ja) | 1994-09-12 | 1994-09-12 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI954241A0 FI954241A0 (fi) | 1995-09-11 |
| FI954241A FI954241A (fi) | 1996-03-13 |
| FI110642B true FI110642B (fi) | 2003-02-28 |
Family
ID=16705414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI954241A FI110642B (fi) | 1994-09-12 | 1995-09-11 | Puolijohdelaitteen valmistusmenetelmä |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5712175A (fi) |
| EP (1) | EP0701272B1 (fi) |
| JP (1) | JP3077524B2 (fi) |
| KR (1) | KR100195293B1 (fi) |
| DE (1) | DE69506646T2 (fi) |
| FI (1) | FI110642B (fi) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283621A (ja) * | 1996-04-10 | 1997-10-31 | Murata Mfg Co Ltd | 半導体装置のｔ型ゲート電極形成方法およびその構造 |
| JP2780704B2 (ja) * | 1996-06-14 | 1998-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| TW569077B (en) * | 2003-05-13 | 2004-01-01 | Univ Nat Chiao Tung | Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US9634191B2 (en) * | 2007-11-14 | 2017-04-25 | Cree, Inc. | Wire bond free wafer level LED |
| US8384115B2 (en) * | 2008-08-01 | 2013-02-26 | Cree, Inc. | Bond pad design for enhancing light extraction from LED chips |
| US8741715B2 (en) * | 2009-04-29 | 2014-06-03 | Cree, Inc. | Gate electrodes for millimeter-wave operation and methods of fabrication |
| JP5521447B2 (ja) | 2009-09-07 | 2014-06-11 | 富士通株式会社 | 半導体装置の製造方法 |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| USD826871S1 (en) | 2014-12-11 | 2018-08-28 | Cree, Inc. | Light emitting diode device |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
| WO2020214227A2 (en) | 2019-04-04 | 2020-10-22 | Hrl Laboratories, Llc | Miniature field plate t-gate and method of fabricating the same |
| CN113097307B (zh) * | 2021-03-31 | 2022-07-19 | 浙江集迈科微电子有限公司 | GaN器件结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135773A (ja) * | 1983-01-24 | 1984-08-04 | Nec Corp | 半導体装置の製造方法 |
| US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
| JPH0414212A (ja) * | 1990-05-02 | 1992-01-20 | Dainippon Printing Co Ltd | レジストパターン形成方法 |
| FR2663155B1 (fr) * | 1990-06-12 | 1997-01-24 | Thomson Composants Microondes | Procede de realisation d'une grille de transistor. |
| US5147812A (en) * | 1992-04-01 | 1992-09-15 | Motorola, Inc. | Fabrication method for a sub-micron geometry semiconductor device |
| DE4228836A1 (de) * | 1992-08-29 | 1994-03-03 | Daimler Benz Ag | Selbstjustierendes Verfahren zur Herstellung von Feldeffekttransistoren |
| JP3082469B2 (ja) * | 1992-09-22 | 2000-08-28 | 株式会社村田製作所 | ゲート電極の形成方法 |
-
1994
- 1994-09-12 JP JP06217513A patent/JP3077524B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-08 EP EP95112453A patent/EP0701272B1/en not_active Expired - Lifetime
- 1995-08-08 DE DE69506646T patent/DE69506646T2/de not_active Expired - Fee Related
- 1995-09-06 US US08/524,208 patent/US5712175A/en not_active Expired - Fee Related
- 1995-09-07 KR KR1019950029368A patent/KR100195293B1/ko not_active IP Right Cessation
- 1995-09-11 FI FI954241A patent/FI110642B/fi active
Also Published As
| Publication number | Publication date |
|---|---|
| EP0701272A2 (en) | 1996-03-13 |
| JPH0883809A (ja) | 1996-03-26 |
| EP0701272B1 (en) | 1998-12-16 |
| JP3077524B2 (ja) | 2000-08-14 |
| EP0701272A3 (fi) | 1996-03-27 |
| DE69506646T2 (de) | 1999-06-17 |
| DE69506646D1 (de) | 1999-01-28 |
| KR100195293B1 (ko) | 1999-06-15 |
| US5712175A (en) | 1998-01-27 |
| KR960012550A (ko) | 1996-04-20 |
| FI954241A0 (fi) | 1995-09-11 |
| FI954241A (fi) | 1996-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI110642B (fi) | Puolijohdelaitteen valmistusmenetelmä | |
| EP0801418B1 (en) | Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| US7442954B2 (en) | Organic electronic component comprising a patterned, semi-conducting functional layer and a method for producing said component | |
| US20080296562A1 (en) | Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices | |
| CN109728003B (zh) | 显示基板、显示装置和显示基板的制造方法 | |
| GB2105905A (en) | Thin film transistor and method for the manufacture thereof | |
| KR0161917B1 (ko) | 반도체소자 제조방법 | |
| US20210217783A1 (en) | Transistor arrays | |
| US6492278B2 (en) | Method of manufacturing semiconductor device | |
| US6069077A (en) | UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process | |
| JP2004200304A (ja) | 有機半導体装置およびその製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| US5725786A (en) | Durable mask and method of fabrication | |
| US7645660B2 (en) | Method for manufacturing high-stability resistors, such as high ohmic poly resistors, integrated on a semiconductor substrate | |
| JPH0713982B2 (ja) | ショットキー型電界効果トランジスタの製造方法 | |
| KR100259822B1 (ko) | 반도체 소자 제조방법 | |
| US20060105550A1 (en) | Method of depositing material on a substrate for a device | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| KR0137573B1 (ko) | 전계효과 트랜지스터의 게이트 형성방법 | |
| JPH0572746B2 (fi) | ||
| KR940002942A (ko) | 반도체 장치의 콘택 형성 방법 | |
| JPH0246463A (ja) | 半導体装置の製造方法 | |
| JPH0365893B2 (fi) |