KR970051909A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR970051909A KR970051909A KR1019950065640A KR19950065640A KR970051909A KR 970051909 A KR970051909 A KR 970051909A KR 1019950065640 A KR1019950065640 A KR 1019950065640A KR 19950065640 A KR19950065640 A KR 19950065640A KR 970051909 A KR970051909 A KR 970051909A
- Authority
- KR
- South Korea
- Prior art keywords
- junction region
- semiconductor device
- manufacturing
- region
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법을 제공하는 것으로, 고전압 트랜지스터 영역을 형성시 소스접합영역을 개방하고, 상기 접합영역의 표면을 산화시켜서 셀 스페이서 식각시 소스접합영역의 식각손상을 방지하여 누설전류 및 저항증가를 억제함으로써 소자의 수율을 향상시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 고전압 트랜지스터 영역 및 접합영역을 개방하기 위해 실리콘기판 상에 감광막을 패터닝한 반도체 소자의 평면도.
Claims (5)
- 반도체 소자의 제조방법에 있어서, 접합영역이 형성된 실리콘기판 상에 적층구조를 갖는 게이트전극을 형성한 후 그 전체 상부면에 절연막을 형성하는 단계와, 상기 단계로부터 제1감광막을 패터닝한 후 상기 접합영역 상에 형성된 절연막을 식각하는 단계와,상기 단계로부터 노출된 상기 소스접합영역의 표면에 산화공정으로 접합영역산화막을 형성하는 단계와, 상기 단계로부터 제2감광막을 패터닝한 후 상기 절연막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 접합영역 산화막은 고전압 트랜지스터 영역 상에 실리콘산화막을 형성할 때 동시에 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 실리콘산화막은 두께가 270 내지 310Å인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 접합영역 산화막은 두께가 1500 내지 2500Å인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 접합영역 산화막은 소스접합영역의 표면에 형성하여 절연막 식각시 베리어 역할을 하는 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065640A KR0172268B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065640A KR0172268B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051909A true KR970051909A (ko) | 1997-07-29 |
| KR0172268B1 KR0172268B1 (ko) | 1999-03-30 |
Family
ID=19447115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065640A KR0172268B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172268B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950065640A patent/KR0172268B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172268B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003461A (ko) | 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 | |
| KR980005441A (ko) | 반도체 소자의 제조 방법 | |
| KR970051909A (ko) | 반도체 소자의 제조방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR960005795A (ko) | 반도체소자의 콘택 제조방법 | |
| KR960001888A (ko) | 반도체소자의 콘택 제조방법 | |
| KR970052432A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR960002704A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR950025874A (ko) | 반도체소자의 게이트전극 제조방법 | |
| KR960002493A (ko) | 반도체 소자의 콘택홀 또는 비아홀간 단차완화 방법 | |
| KR960002744A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 | |
| KR960026568A (ko) | 반도체소자의 소자분리절연막 제조방법 | |
| KR970054481A (ko) | 박막 트랜지스터 제조방법 | |
| KR970054091A (ko) | 전하저장전극 형성방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR960019603A (ko) | 박막 트랜지스터의 제조방법 | |
| KR960006077A (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR970053894A (ko) | 반도체 소자의 웰 제조방법 | |
| KR960019741A (ko) | 에스램(sram) 셀 및 그 제조방법 | |
| KR960039368A (ko) | 반도체 소자의 전하저장전극의 제조방법 | |
| KR950007154A (ko) | 수직형 박막 트랜지스터 및 그 제조방법 | |
| KR940016909A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |