KR950704837A - 다이와 칩 캐리어간의 인터페이스 형성방법 (method of forming interface between die and chip carrier) - Google Patents

다이와 칩 캐리어간의 인터페이스 형성방법 (method of forming interface between die and chip carrier)

Info

Publication number
KR950704837A
KR950704837A KR1019950701989A KR19950701989A KR950704837A KR 950704837 A KR950704837 A KR 950704837A KR 1019950701989 A KR1019950701989 A KR 1019950701989A KR 19950701989 A KR19950701989 A KR 19950701989A KR 950704837 A KR950704837 A KR 950704837A
Authority
KR
South Korea
Prior art keywords
liquid
chip
chip carrier
gap
curing
Prior art date
Application number
KR1019950701989A
Other languages
English (en)
Other versions
KR100322289B1 (ko
Inventor
스웨이스 제이슨
버톤 질레오 케네스
Original Assignee
존 스미스
테쎄라, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 스미스, 테쎄라, 인코오포레이티드 filed Critical 존 스미스
Publication of KR950704837A publication Critical patent/KR950704837A/ko
Application granted granted Critical
Publication of KR100322289B1 publication Critical patent/KR100322289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

칩(10)과 칩캐리어(26)간에 인터페이스를 만드는 방법은 칩캐리어(26) 위에 일정거리로 칩(10)을 간격화하고 다음에 칩(10)과 캐리어(26) 사이의 갭 (34)에 액체(50)를 도입하는 단계를 포함하고 있다. 액체(50)는 이 액체(50)가 갭(34) 내로 도입된 후에 탄성층으로 경화되는 탄성중합체인 것이 바람직하다. 또 다른 실시예에서 칩캐리어(326)의 단자(331-34)는 평탄화되거나 또는 그렇지 않으면 기판(380)과 세트된 수직 위치로 단자(331-34)를 변형함으로써 수직으로 위치하게 되고 다음에 칩캐리어(326)와 칩(310)사이에서 액체(350)를 경화시키게 된다.

Description

다이와 칩 캐리어간의 인터페이스 형성방법 ( METHOD OF FORMING INTERFACE BETWEEN DIE AND CHIP CARRIER)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 집적회로 칩의 부분에 결합되는 본 발명의 부분의 사시도이다. 제2도는 몇 개의 집적회로 칩에 결합되는 본 발명의 몇몇 장치와 테이프 부분의 평면도이다. 제3도는 시험을 위해 집적회로칩에 결합되는 본 발명의 리드선의 단면도이다.

Claims (34)

  1. 칩캐리어(26)와 칩(10) 사이에 갭(34)을 만들기 위해 상기 칩(10) 위에 소정거리로 칩케이어(26)를 배치하는 단계와, 액체(50)가 상기 칩캐리어(26)와 상기 칩(10) 사이에 배치되도록 상기 갭(34)내로 상기 액체(50)를 도입하는 단계를 포함한 것을 특징으로 한는 반도체칩(10)용 탑재구조물을 형성하는 방법.
  2. 제1항에 있어서, 상기 액체(50)는 경화가능한 탄성중합체인 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 액체가 상기 갭(34)내로 도입되어 상기 갭(34)에 탄성층을 형성한후 상기 액체(50)를 경화시키는 단계를 추가로 포함한 것을 특징으로 한는 방법.
  4. 제3항에 있어서, 상기 경화단계는 상기 액체(50)쪽으로 방사에너지를 전달함으로써, 상기 액체(50)를 경화 시키는 단계를 포함한 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 도입단계는 상기 칩캐리어(26)의 외측에지(52)로 상기 액체(50)를 운반하는 단계를 포함하고, 상기 경화단계는 상기 칩캐리어의 외측에지(52)에서 상기 방사에너지에 노출된 액체(50)를 경화시키는 단계를 포함한 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 방사에너지에 의해 경화되지 않은 어느 액체(50)를 열적으로 경화시키기 위해 열을 가하는 단계를 추가로 포함한 것을 특징으로 하는 방법.
  7. 제3항에 있어서 상기 경화단계는 상기 액체(50)을 가열하는 단계를 포함한 것을 특징으로 하는 방법.
  8. 제7항에 있어서 상기 가열 단계는 상기 액체(50)를 약 100℃ 내지 150℃로 가열하는 단계를 포함한 것을 특징으로 하는 방법.
  9. 제3항에 있어서, 상기 경화단계는 상기 액체(50)가 상기 재료의 반응에 의해 경화되도록 상기 도입단계동안 또는 바로 전에 상기 액체(50)를 형성하기 위해 복수의 상호반응성 재료를 혼합하는 단계를 포함한 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 액체(50)는 상기 혼합단계 후에 가열되는 것을 특징으로 하는 방법.
  11. 제3항에 있어서, 상기 칩 캐리어(26)의 외측 에지에 도달할 수 있는 충분한 양의 액체(50)가 도입 됐을 때 상기 도입단계를 중지시키는 단계를 추가로 포함한 것을 특징으로 하는 방법.
  12. 제3항에 있어서, 상기 도입단계 이후 또는 그 동안 상기 칩캐리어(26)의 상기 외측에지(52)로 상기 액체(50)를 운반하는 단계를 추가로 포함한 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상가 운반단계는 메니스커스(59)가 상기 갭내에서 상기 액체(50)를 유지하도록 상기 칩캐리어(26)의 외측에지(52)로부터 상기 칩(10)의 외측에지(54)로 상기 메니스커스(59)를 형성하는 상기 액체(50)를 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 상기 운반단계는 표면습윤을 통해 상기 액체(50)를 상기 칩캐리어(26)의 상기 외측에지(52)로 운반하는 단계를 포함한 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 상기 도입단계는 여압 주입에 의해 상기 갭(34)내에 여압된 양의 액체(50)를 도입하는 단계를 포함한 것을 특징으로 하는 방법.
  16. 제12항에 있어서, 몰드를 상기 칩캐리어(26)의 외측 에지(52) 바로 인접하게끔 배치시킴으로써 상기 칩캐리어(26)의 상기 외측에지(52) 너머로 상기 액체(50)가 지나가는 것을 방지하는 단계를 추가로 포함한 것을 특징으로 하는 방법.
  17. 제12항에 있어서, 상기 칩캐리어(226)의 외부(252)로부터 공간을 둔 거리에 몰드(260)를 배치하고 상기 공간을 둔 거리내에 상기 액체(250)를 도입함으로써 상기 칩캐리어(226)와 칩(210)의 외측에지(252)를 캡슐화 하는 단계를 포함한 것을 특징으로 하는 방법.
  18. 제3항에 있어서, 상기 도입단계는 상기 칩캐리어(26)의 외측에지(52)에 의해 정의되는 바와 같이 상기 칩캐리어(26)의 거의 중앙에 배치된 개구(32)를 통해 상기 갭(34)내로 상기 액체(50)를 도입하는 단계를 포함한 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 도입단계는 상기 갭(34)에 상기 액체(50)를 도입하기 위해 상기 개구(32)를 통해니들(46)을 삽입하는 단계를 포함한 것을 특징으로 하는 방법.
  20. 제3항에 있어서 상기 갭(34)의 소정거리는 약 5-9 mils것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 갭(34)의 소정거리는 약 7mil인 것을 특징으로 하는 방법.
  22. 리드(29) 및 상기 리드(29)와 전기 접속하는 단자(30)를 갖는 칩캐리어(26)와 칩(10)사이에 탄성중합층을 형성하는 방법에 있어서, 상기 칩캐리어(26)와 상기 칩(10) 사이에 갭(34)을 만들기 위해 상기 칩(10)위에 소정거리에 상기 칩캐리어(26)를 배치하는 단계와; 상기 리드(29)를 상기 칩(10)에 본딩하는 단계와; 액체 탄성중합체(50)가 상기 칩캐리어(26)와 상기 칩(10) 사이에 배치되도록 상기액체 탄성중합체(50)를 상기 갭(34)내에 도입하는 단계와; 상기 액체 탄성중합체(50)가 상기 갭(34)에 도입된 후에 상기 액체 탄성중합체(50)를 경화시키느 단계를 포함한 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 리드(29)는 상기 경화단계가 시작될 때 상기 액체 탄성중합체(50)와 접촉하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 리드(29)는 상기 경화단계가 시작될 때 상기 액체 탄성중합체(50)에 의해 둘러싸이는 것을 특징으로 하는 벙법.
  25. 제22항에 있어서, 상기 칩캐리어(26)는 상기 단자(30)와 주변부(44)를 지탱하는 중앙부(27)를 갖는 지지구조물과; 상기 중앙부(27)로부터 상기 주변부(44)로 초기에 연장되는 상기 리드(29)를 구비하고, 상기 배치 단계는 상기 지지구조물의 상기 중앙부(27)가 상기 칩(10)위에 놓여지도록 상기 주벼부(44)를 지지하는 단계를 포함하고, 상기 본딩단계는 상기 주변부(44)로부터 상기 리드(29)를 분리하고 상기 칩(10)에 상기 리드(29)를 접속시키는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 본딩단계는 우선 상기 주변부(44)에 상기 리드(29)를 접속한 다음, 상기 리드(29)를 일부 상기 칩(10)에 다른 리드(29)의 일부는 상기 주변부(44)에 접속하고 최종적으로 상기 리드(29)를 상기 칩(10)에 접속함으로써 상기지지 구조물의 상기 중앙부(27)가 상기 칩(10)위에서 지지되도록 상기리드(29)를 연속적으로 분리하는 단계를 포함하는 것을 특징으로 하는 방법.
  27. 제22항에 있어서, 상기 경화단계는 초기 경화 단계에서 상기 액채(350)를 부분적으로 경화시킨 다음 최종적으로 상기 부분적으로 경화된 액체(350)를 경화시키는 단계를 포함하고, 상기 방법은 상기 초기 경화단계 이후와 상기 경화단계 전에 미리 선택 수직 위치로 상기 단자(331-34)를 배치시키는 단계를 추가로 포함한 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 상기 배치단계는 기판(380)의 아래쪽으로 상기 단자(331-34)를 내리미는 단계를 포함한 것을 특징으로 하는 방법.
  29. 제22항에 있어서, 상기 갭(34)내로의 상기 액체(350)의 도입으로 인해 상기단자(331-34)가 상기 기판(380)에 대해 위쪽으로 힘을 받도록 상기 도입 단계에 앞서 기판(380)을 상기 단자에 인접하게끔 배치시킴으로써 상기 단자(331-34)의 상기 수직 위치를 제어하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  30. 플렉시블한 칩캐리어층(328)의 한쪽에 복수에 복수의 단자(331-333)를 위치시키는 방법에 있어서, 상기 칩캐리어(328)와 칩(310) 사이에 가유동 재료(350)의 부분 경화된 층을 배치시키는 단계와; 가유동 재료(350)층이 플랙시블층(328) 아래에 배치되고 상기 단자(331-34)가 상기 가유동 재료(350)의 상기 층(328)에서 떨어져 상기 플렉시블층(328)으로부터 위로 연장되도록 상기 단자(331-34)의 팁이 상기 몰딩 기판(380)의 형상과 실질적으로 같은 모양이 되는 표면의 윤곽을 한정할 때 까지 몰딩기판(380으로 상기 칩(310)쪽으로 단자(331-34)를 미는 단계와; 상기 단자(331-34)가 상기 표면을 한정하는 동안 상기 미는 단계가 끝난 후에 상기 가유동 재료(350) 층을 경화시키는 단계를 포함한 것을 특징으로 하는 방법.
  31. 제30항에 있어서, 상기 가유동 재료(350)는 상기 경화단계 동안 탄성중합체를 형성하는 것을 특징으로 하는 방법.
  32. 제31항에 있어서, 상기 가유동 재료(350)는 부분적으로 경화되어지지만 상기 미는 단계에 앞서 가유동 상태를 유지하는 것을 특징으로 하는 방법.
  33. 제30항에 있어서, 상기 몰딩 기판은 평면(380)이고, 상기 단자(331-34)에 의해 한정 되고 표면은 평면이 되는 것을 특징으로 하는 방법.
  34. 제33항에 있어서 상기 배치단계는 상기 플렉시블층(328)과 상기 칩(310) 사이에 갭(34)을 만들기 위해 상기 칩(310) 위에 일정거리로 상기 플렉시블층(328)을 배치하는 단계와; 액체 탄성 중합체(350)가 상기 플렉시블층(328)과 상기 칩(310) 사이에 배치되도록 액체 탄성중합체(350)를 상기 갭(34)에 도입하는 단계와; 부분적으로 경화되었지만 흐를 수 있는 탄성중합체(350)을 만들기 위해 상기 액체 탄성중합체(350)를 부분적으로 경화시키는 단계를 포함한 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950701989A 1993-09-20 1994-08-05 다이와칩캐리어간의인터페이스형성방법 KR100322289B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/123,882 US5477611A (en) 1993-09-20 1993-09-20 Method of forming interface between die and chip carrier
US08/123882 1993-09-20
PCT/US1994/008812 WO1995008856A1 (en) 1993-09-20 1994-08-05 Method of forming interface between die and chip carrier

Publications (2)

Publication Number Publication Date
KR950704837A true KR950704837A (ko) 1995-11-20
KR100322289B1 KR100322289B1 (ko) 2002-06-20

Family

ID=22411468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950701989A KR100322289B1 (ko) 1993-09-20 1994-08-05 다이와칩캐리어간의인터페이스형성방법

Country Status (6)

Country Link
US (1) US5477611A (ko)
EP (1) EP0674814A4 (ko)
JP (1) JPH08504063A (ko)
KR (1) KR100322289B1 (ko)
AU (1) AU7481194A (ko)
WO (1) WO1995008856A1 (ko)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
JP3151219B2 (ja) * 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
KR0153387B1 (ko) * 1993-12-16 1998-12-01 가네꼬 히사시 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
CN1103179C (zh) 1995-09-18 2003-03-12 德塞拉股份有限公司 微电子连接元件以及包含该元件的组件
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
CA2198305A1 (en) * 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
CN1124644C (zh) 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
US6482673B2 (en) 1996-10-17 2002-11-19 Seiko Epson Corporation Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate
JP3584470B2 (ja) * 1996-10-22 2004-11-04 セイコーエプソン株式会社 フィルムキャリアテープの製造方法及び半導体装置の製造方法
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR100306937B1 (ko) * 1996-12-04 2001-12-17 모기 준이치 수지 밀폐형 반도체 장치 및 그의 제조 방법
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
EP1427016A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board mounted with the same
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
US7714235B1 (en) * 1997-05-06 2010-05-11 Formfactor, Inc. Lithographically defined microelectronic contact structures
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US5889321A (en) * 1997-06-17 1999-03-30 International Business Machines Corporation Stiffeners with improved adhesion to flexible substrates
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6333565B1 (en) 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
KR100302594B1 (ko) * 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE19908474C2 (de) * 1999-02-26 2001-02-15 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht
JP3846550B2 (ja) 1999-03-16 2006-11-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6602740B1 (en) * 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
FR2805639B1 (fr) * 2000-02-29 2002-05-24 Schlumberger Systems & Service Procede de fixation d'un module a un corps de carte
DE10016135A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Gehäusebaugruppe für ein elektronisches Bauteil
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6698092B2 (en) * 2001-10-31 2004-03-02 Hewlett-Packard Development Company, L.P. Methods and systems for forming a die package
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
JP4200758B2 (ja) * 2002-12-26 2008-12-24 株式会社日立ハイテクノロジーズ パネルの樹脂塗布方法、ディスプレイ用パネルの製造方法及び樹脂塗布装置
US7087465B2 (en) * 2003-12-15 2006-08-08 Philips Lumileds Lighting Company, Llc Method of packaging a semiconductor light emitting device
US7201583B2 (en) * 2003-12-31 2007-04-10 Intel Corporation Three-dimensional flexible interposer
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
WO2006091793A1 (en) * 2005-02-25 2006-08-31 Tessera, Inc. Microelectronic assemblies having compliancy
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US9347987B2 (en) * 2009-11-06 2016-05-24 Intel Corporation Direct liquid-contact micro-channel heat transfer devices, methods of temperature control for semiconductive devices, and processes of forming same
US9704818B1 (en) 2016-07-06 2017-07-11 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1397181A (en) * 1973-01-16 1975-06-11 Lucas Electrical Co Ltd Film circuit assemblies
DE2413935A1 (de) * 1974-03-20 1975-10-16 Schering Ag 4-(polyalkoxy-phenyl)-2-pyrrolidone
US4017495A (en) * 1975-10-23 1977-04-12 Bell Telephone Laboratories, Incorporated Encapsulation of integrated circuits
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4163072A (en) * 1977-06-07 1979-07-31 Bell Telephone Laboratories, Incorporated Encapsulation of circuits
JPS5674951A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Semiconductor device
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
JPS6076149A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ
JPS6195539A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体装置およびその製造方法
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPS6353939A (ja) * 1986-08-25 1988-03-08 Hitachi Ltd 電子装置およびその製造方法
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US4953173A (en) * 1987-08-08 1990-08-28 Kabushiki Kaisha Toshiba Semiconductor device
US5130781A (en) * 1988-04-15 1992-07-14 Ibm Corporation Dam for lead encapsulation
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2949969B2 (ja) * 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps

Also Published As

Publication number Publication date
US5477611A (en) 1995-12-26
KR100322289B1 (ko) 2002-06-20
EP0674814A4 (en) 1998-02-25
EP0674814A1 (en) 1995-10-04
JPH08504063A (ja) 1996-04-30
WO1995008856A1 (en) 1995-03-30
AU7481194A (en) 1995-04-10

Similar Documents

Publication Publication Date Title
KR950704837A (ko) 다이와 칩 캐리어간의 인터페이스 형성방법 (method of forming interface between die and chip carrier)
US6329220B1 (en) Packages for semiconductor die
US5918746A (en) Carrier frame used for circuit boards
KR100214555B1 (ko) 반도체 패키지의 제조방법
US4999319A (en) Method of manufacturing semiconductor device having package structure
KR20190017684A (ko) 수지 성형품의 반송 기구, 수지 성형 장치 및 수지 성형품의 제조 방법
TW544879B (en) Mold cleaning sheet and method of producing semiconductor devices using the same
US4778641A (en) Method of molding a pin grid array package
JP2001176902A (ja) 樹脂封止方法
JPS6447058A (en) Package for semiconductor device
JPS6258655B2 (ko)
JP2835329B2 (ja) 半導体素子の封止方法
EP0496078B1 (en) A mold for manufacturing plastics integrated circuits incorporating a heat sink
KR20100075715A (ko) 볼 주입 방법 및 장치
EP0480197A1 (en) A method for manufacturing plastics IC packages incorporating a heat sink
KR100214553B1 (ko) 버텀 리드 패키지의 제조 방법
KR200213531Y1 (ko) 반도체 제조장비의 히터블럭
KR0138295Y1 (ko) 하이핀 패키지용 수지기판 몰딩장치
JP2822678B2 (ja) 樹脂封止形電子部品の製造方法
JPS63177429A (ja) 半導体部品の封止方法
JPS59105342A (ja) 半導体素子の封止方法
JPH11274193A (ja) 樹脂封止成形金型，樹脂封止成形装置，樹脂封止半導体装置の製造方法，および樹脂封止半導体装置
JPH04364765A (ja) 半導体装置
JPS54149582A (en) Manufacture of resin-sealed semiconductor device
KR19990059036A (ko) 반도체 패키지 제조용 와이어 본딩 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 13

EXPY Expiration of term