JPH08504063A - ダイとチップキャリヤとの間にインターフェースを形成する方法 - Google Patents

ダイとチップキャリヤとの間にインターフェースを形成する方法

Info

Publication number
JPH08504063A
JPH08504063A JP7509750A JP50975094A JPH08504063A JP H08504063 A JPH08504063 A JP H08504063A JP 7509750 A JP7509750 A JP 7509750A JP 50975094 A JP50975094 A JP 50975094A JP H08504063 A JPH08504063 A JP H08504063A
Authority
JP
Japan
Prior art keywords
liquid
chip
chip carrier
terminals
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7509750A
Other languages
English (en)
Inventor
スヴァイス,ジェイスン
ギレオ,ケネス・バートン
Original Assignee
テセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ,インコーポレイテッド filed Critical テセラ,インコーポレイテッド
Publication of JPH08504063A publication Critical patent/JPH08504063A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54Providing fillings in containers, e.g. gas fillings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 チップ(10)とチップキャリヤ(26)との間にインターフェースを形成する方法は、チップキャリヤ(26)の上方の所定距離にチップ(10)を離隔して配置し、次いで、液体(50)をチップ(10)とキャリヤ(26)との間のギャップ(34)に導入する。好ましくは、液体(50)は、ギャップ(50)への導入後は弾性層に硬化するエラストマである。別の好ましい実施例においては、チップキャリヤ(326)の端子(331−34)は共面化され、あるいは端子(331−34)をプレート(380)とともに所定の垂直位置に変位し、次いで、チップキャリヤ(326)とチップ(310)との間で液体(350)を硬化することにより垂直に配置される。

Description

【発明の詳細な説明】 ダイとチップキャリヤとの間にインターフェースを形成する方法技術分野 本発明は、半導体チップの装着と接続の分野に関するものであり、より詳細に は、装着構造体を形成する方法に関する。発明の背景 半導体チップ集成体を構成する場合には、種々の構成素子の幾つかの間にエラ ストマ材料を配置するのが望ましいことが判明している。例えば、アイ・カンド ロス(I.Khandros)およびティー・ディステファノ(T.Distefano)により(19 91年9月24日付で出願された)PCT/US91/06920号に開示され ている構造体の幾つかにおいては、チップキャリヤが、リードと端子列とを有す るフレキシブルな誘電体層を有するように構成されている。本明細書においては 、この出願を引用してその説明に代える。このチップキャリヤは、半導体チップ または「ダイ」("die")に固着されている。エラストマ材料は、チップとチップ キャリヤのフレキシブルな誘電体層との間に配置される。チップキャリヤとエラ ストマ材料は、「インターポーザ」("interposer")とも呼ばれる。チップキャリ ヤのリードは、キャリヤの端子がチップの接点に電気的に接続されるようにチッ プに結合される。次に、構造体全体を、回路板またはチップハウジングのような 基体に取着することができる。チップキャリヤの端子は、基体の接点に電気的に 接続される。エラストマ層が個々の端子に弾性を付与することにより、各端子は 試験の際および最後の集成の際のトレランスに適応することができるように、必 要に応じて動くことができる。 これまで使用されてきた幾つかの構成においては、エラストマ層は、剥離ライ ナにシリコーンゴム樹脂を注型し、硬化することにより形成されていた。次に、 追加の樹脂を硬化されたシートの各側に被着し、この別の樹脂を部分硬化し、得 られた粘着性の接着面を使用して、弾性層をチップおよびチップキャリヤに結合 していた。このように取着を行なった後に、構造体全体を加熱して完全に硬化さ せていた。 この方法は有効ではあるが、一層の改良が所望されている。構成素子はサイズ が小さく、このようなサイズの小さい構成素子を取り扱うことができる器具を必 要とする。また、チップキャリヤとダイがエラストマ層に固着されるときに空気 が取り込まれる場合がある。取り込まれた空気は、欠陥となる、従って、かかる 取り込みを防止するための手段を講じなければならない。これは、コストの上昇 を招く。 従って、更なる改良が所望される。発明の概要 本発明は、これらの要望に対処するものである。本発明の一の実施例によれば 、半導体チップの装着構造体を形成する方法が提供されており、この方法は、チ ップキャリヤをチップの上方の所定距離に配置してチップキャリヤとチップとの 間にギャップを形成する工程と、液体をギャップに導入して液体をチップキャリ ヤとチップとの間に配置する工程とを備える。 好ましくは、液体は、硬化性エラストマであり、本発明の方法は、液体をギャ ップに導入した後に液体を硬化することによりギャップに弾性層を形成する工程 を更に備える。硬化工程は、輻射エネルギを液体に向けて伝送することにより液 体を硬化するものである。 液体は、チップキャリヤの外縁部に搬送することができ、硬化工程は、チップ キャリヤの外縁部で輻射エネルギに曝される液体を硬化する。更に、熱を加えて 、輻射エネルギによっては硬化されなかった液体を熱硬化することことができる 。 あるいは、硬化工程は、液体を約100℃乃至150℃)好ましくは約120 ℃にすることによるなどして液体を加熱することができる。また、硬化工程は、 複数の相互に反応性のある材料を混合して導入工程の際にあるいは導入工程の直 前に液体を形成し、この液体を材料の反応により硬化させることもできる。所望 の場合には、液体は混合工程の後に加熱することができる。 好ましくは、液体の導入は、チップキャリヤの縁部に達するのに十分な量の液 体が導入されたときに止める。本発明の方法は、液体を導入する工程の後にある いは該工程の際にチップキャリヤの縁部に液体を搬送する工程を含む。搬送工程 は、メニスカスをチップキャリヤの外縁部からチップの外縁部へ形成して、メニ スカスにおける表面張力により液体をギャップ内に保持するのが望ましい。液体 は、表面湿潤(surface wetting)によりチップキャリヤの外縁部に搬送されるの が望ましい。 本発明の方法は更に、加圧注入(pressurized injection)により所定量の液体 をギャップに導入する工程を含むことができる。更に、型をチップキャリヤの外 縁部にすぐ隣接して配置することにより、液体がチップキャリヤの外縁部を越え て進むのを防止することができる。あるいは、チップとチップキャリヤの外縁部 は、モールドをチップキャリヤの外縁部から所定の距離離隔して配置し、液体を この離隔した距離に亘って満たすことができるようにすることにより、液体によ り封止することができる。 液体は、チップキャリヤの略中央に配設された孔を介してチップとチップキャ リヤとの間のギャップに導入することができる。ニードルを孔に挿通して、液体 をギャップに導入する。 本発明の別の観点においては、チップとチップキャリヤとの間にエラストマ層 を形成する方法が提供されている。チップキャリヤは、縁部と、リードと、リー ドに電気的に接続する端子とを有する。この方法は、チップの上方の所定の距離 にチップキャリヤを配置してチップキャリヤとチップとの間にギャップを形成す る工程と、リードをチップに結合する工程とを有する。望ましくは結合工程の後 に、液体エラストマをギャップに導人し、液体エラストマをチップキャリヤとチ ップとの間に配置するとともに、液体エラストマがギャップに導入された後に液 体エラストマを硬化する。 好ましくは、リードは硬化工程が開始するときに液体エラストマと接触し、リ ードは硬化工程が開始したときに液体エラストマにより封止される。 望ましくは、チップキャリヤは、中央部と周辺部とを有する支持構造体を備え 、リードは当初は支持構造体の中央部から周辺部へ延びる。チップキャリヤをチ ップの上方へ配置する工程は、中央部がリードによりチップの上方に支持される ように支持構造体の周辺部を支持する工程を含むことができる。更に、結合工程 は、リードを周辺部から取り外し、チップに接続する工程を含む。好ましくは、 この結合工程は、先づリードを周辺部に接続し、次いでリードの幾つかをチップ に接続するとともにリードの残りをリードフレームに接続し、最後にリードをチ ップに接続することにより、中央部がチップの上方に支持されるように行なわれ る。 液体は、最初の硬化工程において部分硬化させることができる。端子は、最初 の硬化工程に所定の垂直方向の位置に変位され、最後に、液体が硬化される。端 子を変位する場合には、端子をプレートとともに下方へ押す。一方、端子は、導 入工程の前にプレートを端子に隣接して配置することにより上下方向に配置する ことかでき、ギャップへの液体の導入をもって端子をプレートに抗して上方へ付 勢する。 本発明の別の好ましい観点においては、複数の端子をフレキシブルなチップキ ャリヤ層の一方の側に配置する方法が提供されている。この方法は、一部硬化さ れたエラストマ材料のような流動性(flowable)材料の層をチップキャリヤ層とチ ップとの間に配置して、流動性の層をフレキシブルな層の下に配置するとともに 、端子を流動性の層から離れてフレキシブルな層から上方へ延びるように配置す る工程を含むことができる。次に、端子の先端が成形プレートの形状に略適合す る面を画成するまで成形プレートとともにチップヘ向けて押す。この方法におい ては、流動性材料は、フレキシブルな層の動きに適合するように流動する。最後 に、押し工程後に、好ましくは、端子が表面を画成しているときに、流動性の層 を硬化させる。 好ましくは、成形プレートは、端子により画成される面が平坦となるように、 平坦である。 フレキシブルな層を配置する工程は、フレキシブルな層をチップの上方の所定 の距離に配置してフレキシブルな層とチップとの間にギャップを形成する工程と 、液体エラストマをギャップに導入して液体エラストマをフレキシブルな層とチ ップとの間に配置する工程と、液体エラストマを部分硬化させて部分硬化したエ ラストマ層を形成する工程とを含む。あるいは、部分硬化はしたが依然として流 動性のあるエラストマ層を先づ被着し、チップキャリヤ層をこの部分硬化した層 の上に被着することもできる。図面の簡単な説明 図1は、本発明の一の実施例に係る方法の一の工程にある構成素子を示す概略 断面図である。 図2は、図1と同じ工程にある構成素子を示す概略平面図である。 図3は、図1および図2に示す工程の後の工程にある構成素子を示す概略断面 図である。 図4は、図1乃至図3の工程の後の工程にある構成素子を示す概略断面図であ る。 図5は、図1乃至図4の工程の後の工程にある構成素子を示す概略断面図であ る。 図6は、本発明の別の実施例に係る方法の一の工程にある構成素子を示す部分 概略断面図である。 図7は、本発明の更に別の実施例に係る方法の一の工程にある構成素子を示す 部分概略断面図である。 図8は、本発明の更に別の実施例に係る方法の一の工程にある構成素子を示す 部分概略断面図である。発明を実施するための最良の形態 図1および図2は、チップキャリヤとチップとの間にインターフェースを形成 する一の方法の初期の段階を示す。チップ即ちダイ10が、支持構造体12の頂 部側に載置されている。支持構造体は、移動するレセプタクル、コンベヤベルト などをはじめとする比較的剛性のある面とすることができる。 理解を容易にするために、本明細書においては、方向は、チップ10の頂部側 20を基準に説明される。即ち、「上方」または「から上方へ延びる」("rislng from")なる方向は、チップの頂面20と直交しかつ該頂面から離れる方法を云 うものである。「下方」なる方向は、チップの頂面20と直交しかつ上方向とは 反対の方向を云うものである。基準位置の「上方」なる語は、基準位置から上方 の位置を云い、基準位置の「下方」なる語は基準位置から下方にある位置を云う ものである。個々の素子の「頂部」("top")とは、素子の上方へ最も遠く延びる 部分を云い、素子の「底部」("bottom")とは下方へ最も遠く延びる素子の部分を 云うものである。 チップ10の頂部側20に配置されているのは接点14である。これらの接点 は、集積回路チップに多く見受けられるタイプのものである。 支持ブロック12の頂面13にはまた、リードフレーム支持体16が配置され ている。フレーム支持体16はチップ10を包囲し、フレーム支持体16の頂部 18はチップ10の頂部20よりも高く配置されている。望ましくは、支持体1 6の頂部18は、チップ10の頂部20よりも約0.12mm乃至約0.22m m、最も好ましくは約0.18mm高くなっている。好ましくは、フレーム支持 体16はチップ10を包囲する単一の開放した矩形部材であり、フレーム支持体 は左側部22と右側部24とを有している。 フレーム支持体16の頂部18には、チップキャリヤ26が保持されている。 チップキャリヤ26は、支持構造体即ち誘電体層28と、リード29と、端子3 0とを有している。誘電体層即ち支持構造体28は、ポリイミドのような薄いシ ート状のフレキシブルな材料である。誘電体層28は、中央部27と周辺部44 とを有し、中央部27と周辺部44との間を延ひるスロット45か配設されてい る。中央部27は、スロット45を画成する外縁部52を有している。周辺部4 4は、支持体16の頂部18を覆っている。周辺部44は、支持体16の適宜の 装置(図示せず)によりクランプされている。周辺部は、多数のチップキャリヤ を組み込んだ連続テープの一部として形成することができる。誘電体層28の頂 部には、高純度の柔らかい金のような導電材料から形成された端子30の列であ る。 端子30は、細いワイヤ即ちリード29に電気的に接続され、リード29は誘 電体層の底部に取着されている。リード29は、誘電体層の中央部27の外縁部 を越えて延び、層の周辺部44に解放自在に接続されている。図示の特定の解放 自在即ち取り外し自在の接続構造においては、各リードは、誘電体層の中央部2 7の外縁部と周辺部44との接続部との間に、脆弱部36を有している。リード と周辺部との間の解放自在の接続部は他の任意の形態とすることができる。脆弱 部を有する解放自在の接続部を備えたリードは、1992年7月24日付で出願 された同時係属の米国特許出願第07/919,772号(以下、「’772出 願」と云う)に記載の構造体の幾つかに開示されており、本明細書においては、 この出願を引用してその説明に代える。取り外し自在の接続部を有する他の構造 体が、同日付で出願された、発明の名称が「半導体接続構成素子および解放自在 のリード支持部とバス構造体とを有する方法」の同時に係属する、同じ譲受け人 に譲渡されたディステファノ等の発明に係る出願に開示されている。本明細書に おいては、この出願を引用してその説明に代える。 かくして、チップキャリヤ26は、フレーム支持体16の左側と右側(22と 24)の橋渡しをしている。支持構造体即ち誘電体層28の中央部27は、フレ ーム支持体16を覆う誘電体層の周辺部44にリード29を接続することにより チップ10の上方に支持されている。チップキャリヤの支持構造体の中央部27 の外縁部52は、チップ10の外縁部54と略平行しているが、わずかに内向き に延びている。リード支持フレーム16の頂部18はチップ10の頂部20より も高くなるように形成されているので、チップキャリヤ26はチップ10の上方 の所定の距離即ち高さに保持され、ギャップ34を形成する。ギャップ34の高 さは約0.12mm乃至0.22mm好ましくは約0.18mmであるのが望ま しい。チップキャリヤ26の中央に配設されているのは、ギャップ34と連通す る小さな孔32である。孔32の直径は約0.25mm乃至数ミリメートルであ るのが望ましく、約3mmであるのが好ましい。 チップ集成体が図1および図2に示すように初期の段階に置かれてから、リー ド29は図3に示すように、チップ10の接点パッド14に結合される。上記し た’772出願に開示されているようなツール42がリード29の脆弱部36を 把持する。ツール42は、リード29を下方へ押すと同時に、リードの脆弱部3 6を壊してリード29の端部40を保持する。ツール42は、端部40を接点パ ッド14へ向けて動かすことにより、リードを接点パッド14に結合する。好ま しくは、ツール42は、リードを接点パッドの方向へ単に向けるのではなく、端 部40が下方へ動かされるにつれて支持構造体の中央部に向けて端部40を動か すことによりリード29を「S」字状に曲げる。「S」字状のリードの例が、同 日付で出願され、発明の名称が「成形されたリード構造および方法」("Shaped L ead Structure and Method")であり、ケネス・ジレオ(Kenneth Gilleo)等の発明 に係る、同じ譲受人に譲渡された同時係属の米国特許出願に記載の構造体の幾つ かに開示されている。本明細書においては、この出願を引用してその説明に代え る。 リード29は、極く少数のリード29、好ましくは1つだけのリードが所定の 間(ま)をもって周辺部44から分離されるように、周辺部44から連続的に取 り外される。従って、リード29は、リードの全てを同時に結合するのではなく 、接点14に徐々に結合される。このように徐々に接続されるので、支持構造体 即ち誘電体層28の中央部27はチップ10の上方に所定を距離を保持する。チ ップキャリヤの誘電体層の中央部27は、接点パッド14に結合されたリードに よりまたは周辺部44に接続された状態にあるリードにより支持される。実際に 、接点14に対するリードの接続部の「S」字形状は、チップキャリヤ26をチ ップ10の上方に支持するのに極めて有効である。従って、全てのリードが周辺 部44から分離されることになり、チップキャリヤ26の中央部は接点パッド1 4に対するリード29の接続部により全体が支持される。 図4は、リードがチップ10に結合された後に行なわれるギャップ34への液 体の注入を示す。細い中空の針46の一端が、孔32を介してギャップ34に挿 入される。好ましくは、針は30ゲージである。針46の他端は、シリコーンゴ ムのような硬化性エラストマであるのが好ましい液体の供給源に接続されている 。動作においては、液体源48は、液体エラストマ50をギャップ領域34に入 れるのに十分な圧力を印加する。 次に、液体エラストマは、チップキャリヤの中央部27の外縁部52とチップ 10の外縁部54に搬送される。本発明は特定の操作理論に限定されるものでは ないが、液体はチップおよびチップキャリヤの中央部に対する液体の毛管状の関 係により外縁部へ搬送されるのが好ましい。例えば、液体エラストマ50の表面 張力は、液体が導入されたときにチップとチップキャリヤの表面に沿って拡がる ように十分に低くすべきである。即ち、液体は、チップキャリヤとチップの双方 を湿潤にすべきである。ギャップ34に面する表面をこのように湿潤にすること により、液体はギャップを介して孔32から離れかつチップおよびチップキャリ ヤの外縁部へ向けて拡がる。この動きは、図4において流れの方向56により示 されている。相対的な表面張力により、液体の進行縁部とチップおよびチップキ ャリヤとの間の接触角が、液体が流れるときに保持される。更に、液体が表面を 湿潤にする動作により、液体は針46から「引張り」出され、液体源における圧 力は、液体をギャップに供給するのに実質上必要とされない。しかしながら、液 体の幾分かを針から引き出し、ギャップ34に面する表面に接触させるために、 最初は、幾分かの圧力を印加しなければならない。更に、液体が粘性を有する場 合には、ある程度の圧力を印加することにより、圧力が印加されない場合よりも 一層迅速にキャビティを満たすことができる。 図5に示すように、液体は、チップキャリヤおよびチップの縁部に到達するま で、チップ10の頂部20に沿っておよび誘電体層28の底部に沿って流れ続け る。液体50の進行縁部の表面張力により、液体は、はっきりした縁部に遭遇し たときに方向56の動きを止める。かくして、液体エラストマ50は、ギャップ 34を完全に充填し、チップ10の外縁部54で停止する。更に、液体は、チッ プキャリヤの中央部27の外縁部52で停止しようとする。 液体の表面は、チップおよびチップキャリヤの中央部の外縁部54と52との 間にメニスカス59を形成する。表面張力は、液体50がチップまたはチップキ ャリヤの境界を越えて進むのを抑制する。液体エラストマはまた、チップとチッ プキャリヤの外縁部に到達すると、リード59と接点パッド40を封入する。液 体がこれらの縁部に達すると、針46はギャップ34から引き出される。 ギャップ34への液体の導入は、本質的に、自動調節により行なわれる。表面 を湿潤にしようとする液体の動作は、液体がチップとチップキャリヤの縁部に到 達すると終了する。湿潤化が停止すると、更なる液体が針46から引き出される のが阻止される。 液体50がチップおよびチップキャリヤの縁部に流れると、液体は硬化してエ ラストマ層を形成する。例えば、一の硬化方法は、チップキャリヤ26、エラス トマ50およびチップ10の全体に熱エネルギを印加することにより液体を重合 する工程を含むことができる。例えば、触媒化シリコーン樹脂からなる弾性液体 エラストマの場合には、140℃を10分間保持することによりエラストマ材料 は十分に硬化されるものである。本明細書においては、「硬化された」("harden ed")素子とは、容器とは独立した形状を保持する素子を意味するものと理解され るべきである。従って、エラストマが「硬化される」と、弾性特性を保持するも のとなる。 エラストマ層50が硬化すると、集成体は完成する。チップキャリヤ26は該 チップキャリヤとチップ10との間にエラストマ材料50の層を有するので、端 子30に十分な程度の弾性を提供する。かかる弾性は、幾つかの端子の頂部即ち 先端が他の端子の先端よりも高い場合に特に有利である。例えば、理想的に平坦 な接点を有する試験プローブまたは基体が、種々の高さの端子を有するチップキ ャリヤに載置されると、エラストマ層50の弾性により、端子の全ては、端子の 高さに拘らず、対応するプローブの接点と接触することができるようになる。即 ち、高い方の端子は、端子の全てがプローブの接点と接触するまで下方へ押され る。 エラストマ層を形成するこの方法は、エラストマとチップキャリヤまたはチッ プとの間に空気を取り込むことがないという点で特に有利である。本発明の方法 においては、液体エラストマの外方への流れにより気泡の形成が阻止される。 更に、液体エラストマは、形状の如何に拘らず、チップ10およびチップキャ リヤの形状およびサイズに順応する。 本発明は、上記した好ましい実施例に加え、実施において数多くの修正を行な うことができる。例えば、湿潤を利用する代わりに、ギャップ34を充填し、か つ液体エラストマ50がチップキャリヤとチップの外縁部へ向けて流れるように する別の方法を使用することができる。特に、加圧注入により、所定量の液体エ ラストマをギャップに導入することにより、液体エラストマを、構成素子の相対 的な表面張力と関係なしにチップとチップキャリヤの外縁部へ向けて押すように することができる。メニスカス59はギャップへの液体の導入とともに拡がるの で、ギャップに注入することができる液体の量に大きな余裕を与えることができ る。加圧注入が行なわれる場合には、液体が、針と誘電体層との間のギャップを 通過するのを阻止することができる何らかの手段を含むのが好ましい。例えば、 針に環状のゴムシールを配設することにより、注入の際にギャップを閉止するこ とができる。 エラストマが集成体の縁部を越えて進むのを防止するのに液体の表面張力を利 用する代わりに、型を使用して液体を所定の位置に保持することができる。例え ば、図6に示すように、誘電体層(図示せず)の周辺部からリード229を分離 した後に周辺部と支持体を除去し、型260で置き換える。型260の内側の縁 部259は、チップ210の外側縁部254に直接当接するものとなる。液体エ ラストマかチップキャリヤ226とチップ210との間のギャップに付勢される と、液体エラストマ250は型260の内側縁部259に到達する。メニスカス がチップキャリヤの外縁部と型の頂部との間に形成され、液体が型からこぼれる のを阻止する。エラストマ材料250の外縁部はこのように画定されるので、エ ラストマは型の所定の位置で硬化され、次いで、型260が取り外される。エラ ストマは、このようにして硬化された状態になると、型内にあるときに有する形 状を保持する。 所望の場合には、チップとチップキャリヤの外縁部は、型が構成素子から離隔 した距離に配置された場合にエラストマにより封止することができる。即ち、液 体は付勢されて、チップとチップキャリヤの縁部からこぼれ、チップキャリヤと 型との間のギャップに入る。その後、液体は硬化し、型が取り除かれる。かくし て、エラストマは、集成体の側部を封止する。 液体エラストマがチップキャリヤとチップとの間のギャップにあるときに、該 液体エラストマを硬化させるのに、種々の方法を利用することができる。例えば 、エラストマは、紫外線のような輻射エネルギにより硬化することができる液体 エラストマとすることができる。チップキャリヤ、エラストマおよびチップから なる集成体全体に輻射エネルギを照射することかできる。エネルギに曝された液 体エラストマの部分、即ち、メニスカス(図5)は硬化する。液体エラストマの 他の部分は、チップキャリヤ26とチップ10によりエネルギから遮断され、従 って、未硬化状態にされる。しかしなから、液体の未硬化の部分は、硬化したメ ニスカス59、チップキャリヤ26およびチップ10により包まれる。従って、 エラストマ50の未硬化の部分は、集成体全体を加熱するような他の手段により その後硬化させることができる。 硬化方法は、液体の組成の関数とすることができる。例えば、熱の存在下でエ ラストマを硬化させるのが所望される場合には、互いに反応性のある2つの材料 を予め混合して液体エラストマを形成し、組成物全体を熱の存在下で時間をかけ て、しかしながら著しく迅速に硬化させることができる。また、エラストマは、 ギャップへの注入直前に混合される著しく反応性のある材料から形成することが できる。これらの材料は、現場で素早く反応し、更なる硬化方法を必要とするこ となく所定の場所で硬化される。即ち、計量、混合および分配のこの組み合わせ は、低圧反応性射出成形(RIM)の形態をとるものである。所望の場合には、 集成体は、エラストマがチップキャリヤとチップの縁部に到達した直後に加熱す ることができ、かくして、エラストマを硬化するのに要する全時間を短縮するこ とができる。 上記したように、エラストマ層の弾性により、端子の垂直方向の動きは、試験 および/または最終集成の際に端子の異なる高さに対応することができる。本発 明の更に別の実施例においては、端子の高さは、試験または最終集成の前に等し くすることができる。即ち、図7に示すように、端子331−334は、誘電体 層328に固定されたときに高さが異なったものとすることができる(図7およ び図8の尺度は理解を容易にするために対応するものとはなっていない)。液体 エラストマ350は、上記した方法のいずれかのようにして、誘電体層328と チップ310との間のギャップに導入される。しかしながら、誘電体層328と チップ310との間にエラストマを導入した後にエラストマを直ちに硬化するの ではなく、この材料を極く部分的に硬化する即ち「B段階にする」("B-staged") のである。これにより材料は、ゲルのような準液体(quasiliquid)状態に置かれ る。ゲル即ち準液体状態においては、材料は外力を印加すると流れて、永続的な 変形を行なうが、自重では流れないのが望ましい。次に、図8に示すように、平 坦なプレート380が端子331−334の先端を下方に押すことにより、33 1および334のような背の高い方の端子がチップ310へ向けて押され、変形 自在の流動性エラストマ350に押し込まれる。プレート380は、全ての端子 331−334の全てがプレートと接触するまで下方に押し続ける。次に、エラ ストマ350は硬化し、プレート380は端子との接触を保持する。この時点で 、プレート380は取り外すことができ、端子331−334の先端は、このよ うにして硬化されたエラストマ350によりその状態を保持する。従って、端子 の先端は、共面化される(planarized)が、エラストマ層に対して弾性作用を行な うことができる。当然のことであるか、プレート380を押し下げる代わりに、 集成体全体を固定プレートヘ向けて押し上げるようにすることも可能である。 端子の高さが非共面をなすのが好ましい場合には、端子の高さを設定するのに 、非平面形状のプレートを使用することができる。即ち、端子の先端は、「共面 化」されるのではなく、実質上任意の形状の表面領域を画成するように一層全体 的に「垂直化させる」("vertlcalize")ことができる。チップキャリヤの外縁部 に近接している方の端子がチップキャリヤの中心に近接している方の端子よりも 高く位置することが所望される場合には、凹面状のプレートを使用して、外側端 子を内側端子よりも垂直方向に高く配置することができる。 部分硬化されたエラストマ350が所定の位置にあるときに端子を押し下げる 代わりに、液体が導入される前にプレート380を端子と接触させることができ る。即ち、プレート380を先づ、最も高い端子331および334と接触させ る。次に、加圧された液体をギャップに導入し、液体の圧力を使用して誘電体層 を押し下げるとともに、短い方の端子を固定板に向けて押し上げる。端子は、プ レートの表面に到達すると、プレートに向かって動くのを停止し、プレートを取 り除くと、端子の垂直方向の位置はプレートの形状を保持する。 更に、液体を加圧下で導入しかつプレートを押し下げる代わりに、液体の表面 張力を、端子をプレートに対して共面化するのに十分なものにすることができる 。誘電体層が十分にフレキシブルである場合には、液体の表面張力は、液体と誘 電体層を外側の力のない半球状に変形させようとする。プレートをチップキャリ ヤのすぐ上に配置し、次いで液体を導入することにより、液体は依然として半球 状に膨張しようとするが、チップキャリヤのすぐ上にプレートが存在することに より停止される(図8参照)。従って、液体は半球状になろうとして、チップキ ャリヤを平坦な隣接するプレートに抗して押すことにより、端子を共面化させる 。 本発明に従って端子を共面化するためには、液体をギャップヘ導入することは 必要とされない。例えば、部分硬化されたエラストマの予備成形シートをチップ とチップキャリヤとの間に配置し、次いで、端子を成形プレートとともに垂直方 向に配置し、最後に、部分硬化したエラストマを硬化即ちB段階とする。この方 法は、チップとチップキャリヤとの間に液体を導入することによりエラストマ層 を形成するという独特の利点はもたないが、本発明に従って端子を共面化すると いう利点を保持する。 本明細書において本発明を特定の実施例に関して説明したが、これらの実施例 は、本発明の技術的思想と実施とを単に例示するものと理解すべきである。従っ て、これら実施例に関して数多くの修正を行なうことができるとともに、請求の 範囲に記載の本発明の精神と範囲とから逸脱することなく他の構成を採用するこ とができるものである。産業上の利用可能性 半導体チップ集成体のような電子集成体の製造に有用である。
【手続補正書】特許法第184条の7第1項 【提出日】1995年1月5日 【補正内容】 請求の範囲 1.半導体チップ(10)の装着構造体を形成する方法において、 頂面および底面と、前記頂面に配設された端子(30)と、該端子に電気的に 接続されたリード(29)とを有するフレキシブルなチップキャリヤ(26)を 提供する工程と、 前記チップ(10)の上方の所定距離にチップキャリヤ(26)を配置して前 記チップキャリヤ(26)と前記チップ(10)との間にギャップ(34)を形 成する工程を備え、前記底面は前記チップに面しており、更に 前記リードを前記チップに結合する工程と、 前記ギャップ(34)に液体(50)を導入して前記液体(50)を前記チッ プキャリヤ(26)と前記チップ(10)との間に配置する工程とを備えること を特徴とする半導体チップの装着構造体形成方法。 2.前記液体(50)は硬化性エラストマであることを特徴とする請求の範囲第 1項に記載の方法。 3.前記液体(50)を前記ギャップ(34)に導入した後に前記液体(50) を硬化することにより前記ギャップ(34)に弾性層を形成して、前記端子(3 0)を前記チップに対してフレキシブルに配置する工程を更に備えることを特徴 とする請求の範囲第2項に記載の方法。 4.前記硬化工程は前記液体(50)に向けて輻射エネルギを伝送することによ り前記液体(50)を硬化することを特徴とする請求の範囲第3項に記載の方法 。 5.前記導入工程は、前記チップキャリヤ(26)の外縁部(52)に前記液体 (50)を搬送する工程を有し、前記硬化工程は前記チップキャリヤの外縁部( 52)において前記輻射エネルギに曝される液体(50)を硬化する工程を含む ことを特徴とする請求の範囲第4項に記載の方法。 6.熱を印加することにより前記輻射エネルギによっては硬化しなかった液体( 50)を熱硬化させる工程を更に備えることを特徴とする請求の範囲第5項に記 載の方法。 7.前記硬化工程は前記液体(50)を加熱することを特徴とする請求の範囲第 3項に記載の方法。 8.前記加熱工程は前記液体(50)を約100℃乃至150℃にする工程を含 むことを特徴とする請求の範囲第7項に記載の方法。 9.前記硬化工程は前記導入工程の際にまたは直前に複数の互いに反応性のある 材料を混合して前記液体(50)を形成することにより前記液体が前記材料の反 応により硬化することを特徴とする請求の範囲第3項に記載の方法。 10.前記液体(50)は前記混合工程後に加熱されることを特徴とする請求の 範囲第9項に記載の方法。 11.前記チップキャリヤ(26)の前記外縁部(52)に到達するのに十分な 量の液体(50)か導入されたときに前記導入工程を止める工程を更に備えるこ とを特徴とする請求の範囲第3項に記載の方法。 12.前記導入工程の後または該工程の際に前記液体(50)を前記チップキャ リヤ(26)の前記外縁(52)に搬送する工程を更に備えることを特徴とする 請求の範囲第3項に記載の方法。 13.前記搬送工程は前記液体(50)が前記チップキャリヤ(26)の前記外 縁部(52)から前記チップ(10)の前記外縁部(54)へメニスカス(59 )を形成し、該メニスカス(59)により前記ギャップ内に前記液体(50)が 保持されることを特徴とする請求の範囲第12項に記載の方法。 14.前記搬送工程は前記液体(50)を表面湿潤により前記チップキャリヤ( 26)の前記外縁部(52)へ搬送することを特徴とする請求の範囲第13項に 記載の方法。 15.前記導入工程は所定量の液体(50)を加圧注入により前記ギャップ(3 4)に導入することを特徴とする請求の範囲第12項に記載の方法。 16.前記チップキャリヤ(26)の前記外縁部(52)にすぐ隣接して型を配 置することにより前記チップキャリヤ(26)の前記外縁部を越えて移動するの を防止する工程を更に備えることを特徴とする請求の範囲第12項に記載の方法 。 17.前記チップキャリヤ(226)の前記外縁部(252)から離隔して型( 260)を配置することにより前記チップキャリヤ(226)とチップ(210 )の前記外縁部(252)を封止するとともに、前記液体を前記離隔した距離に 亘って導入する工程を更に備えることを特徴とする請求の範囲第12項に記載の 方法。 18.前記導入工程は前記チップキャリヤの前記外縁部(52)により画成され るチップキャリヤ(26)の略中央に配設された孔(32)を介して前記ギャッ プ(34)に前記液体(50)を導入することを特徴とする請求の範囲第3項に 記載の方法。 19.前記導入工程は針(46)を前記孔(32)に挿通して前記液体(50) を前記ギャップ(34)に導入することを特徴とする請求の範囲第18項に記載 の方法。 20.前記ギャップ(34)の前記所定の距離は約0.1乃至0.2mm(約5 乃至9ミル)であることを特徴とする請求の範囲第3項に記載の方法。 21.前記ギャップ(34)の前記所定の距離は約0.18mm(約7ミル)で あることを特徴とする請求の範囲第20項に記載の方法。 22.チップ(10)と、頂面および底面、前記頂面に配設された端子(30) 並びにリード(29)に電気的に接続されたリード(29)を有するチップキャ リヤ(26)との間にエラストマ層を形成する方法において、 前記チップ(10)の上方の所定距離に前記チップキャリヤ(26)を配置す ることにより前記キャリヤ(26)と前記チップ(10)との間にギャップ(3 4)を形成する工程を備え、前記チップキャリヤの前記底面は前記チップに面し ており、更に 前記リード(29)を前記チップ(10)に結合する工程と、 液体エラストマ(50)を前記ギャップ(34)に導入して前記液体エラスト マ(50)を前記チップキャリヤ(26)と前記チップ(10)との間に配置す る工程と、 前記液体エラストマ(50)を前記ギャップ(34)に導入した後に前記液体 エラストマ(50)を硬化する工程とを備えることを特徴とするエラストマ層の 形成方法。 23.前記リード(29)は前記硬化工程が始まるときには前記液体エラストマ (50)と接触していることを特徴とする請求の範囲第22項に記載の方法。 24.前記リード(29)は前記硬化工程が始まるときには前記液体エラストマ (50)により包まれていることを特徴とする請求の範囲第23項に記載の方法 。 25.前記チップキャリヤ(26)は前記端子(30)を担持する中央部と周辺 部とを有する支持構造体を備え、前記リード(29)は前記中央部(27)から 前記周辺部(44)へ最初は延びており、前記配置工程は前記支持構造体の前記 中央部(27)が前記チップ(10)の上方に位置するように前記周辺部(44 )を支持する工程を有し、前記結合工程は前記リード(29)を前記周辺部(4 4)から取り外すとともに前記リード(29)を前記チップ(10)に接続する 工程を有することを特徴とする請求の範囲第22項に記載の方法。 26.前記結合工程は前記リード(29)を前記周辺部(44)に接続し、次い で前記リード(29)の幾つかを前記チップ(10)に接続するとともに他のリ ード(10)の幾つかを前記周辺部(44)に接続し、最後に前記リード(29 )を前記チップ(10)に接続することにより前記支持構造体の前記中心部(2 7)を前記チップ(10)の上方に先づ支持するように前記リード(29)を連 続的に取り外すことを特徴とする請求の範囲第25項に記載の方法。 27.前記硬化工程は、初期硬化工程において前記液体(350)を部分硬化す る工程と、前記部分硬化した液体(350)を最終的に硬化させる工程とを含み 、 前記方法は前記初期硬化工程の後でかつ前記硬化工程の前に前記端子(331 −34)を所定の垂直位置に変位させる工程を更に備えることを特徴とする請求 の範囲第22項に記載の方法。 28.前記変位工程は前記端子(331−34)をプレート(380)とともに 押し下げることを特徴とする請求の範囲第27項に記載の方法。 29.前記導入工程の前にプレート(380)を前記端子に隣接して配置するこ とにより前記端子(331−34)の前記垂直位置を制御することにより前記ギ ャップ(34)内への前記液体(350)の導入をもって前記端子(331−3 4)を前記プレート(380)に抗して上方へ付勢する工程を更に備えることを 特徴とする請求の範囲第22項に記載の方法。 30.複数の端子(331−333)をフレキシブルなチップキャリヤ層(32 8)の一方の側に配置する方法において、 流動性材料(350)からなる部分硬化した層を前記チップキャリヤ層(32 8)とチップ(310)との間に配置して前記流動材料(350)の層を前記フ レキシブルな層(328)の下方に配置するとともに、前記端子(331−34 )が前記流動性材料(350)の前記層(328)から離隔して前記フレキシブ ルな層(328)から上方に延びるようにする工程と、 前記端子(331−34)の先端が成形プレート(380)の形状に実質上順 応する表面を画成するまで前記端子(331−34)を成形プレート(380) とともに前記チップ(310)へ向けて押す工程と、 前記端子(331−34)が前記表面を画成している際に前記押し工程の後に 前記流動性材料(350)の層を硬化する工程とを備えることを特徴とする端子 配置方法。 31.前記流動性材料(350)は前記硬化工程の際にエラストマを形成するこ とを特徴とする請求の範囲第30項に記載の方法。 32.前記流動性材料(350)は前記押し工程の前に部分硬化するが流動性を 保持していることを特徴とする請求の範囲第31項に記載の方法。 33.前記成形プレートは平坦であり、前記端子(331−34)により画定さ れる前記表面は平坦であることを特徴とする請求の範囲第30項に記載の方法。 34.前記配置工程は前記チップ(310)の上方の所定の距離に前記フレキシ ブルな層(328)を配置して前記フレキシブルな層(328)と前記チップ( 310)との間にギャップ(34)を形成する工程と、 前記ギャップ(34)に液体エラストマを導入して前記液体エラストマ(35 0)を前記フレキシブルな層(328)と前記チップ(310)との間に配置す る工程と、 前記液体エラストマ(350)を部分硬化して部分硬化したが流動性のあるエ ラストマ層(350)を形成する工程を有することを特徴とする請求の範囲第3 3項に記載の方法。

Claims (1)

  1. 【特許請求の範囲】 1.半導体チップ(10)の装着構造体を形成する方法において、 前記チップ(10)の上方の所定距離にチップキャリヤ(26)を配置して前 記チップキャリヤ(26)と前記チップ(10)との間にギャップ(34)を形 成する工程と、 前記ギャップ(34)に液体(50)を導入して前記液体(50)を前記チッ プキャリヤ(26)と前記チップ(10)との間に配置する工程とを備えること を特徴とする半導体チップの装着構造体形成方法。 2.前記液体(50)は硬化性エラストマであることを特徴とする請求の範囲第 1項に記載の方法。 3.前記液体(50)を前記ギャップ(34)に導入した後に前記液体(50) を硬化することにより前記ギャップ(34)に弾性層を形成する工程を更に備え ることを特徴とする請求の範囲第2項に記載の方法。 4.前記硬化工程は前記液体(50)に向けて輻射エネルギを伝送することによ り前記液体(50)を硬化することを特徴とする請求の範囲第3項に記載の方法 。 5.前記導入工程は、前記チップキャリヤ(26)の外縁部(52)に前記液体 (50)を搬送する工程を有し、前記硬化工程は前記チップキャリヤの外縁部( 52)において前記輻射エネルギに曝される液体(50)を硬化する工程を含む ことを特徴とする請求の範囲第4項に記載の方法。 6.熱を印加することにより前記輻射エネルギによっては硬化しなかった液体( 50)を熱硬化させる工程を更に備えることを特徴とする請求の範囲第5項に記 載の方法。 7.前記硬化工程は前記液体(50)を加熱することを特徴とする請求の範囲第 3項に記載の方法。 8.前記加熱工程は前記液体(50)を約100℃乃至150℃にする工程を含 むことを特徴とする請求の範囲第7項に記載の方法。 9.前記硬化工程は前記導入工程の際にまたは直前に複数の互いに反応性のある 材料を混合して前記液体(50)を形成することにより前記液体が前記材料の反 応により硬化することを特徴とする請求の範囲第3項に記載の方法。 10.前記液体(50)は前記混合工程後に加熱されることを特徴とする請求の 範囲第9項に記載の方法。 11.前記チップキャリヤ(26)の外縁部(52)に到達するのに十分な量の 液体(50)が導入されたときに前記導入工程を止める工程を更に備えることを 特徴とする請求の範囲第3項に記載の方法。 12.前記導入工程の後または該工程の際に前記液体(50)を前記チップキャ リヤ(26)の前記外縁(52)に搬送する工程を更に備えることを特徴とする 請求の範囲第3項に記載の方法。 13.前記搬送工程は前記液体(50)が前記チップキャリヤ(26)の前記外 縁部(52)から前記チップ(10)の前記外縁部(54)へメニスカス(59 )を形成し、該メニスカス(59)により前記ギャップ内に前記液体(50)が 保持されることを特徴とする請求の範囲第12項に記載の方法。 14.前記搬送工程は前記液体(50)を表面湿潤により前記チップキャリヤ( 26)の前記外縁部(52)へ搬送することを特徴とする請求の範囲第13項に 記載の方法。 15.前記導入工程は所定量の液体(50)を加圧注入により前記ギャップ(3 4)に導入することを特徴とする請求の範囲第12項に記載の方法。 16.前記チップキャリヤ(26)の前記外縁部(52)にすぐ隣接して型を配 置することにより前記チップキャリヤ(26)の前記外縁部を越えて移動するの を防止する工程を更に備えることを特徴とする請求の範囲第12項に記載の方法 。 17.前記チップキャリヤ(226)の前記外縁部(252)から離隔して型( 260)を配置することにより前記チップキャリヤ(226)とチップ(210 )の前記外縁部(252)を封止するとともに、前記液体を前記離隔した距離に 亘って導入する工程を更に備えることを特徴とする請求の範囲第12項に記載の 方法。 18.前記導入工程は前記チップキャリヤの前記外縁部(52)により画成され るチップキャリヤ(26)の略中央に配設された孔(32)を介して前記ギャッ プ(34)に前記液体(50)を導入することを特徴とする請求の範囲第3項に 記載の方法。 19.前記導入工程は針(46)を前記孔(32)に挿通して前記液体(50) を前記ギャップ(34)に導入することを特徴とする請求の範囲第18項に記載 の方法。 20.前記ギャップ(34)の前記所定の距離は約0.1乃至0.2mm(約5 乃至9ミル)であることを特徴とする請求の範囲第3項に記載の方法。 21.前記ギャップ(34)の前記所定の距離は約0.18mm(約7ミル)で あることを特徴とする請求の範囲第20項に記載の方法。 22.チップ(10)とリード(29)および該リード(29)に電気的に接続 する端子(30)を有するチップキャリヤ(26)との間にエラストマ層を形成 する方法において、 前記チップ(10)の上方の所定距離に前記チップキャリヤ(26)を配置す ることにより前記キャリヤ(26)と前記チップ(10)との間にギャップ(3 4)を形成する工程と、 前記リード(29)を前記チップ(10)に結合する工程と、 液体エラストマ(50)を前記ギャップ(34)に導入して前記液体エラスト マ(50)を前記チップキャリヤ(26)と前記チップ(10)との間に配置す る工程と、 前記液体エラストマ(50)を前記ギャップ(34)に導入した後に前記液体 エラストマ(50)を硬化する工程とを備えることを特徴とするエラストマ層の 形成方法。 23.前記リード(29)は前記硬化工程が始まるときには前記液体エラストマ (50)と接触していることを特徴とする請求の範囲第22項に記載の方法。 24.前記リード(29)は前記硬化工程が始まるときには前記液体エラストマ (50)により包まれていることを特徴とする請求の範囲第23項に記載の方法 。 25.前記チップキャリヤ(26)は前記端子(30)を担持する中央部と周辺 部とを有する支持構造体を備え、前記リード(29)は前記中央部(27)から 前記周辺部(44)へ最初は延びており、前記配置工程は前記支持構造体の前記 中央部(27)が前記チップ(10)の上方に位置するように前記周辺部(44 )を支持する工程を有し、前記結合工程は前記リード(29)を前記周辺部(4 4)から取り外すとともに前記リード(29)を前記チップ(10)に接続する 工程を有することを特徴とする請求の範囲第22項に記載の方法。 26.前記結合工程は前記リード(29)を前記周辺部(44)に接続し、次い で前記リード(29)の幾つかを前記チップ(10)に接続するとともに他のリ ード(10)の幾つかを前記周辺部(44)に接続し、最後に前記リード(29 )を前記チップ(10)に接続することにより前記支持構造体の前記中心部(2 7)を前記チップ(10)の上方に先づ支持するように前記リード(29)を連 続的に取り外すことを特徴とする請求の範囲第25項に記載の方法。 27.前記硬化工程は、初期硬化工程において前記液体(350)を部分硬化す る工程と、前記部分硬化した液体(350)を最終的に硬化させる工程とを含み 、 前記方法は前記初期硬化工程の後でかつ前記硬化工程の前に前記端子(331 −34)を所定の垂直位置に変位させる工程を更に備えることを特徴とする請求 の範囲第22項に記載の方法。 28.前記変位工程は前記端子(331−34)をプレート(380)とともに 押し下げることを特徴とする請求の範囲第27項に記載の方法。 29.前記導入工程の前にプレート(380)を前記端子に隣接して配置するこ とにより前記端子(331−34)の前記垂直位置を制御することにより前記ギ ャップ(34)内への前記液体(350)の導入をもって前記端子(331−3 4)を前記プレート(380)に抗して上方へ付勢する工程を更に備えることを 特徴とする請求の範囲第22項に記載の方法。 30.複数の端子(331−333)をフレキシブルなチップキャリヤ層(32 8)の一方の側に配置する方法において、 流動性材料(350)からなる部分硬化した層を前記チップキャリヤ層(32 8)とチップ(310)との間に配置して前記流動材料(350)の層を前記フ レキシブルな層(328)の下方に配置するとともに、前記端子(331−34 )が前記流動性材料(350)の前記層(328)から離隔して前記フレキシブ ルな層(328)から上方に延びるようにする工程と、 前記端子(331−34)の先端が成形プレート(380)の形状に実質上順 応する表面を画成するまで前記端子(331−34)を成形プレート(380) とともに前記チップ(310)へ向けて押す工程と、 前記端子(331−34)が前記表面を画成している際に前記押し工程の後に 前記流動性材料(350)の層を硬化する工程とを備えることを特徴とする端子 配置方法。 31.前記流動性材料(350)は前記硬化工程の際にエラストマを形成するこ とを特徴とする請求の範囲第30項に記載の方法。 32.前記流動性材料(350)は前記押し工程の前に部分硬化するが流動性を 保持していることを特徴とする請求の範囲第31項に記載の方法。 33.前記成形プレートは平坦であり、前記端子(331−34)により画定さ れる前記表面は平坦であることを特徴とする請求の範囲第30項に記載の方法。 34.前記配置工程は前記チップ(310)の上方の所定の距離に前記フレキシ ブルな層(328)を配置して前記フレキシブルな層(328)と前記チップ( 310)との間にギャップ(34)を形成する工程と、 前記ギャップ(34)に液体エラストマを導入して前記液体エラストマ(35 0)を前記フレキシブルな層(328)と前記チップ(310)との間に配置す る工程と、 前記液体エラストマ(350)を部分硬化して部分硬化したが流動性のあるエ ラストマ層(350)を形成する工程を有することを特徴とする請求の範囲第3 3項に記載の方法。
JP7509750A 1993-09-20 1994-08-05 ダイとチップキャリヤとの間にインターフェースを形成する方法 Pending JPH08504063A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/123,882 1993-09-20
US08/123,882 US5477611A (en) 1993-09-20 1993-09-20 Method of forming interface between die and chip carrier
PCT/US1994/008812 WO1995008856A1 (en) 1993-09-20 1994-08-05 Method of forming interface between die and chip carrier

Publications (1)

Publication Number Publication Date
JPH08504063A true JPH08504063A (ja) 1996-04-30

Family

ID=22411468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7509750A Pending JPH08504063A (ja) 1993-09-20 1994-08-05 ダイとチップキャリヤとの間にインターフェースを形成する方法

Country Status (6)

Country Link
US (1) US5477611A (ja)
EP (1) EP0674814A4 (ja)
JP (1) JPH08504063A (ja)
KR (1) KR100322289B1 (ja)
AU (1) AU7481194A (ja)
WO (1) WO1995008856A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056041A1 (en) * 1997-06-06 1998-12-10 Matsushita Electronics Corporation Semiconductor device and method for manufacturing the same
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JP3151219B2 (ja) * 1992-07-24 2001-04-03 テツセラ,インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
KR0153387B1 (ko) * 1993-12-16 1998-12-01 가네꼬 히사시 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
JP3807508B2 (ja) 1995-09-18 2006-08-09 テセラ,インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
CA2198305A1 (en) * 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
US6482673B2 (en) 1996-10-17 2002-11-19 Seiko Epson Corporation Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate
CN1124644C (zh) 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
SG165145A1 (en) * 1996-10-22 2010-10-28 Seiko Epson Corp Film carrier tape
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
DE69830883T2 (de) 1997-03-10 2006-04-20 Seiko Epson Corp. Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
US7714235B1 (en) * 1997-05-06 2010-05-11 Formfactor, Inc. Lithographically defined microelectronic contact structures
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US5889321A (en) * 1997-06-17 1999-03-30 International Business Machines Corporation Stiffeners with improved adhesion to flexible substrates
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
JP3753218B2 (ja) 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
KR100302594B1 (ko) 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE19908474C2 (de) * 1999-02-26 2001-02-15 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht
JP3846550B2 (ja) 1999-03-16 2006-11-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6602740B1 (en) * 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
FR2805639B1 (fr) * 2000-02-29 2002-05-24 Schlumberger Systems & Service Procede de fixation d'un module a un corps de carte
DE10016135A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Gehäusebaugruppe für ein elektronisches Bauteil
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6698092B2 (en) * 2001-10-31 2004-03-02 Hewlett-Packard Development Company, L.P. Methods and systems for forming a die package
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
JP4200758B2 (ja) * 2002-12-26 2008-12-24 株式会社日立ハイテクノロジーズ パネルの樹脂塗布方法、ディスプレイ用パネルの製造方法及び樹脂塗布装置
US7087465B2 (en) * 2003-12-15 2006-08-08 Philips Lumileds Lighting Company, Llc Method of packaging a semiconductor light emitting device
US7201583B2 (en) * 2003-12-31 2007-04-10 Intel Corporation Three-dimensional flexible interposer
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
CN101128931B (zh) * 2005-02-25 2010-05-19 德塞拉股份有限公司 具有顺应性的微电子组件
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US9347987B2 (en) * 2009-11-06 2016-05-24 Intel Corporation Direct liquid-contact micro-channel heat transfer devices, methods of temperature control for semiconductive devices, and processes of forming same
US9704818B1 (en) 2016-07-06 2017-07-11 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1397181A (en) * 1973-01-16 1975-06-11 Lucas Electrical Co Ltd Film circuit assemblies
DE2413935A1 (de) * 1974-03-20 1975-10-16 Schering Ag 4-(polyalkoxy-phenyl)-2-pyrrolidone
US4017495A (en) * 1975-10-23 1977-04-12 Bell Telephone Laboratories, Incorporated Encapsulation of integrated circuits
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4163072A (en) * 1977-06-07 1979-07-31 Bell Telephone Laboratories, Incorporated Encapsulation of circuits
JPS5674951A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Semiconductor device
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
JPS6076149A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ
JPS6195539A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体装置およびその製造方法
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPS6353939A (ja) * 1986-08-25 1988-03-08 Hitachi Ltd 電子装置およびその製造方法
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US4953173A (en) * 1987-08-08 1990-08-28 Kabushiki Kaisha Toshiba Semiconductor device
US5130781A (en) * 1988-04-15 1992-07-14 Ibm Corporation Dam for lead encapsulation
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2949969B2 (ja) * 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056041A1 (en) * 1997-06-06 1998-12-10 Matsushita Electronics Corporation Semiconductor device and method for manufacturing the same
US6313532B1 (en) 1997-06-06 2001-11-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6812573B2 (en) 1997-06-06 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant

Also Published As

Publication number Publication date
US5477611A (en) 1995-12-26
EP0674814A4 (en) 1998-02-25
KR950704837A (ko) 1995-11-20
KR100322289B1 (ko) 2002-06-20
AU7481194A (en) 1995-04-10
WO1995008856A1 (en) 1995-03-30
EP0674814A1 (en) 1995-10-04

Similar Documents

Publication Publication Date Title
JPH08504063A (ja) ダイとチップキャリヤとの間にインターフェースを形成する方法
JP4708401B2 (ja) 半導体チップの順応性インターフェースを形成する方法
US7368818B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US6521480B1 (en) Method for making a semiconductor chip package
US5913109A (en) Fixtures and methods for lead bonding and deformation
KR0157899B1 (ko) 기판에 반도체 장치를 부착시키기 위한 연결구조
JP3729628B2 (ja) エポキシモールディングコンパウンドパッドの製造方法
US7618573B2 (en) Resin sealing method for electronic part and mold used for the method
JPH04348540A (ja) フリップチップボンダー
TWI383429B (zh) 半導體裝置及其製法
KR102119992B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
JP2004179284A (ja) 樹脂封止方法、半導体装置の製造方法、及び樹脂材料
JP2001176902A (ja) 樹脂封止方法
US6716671B2 (en) Methods of making microelectronic assemblies using compressed resilient layer
JP6861507B2 (ja) 圧縮成形装置、圧縮成形方法、及び圧縮成形品の製造方法
JP6621721B2 (ja) 平板治具、樹脂成形装置および樹脂成形方法
EP0620591A1 (en) Silicone over-mould of a flip-chip device
TW200522250A (en) Method for forming an underfilling material under chip from bottom surface of substrate
JPH07130778A (ja) 半導体装置の製造装置及び製造方法
JPH05206222A (ja) ワイヤーボンディング装置
JPH05144861A (ja) 電子部品のモールドプレス装置
KR20160105415A (ko) 반도체 장치의 실장 방법 및 실장 장치
JPH04259288A (ja) 電子部品実装構造
KR20090092441A (ko) 반도체 패키지 제조용 다이 본딩 장치 및 그 작동 제어방법