KR100322289B1 - 다이와칩캐리어간의인터페이스형성방법 - Google Patents

다이와칩캐리어간의인터페이스형성방법 Download PDF

Info

Publication number
KR100322289B1
KR100322289B1 KR1019950701989A KR19950701989A KR100322289B1 KR 100322289 B1 KR100322289 B1 KR 100322289B1 KR 1019950701989 A KR1019950701989 A KR 1019950701989A KR 19950701989 A KR19950701989 A KR 19950701989A KR 100322289 B1 KR100322289 B1 KR 100322289B1
Authority
KR
South Korea
Prior art keywords
chip
liquid
chip carrier
gap
elastomer
Prior art date
Application number
KR1019950701989A
Other languages
English (en)
Other versions
KR950704837A (ko
Inventor
제이슨스웨이스
케네스버톤질레오
Original Assignee
토마스 디스테파노
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 디스테파노, 테세라, 인코포레이티드 filed Critical 토마스 디스테파노
Publication of KR950704837A publication Critical patent/KR950704837A/ko
Application granted granted Critical
Publication of KR100322289B1 publication Critical patent/KR100322289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

칩(10)과 칩캐리어(26)간에 인터페이스를 만드는 방법은 칩캐리어(26) 위에 일정거리로 칩(10)을 간격화하고 다음에 칩(10)과 캐리어(26) 사이의 갭(34)에 액체(50)를 도입하는 단계를 포함하고 있다. 액체(50)는 이 액체(50)가 갭(34)내로 도입된 후에 탄성층으로 경화되는 탄성중합체인 것이 바람직하다. 또 다른 실시예에서 칩캐리어(326)의 단자(331-34)는 평탄화되거나 또는 그렇지 않으면 기판(380)과 세트된 수직 위치로 단자(331-34)를 변형함으로써 수직으로 위치하게 되고 다음에 칩캐리어(326)와 칩(310) 사이에서 액체(350)를 경화시키게 된다.

Description

다이와 칩 캐리어간의 인터페이스 형성 방법
본 발명은 반도체 칩의 장착 및 접속분야에 관한 것으로, 더욱 상세하게는 장착구조체를 형성하는 방법에 관한 것이다.
발명의 배경
반도체 칩 조립물을 구성하는 경우에, 다양한 부품 사이에 탄성중합 재료를 배치하는 것이 바람직하다고 알려져 왔다. 예컨대 아이.칸드로스(I. Khandros)와 티.디스테파노(T. Distefano)에 의해 1991년 9월 24일에 출원된 PCT/US91/06920에 개시된 일부 구조체에 있어서는 칩 캐리어가 단자 어레이와 리드(lead)를 구비한 플렉시블(flexible) 유전체층을 포함하고 있는데, 그 개시된 내용은 본 명세서의 일부분으로 포함된다. 상기 칩 캐리어는 반도체 칩 또는 "다이(die)"에 부착되어 있고 탄성중합재료는 칩 캐리어의 플렉시블 유전체층과 칩 사이에 배치되어 있다. 상기 칩 캐리어와 탄성중합재료는 또한 삽입물(interposer)로 불리운다. 상기 칩 캐리어의 리드는 캐리어의 단자가 칩의 접점에 전기적으로 접속되도록 칩에 결합된다. 이어서 전체구조물을 회로기판 또는 칩하우징과 같은 기판에 장착할 수 있다. 칩 캐리어의 단자는 기판의 접점에 전기적으로 접속된다. 탄성중합체층이 각각의 단자에 탄성(resiliency)을 부여함으로써 각 단자는 테스트되는 동안 및 최후의 조립 공정에서 오차 허용도(tolerance)에 적응하는 데에 필요한만큼 이동할 수 있게된다.
지금까지 사용되었던 몇몇 구성에 있어서, 탄성중합체층은 릴리스 라이너(release liner) 위에 실리콘 고무수지(rubber resin)를 주조하여 경화시킴(curing)으로써 형성되었다. 이어서, 추가로 수지를 경화된 박판의 각면에 도포하고, 추가된 수지를 부분 경화시켜서 얻은 결과적인 점착성의 접착면을 사용해서 탄성층을 칩과 칩 캐리어에 결합시키고 있다. 이와 같은 결합이 행해진 이후에 전체 구조체를 가열시켜서 완전히 경화시키고 있다.
이 방법이 효과적이기는 하지만, 더욱 개선될 필요가 있다. 구성 소자는 사이즈가 작기 때문에, 이러한 작은 사이즈의 구성 소자를 취급할 수 있는 기구가 필요하다. 또한 칩 캐리어와 다이가 탄성중합체층에 장착될 때에 공기가 유입될 수 있다. 상기 유입된 공기는 결함을 발생시킬 수도 있다. 따라서 이러한 공기의 유입을 방지하기 위해 주의를 기울여야한다. 이 점은 공정에 대한 소요경비를 추가시키고 있다.
따라서 더욱 개선되는 것이 바람직하다.
발명의 요약
본 발명은 이러한 필요성에 역점을 두고 있다. 본 발명의 실시예에 따르면 반도체 칩용 장착 구조물을 형성하는 방법은 칩 위에 일정거리로 칩 캐리어를 배치시켜 칩 캐리어와 칩사이에 갭을 만드는 단계와 상기 갭에 액체를 주입하는 단계를 포함함으로써 상기 액체는 칩 캐리어와 칩사이에 배치된다.
상기 액체는 경화성 탄성중합체인 것이 좋고, 상기 방법은 액체가 갭으로 주입된 후. 그 액체를 경화시킴으로써 갭에 탄성층을 형성하는 단계를 포함하고 있다. 경화 단계는 액체쪽으로 방사에너지를 전송함으로써 액체를 경화시키는 단계를 포함하고 있다.
상기 액체는 칩 캐리어의 외부로 운반될 수도 있고, 상기 경화 단계는 칩 캐리어의 외부에서 방사에너지에 노출된 액체를 경화시키는 단계를 포함하고 있다. 또한 열을 가하여 방사에너지에 의해 경화되지 못한 액체를 열적으로 경화시킬 수도 있다.
이와는 달리, 상기 경화 단계는 액체를 약 100℃ 내지 150℃ 사이, 바람직하게는 약 120℃로 만드는 것과 같은 방법으로 액체를 가열하는 단계를 포함하고 있다. 한편, 상기 경화 단계는 복수의 상호 반응성 재료를 혼합하여 주입 단계 동안 또는 주입 단계 바로 전에 액체를 형성함으로써 상기 재료들의 반응에 의해 액체가 경화되도록 하는 상호 반응성 재료 혼합 단계를 포함할 수도 있다. 경우에 따라서는, 상기 액체를 상기 혼합 단계 이후에 가열한다.
칩 캐리어의 주변에 도달할 수 있는 충분한 액체의 양이 주입되면 액체의 주입을 중지하는 것이 좋다. 상기 방법은 액체를 주입하는 단계 중에 또는 주입 후에 칩 캐리어 주변으로 액체를 운반하는 단계를 포함하고 있다. 상기 운반 단계는 메니스커스(meniscus)의 표면장력이 갭내에 액체를 유지할 정도의 그러한 메니스커스를 칩 캐리어의 외연부에서부터 칩의 외연부까지 형성하는 단계를 포함하는 것이 좋다. 액체는 표면습윤(surface wetting)을 통해 칩 캐리어의 외연부로 운반되는 것이 좋다.
상기 방법은 가압주입(pressurized injection)에 의해 소정량의 액체를 상기 갭 내로 주입하는 단계도 포함할 수 있다. 또한 금형(mold)을 칩 캐리어의 외연부에 바로 인접하게 배치함으로써 칩 캐리어의 외부 너머로 액체가 통과하지 않게 할 수도 있다. 또는 칩과 칩 캐리어의 외연부는 금형을 칩 캐리어의 외연부로부터 소정의 거리 간격으로 배치시켜 액체가 이 소정 간격의 거리를 채울 수 있도록 함으로써 액체에 의해 봉해질 수도 있다.
상기 액체는 대략 칩 캐리어의 중앙에 배치된 구멍을 통해 칩과 칩 캐리어 사이의 갭으로 주입될 수 있다. 갭내로 액체를 주입하기 위해 니들(needle)이 구멍을 통해 삽입된다.
본 발명의 또 다른 측면에서는 칩과 칩 캐리어 사이에 탄성중합체층을 형성하는 방법이 제공되어 있다. 상기 칩 캐리어는 가장자리부(edges), 리드 및 상기 리드와 전기적 접속을 이루는 단자를 구비하고 있다. 이 방법은 칩 위쪽의 소정 거리에 칩 캐리어를 배치시켜서 칩 캐리어와 칩 사이에 갭을 형성하는 단계와 리드를 상기 칩에 결합시키는 단계를 포함하고 있다. 상기 결합 단계가 완료된 후에 액체 탄성중합체가 갭내로 유입됨으로써 상기 액체 탄성중합체가 칩 캐리어와 칩간에 배치되고, 액체 탄성중합체는 갭내로 주입된 후에 경화되는 것이 좋다.
상기 리드는 경화 단계가 시작될 때 액체 탄성중합체와 접촉하게 되고, 리드는 경화 단계가 시작된 경우 액체 탄성중합체에 의해 감싸여지는 것이 더욱 좋다.
칩 캐리어는 중앙부와 주변부를 갖는 지지구조물을 구비하고 있고, 리드는 상기 지지구조물의 중앙부로부터 주변부로 연장되어 있다. 상기 칩 캐리어를 칩 위에 배치하는 단계는 중앙부가 리드에 의해 칩 위에 지지되도록 상기 지지구조물의 주변부를 지지하는 단계를 포함하고 있다. 또한 상기 결합 단계는 상기 주변부로부터 리드를 분리하고 칩에 그 리드를 연결하는 단계를 포함하고 있다. 상기 결합 단계는 우선 상기 리드를 주변부에 접속시킨 다음 리드의 일부는 상기 칩에 접속시키고, 리드의 나머지 일부는 리드프레임에 접속시키며, 최종적으로 상기 리드를 칩에 접속시킴으로써 중앙부가 칩 상에서 지지되도록 연속적으로 수행되는 것이 좋다.
상기 액체는 초기 경화 단계에서 부분적으로 경화될 수 있다. 이어서 단자는 초기 경화 단계 이후에 미리 선택된 수직위치로 배치되고 최종적으로 상기 액체가 경화된다. 단자를 배치하는 단계는 기판에 대해 아래쪽으로 단자를 누르는 단계를 포함하고 있다. 다른 한편, 단자는 주입 단계 이전에 단자 근처에 기판을 배치함으로써 수직으로 배치될 수도 있고, 갭으로의 액체의 주입은 기판에 대해 위쪽으로 단자를 향하게 한다.
본 발명의 또 다른 측면에 있어서 플렉시블 칩 캐리어층의 일측면에 복수의 단자를 배치시키는 방법이 제안되고 있다. 이 방법은 부분 경화된 탄성중합 재료와 같은 유동성 재료층을 칩 캐리어층과 칩 사이에 배치시켜서, 유동성 층을 플렉시블층 아래에 배치하고, 단자를 유동성 층으로부터 떨어져서 플렉시블 층으로부터 위쪽으로 연장되게 배치하는 단계를 포함한다. 이어서 단자의 선단(tip)이 몰딩 기판의 형상과 거의 일치하는 면을 이를 때까지 몰딩판을 사용하여 단자를 칩쪽으로 밀어넣는다. 이 과정에서, 유동성 재료는 플렉시블층의 이동을 수용하도록 흐른다. 결국 유동성 층은 상기 누름 단계 이후에, 바람직하게는 단자가 표면을 규정하는동안 경화되는 것이 좋다.
편평한 몰딩판을 사용함으로써, 단자에 의해 정해지는 표면이 평면이 되도록 하는 것이 바람직하다.
플렉시블층을 배치하는 단계는 플렉시블층을 칩 위쪽으로 소정 거리에 배치시켜서 플렉시블층과 칩 사이에 갭을 형성하는 단계와, 액체 탄성중합체를 갭에 주입시켜서 액체 탄성중합체를 플렉시블층과 칩 사이에 배치하는 단계와, 액체 탄성중합체를 부분 경화시켜서 부분 경화된 탄성중합체를 형성하는 단계를 포함하고 있다. 또는 부분적으로 경화되었지만 여전히 유동성이 있는 탄성중합체층을 먼저 부착하고, 칩 캐리어를 상기 부분적으로 경화된 층의 윗쪽에 부착할 수도 있다.
제1도는 본 발명의 실시예에 따른 방법의 어느 한 공정에 있는 구성소자를 나타낸 개략적인 도면이다.
제2도는 제1도와 동일한 공정에 있는 구성소자를 나타낸 개략적인 평면도이다.
제3도는 제1도 내지 제2도의 공정 중 후반 단계에 있는 구성소자를 나타낸 개략적인 단면도이다.
제4도는 제1도 내지 제3도의 공정 중 후반 단계에 있는 구성소자를 나타낸 개략적인 단면도이다.
제5도는 제1도 내지 제4도의 공정 중 후반 단계에 있는 구성소자를 나타낸 개략적인 단면도이다.
제6도는 본 발명의 또 다른 실시예에 따른 방법의 한 공정 단계에 있는 구성소자를 개략적으로 나타낸 단면도이다.
제7도는 본 발명의 또 다른 실시예에 따른 방법의 한 공정 단계에 있는 구성소자를 도시한 부분적인 개략 단면도이다.
제8도는 본 발명의 또 다른 실시예에 따른 방법의 후반 공정 단계에 있는 구성 소자를 도시한 부분적인 개략 단면도이다.
제1도와 제2도는 칩 캐리어와 칩 사이에 인터페이스를 형성하는 방법의 초기 단계를 도시하고 있다. 칩 즉, 다이(10)는 지지구조체(12)의 상부측에 배치되어 있다. 상기 지지구조체는 이동성 용기와 컨베이어벨트 등을 포함하는 비교적 단단한 표면이 될 수 있다.
이해를 용이하게 하기 위하여 본 명세서에 있어서, 방향은 칩(10)의 상부면(20)을 기준으로하여 설명하고 있다, 통상적으로 "위쪽으로(upward)"또는 "∼로부터 상승하는(rising from)"이라고 언급되는 방향은 상기 칩의 상부면(20)과 직교하고 상부면으로부터 떨어진 방향을 언급하는 것이다. "아래로(downward)"라고 언급된 방향은 상기 칩의 상부면(20)과 직교하고 위쪽 방향과는 반대되는 방향을 언급하는 것이다. 기준 위치의 "위쪽(above)"이라고 하는 용어는 상기 기준 위치로부터 위쪽 방향의 위치를 말하고, 기준 위치의 "아래쪽(below)"이라고 하는 용어는 기준 위치로부터 아래쪽에 있는 위치를 언급하는 것이다. 어느 개별적인 소자의 "정상부(top)"라고 하는 것은 위쪽 방향으로 가장 멀리 연장되어 있는 상기 소자의부분을 언급하는 것이고, 어느 소자의 "바닥부(bottom)"라고 하는 것은 아래쪽 방향으로 가장 멀리 연장되어 있는 상기 소자의 부분을 언급하는 것이다.
칩(10)의 상부면(20)에는 접점(14)이 배치되어 있다. 이 접점은 집적 회로 칩에서 보통으로 볼 수 있는 유형의 것이다.
또한 지지블록(12)의 상부 표면(13)에 리드 프레임 지지체(16)가 배치되어 있다. 프레임 지지체(16)는 칩(10)을 둘러싸고 있으며, 프레임 지지체(16)의 상부(18)는 칩(10)의 상부(20)보다 더 높게 되어 있다. 지지체(16)의 상부(18)는 약 0.12mm 내지 0.22mm인 것이 좋고, 칩(10)의 상부(20)보다 0.18mm 정도 더 높은 것이 가장 바람직하다. 프레임 지지체(16)는 칩(10)을 포위하는 단일의 개방된 직사각형 부재이고, 상기 프레임 지지체는 좌측부(22)와 우측부(24)를 구비하고 있는 것이 좋다.
프레임 지지체(16)의 상부(18)에는 칩 캐리어(26)가 유지되어 있다. 칩 캐리어(26)는 지지구조체 즉, 유전체층(28), 리드(29) 및 단자(30)를 포함하고 있다. 상기 유전체층 즉, 지지구조체(28)는 폴리마이드와 같은 얇은 판 모양의 플렉시블 유전재료이다. 유전체층(28)은 중앙부(27)와 주변부(44)를 포함하고 있고, 중앙부(27)와 주변부(44) 사이에는 슬롯(45)이 연장되어 있다. 중앙부(27)는 슬롯(45)의 한계를 정하는 외연부(52)를 결정한다. 주변부(44)는 지지체(16)의 상부(18)를 덮고 있다. 주변부(44)는 지지체(16) 위에 적절한 장치(도시되어 있지 않음)에 의해 고정된다. 상기 주변부는 여러 개의 칩 캐리어가 포함된 연속 테이프의 일부분일 수도 있다. 유전체층(28)의 상부측에는 고순도의 연금(soft gold)과 같이전기 전도성이 있는 재료로 만들어진 단자(30)의 어레이가 존재하고 있다.
상기 단자(30)는 유전체총의 바닥에 부착된 미세 와이어 즉, 리드(29)에 전기적으로 접속되어 있다. 상기 리드(29)는 유전체층에 있는 중앙부(27)의 외연부 너머로 연장되어 있고, 상기 층의 주변부(44)에 분리 가능하게 접속된다. 도시되어 있는 특정의 분리 가능식 접속에 있어서 각 리드는 유전체층의 중앙부(27)에 있는 외연부와 주변부(44)와의 접속부 사이에 취약부(36)를 구비하고 있다. 상기 리드와 상기 주변부 사이에 있는 분리 가능한 접속부라면 어떠한 형태라도 채택될 수 있다. 취약부를 포함하고 있는 분리 가능식의 접속부를 구비한 리드는 1992년 7월 24일 출원되어 계류중인 미국 특허 출원 제07/919,772호(이하에서는 "772 출원"이라고 함)에서 설명하는 일부 구조체에 개시되어 있고, 그 내용은 본 명세서의 일부로 포함된다. 동시 계속중이며 본 출원인에게 양수된 디스테파노(Distefano) 등의 발명으로서, 그 발명의 명칭이 "분리 가능식 리드 지지부와 버스 구조를 구비하는 반도체 접속 구성 소자 및 방법"인 출원에 분리 가능식의 접속을 구비한 리드를 포함하는 다른 구조체가 개시되어 있다. 상기 출원의 내용은 본 명세서의 일부로 포함된다.
따라서, 칩 캐리어(26)는 프레임 지지체(16)의 좌측과 우측(22, 24)을 이어주는 다리 역할을 한다. 프레임 지지체(16)를 덮고 있는 유전체층의 주변부(44)에 리드(29)를 접속시킴으로써 상기 지지구조체 즉, 유전체층(28)의 중앙부(27)는 칩(10) 위에 지지되어 있다. 상기 칩 캐리어 지지구조체에 있는 중앙부(27)의 외연부(52)는 전체적으로 칩(10)의 외연부(54)와 평행하게, 그러나 약간 내측으로 연장되어 있다. 리드 지지용 프레임(16)의 상부(18)가 칩(10)의 상부(20)보다 높기 때문에 상기 침 캐리어(26)는 칩(10)위에 일정 거리의 높이로 유지되어 갭(34)을 형성하고 있다. 상기 갭(34)의 높이는 약 0.12mm 내지 0.22mm 사이가 바람직하며, 약 0.18mm가 선호된다. 상기 갭(34)과 통해 있는 작은 구멍(32)이 칩 캐리어(26)의 중앙에 배치된다. 상기 구멍(32)의 직경은 약 0.25 mm와 수 mm사이가 바람직하며, 약 3 mm가 더욱 좋다.
칩 조립물이 초기 단계에서 제1도와 제2도에 도시된 바와 같이 배치된 후에 상기 리드(29)는 제3도에 도시된 바와 같이 칩(10)의 접점 패드(14)에 접합된다. 상기한 '772 출원에 개시된 것과 같은 압압 수단(tool)(42)은 취약부(36)에서 상기 리드(29)를 붙잡고 있다. 압압 수단(42)은 리드(29)를 아래쪽으로 미는 동시에 리드의 취약부(36)를 절단할 때 리드(29)의 종단부(40)를 유지하고 있다. 압압 수단(42)은 접점 패드(14)쪽으로 종단부(40)를 이동시키고, 결국 상기 접점 패드(14)에 리드를 접합시킨다, 상기 압압 수단(42)은 리드를 접점 패드쪽으로만 향하게 하는 것이 아니라 종단부(40)가 아래쪽으로 이동됨에 따라 지지구조체의 중앙부(27)쪽으로 종단부(40)를 이동시킴으로써 리드(29)를 "S"자 형태로 구부리는 것이 좋다. 케네스 질레오(Kenneth Gilleo) 등의 동일자 출원인 "성형된 리드 구조 및 방법(Shaped Lead structure and Method)"에 관한 것으로서, 본 출원인에게 양도되어 계류중인 미국 특허 출원에 기재된 일부 구조체에 상기 "S"자형 리드의 예가 나타나 있는데, 그 개시된 내용은 본 명세서의 일부분으로 포함된다.
단지 몇개의 리드(29), 바람직하게는 단 하나의 리드가 소정의 간격을 두고주변부(44)로부터 분리되는 것과 같이, 상기 리드(29)는 주변부(44)로부터 연속적으로 떨어져 있다. 따라서 상기 리드(29) 전부를 동시에 접점(14)에 결합시키지 않고 차례차례로 결합시키게 된다. 이러한 점차적인 접속으로 인하여 지지구조체 즉, 유전체층(28)의 중앙부(27)는 칩(10) 위에 소정의 거리를 유지하게 될 것이다. 임의의 순간에 칩 캐리어 유전층체의 중앙부(27)는 접점 패드(14)에 접합된 리드에 의하거나 주변부(44)에 접속되어 있는 리드에 의해 지지될 것이다. 사실상 접점(14)에 대한 리드 접속부의 "S"자 형상은 칩 캐리어(26)를 칩(10) 위에 유지하는데에 상당히 효과적이다. 따라서 모든 리드는 주변부(44)로부터 분리되고 칩 캐리어(26)의 중앙부는 접점 패드(14)에 대한 리드(29)의 접속부에 의하여 전체가 지지될 것이다.
제4도는 상기 리드가 칩(10)에 결합된 후에 행해지는 갭(34)으로의 액체의 주입을 나타내고 있다. 가늘고 속이 빈 니들(46)의 일단부가 갭(34) 내의 구멍(32)을 통해 삽입된다. 상기 니들은 30 게이지인 것이 좋다. 상기 니들(46)의 타단부는 액체 공급원에 연결되는데, 이 액체는 실리콘 고무와 같은 경화성 탄성중합체인 것이 좋다. 동작중에 공급원(48)은 액체 탄성중합체(50)가 갭영역(34)으로 들어가기에 충분한 압력을 가한다.
이어서 상기 액체 탄성중합체는 칩 캐리어 중앙부(27)의 외연부(52)와 칩(10)의 외연부(54)로 운반된다. 비록 본 발명이 어느 동작 이론에 의해서 제한되는 것은 아니지만, 액체는 칩과 칩 캐리어 중앙부에 상응하는 액체의 모세관과 같은 관계에 의해 외연부로 운반되는 것이 좋다. 예컨대, 액체 탄성중합체(50)의 표면장력은 액체가 주입되었을 때 칩과 칩 캐리어의 표면으로 확산될 정도로 충분히 낮아야 은 제4도의 흐름 방향(56)에 의해 설명되고 있다. 상대적인 표면장력 때문에 액체의 진행하는 에지부와 칩 및 칩 캐리어 사이의 접촉각은 액체가 흐를 때 유지될 것이다. 또한 액체가 표면을 적시려는 경향으로 인하여 액체는 니들(46)로부터 뽑혀져 나올 것이고, 갭에 액체를 공급하는 데에 공급원(48)에 압력을 가할 필요가 거의 없어질 것이다. 그러나 니들로부터 액체의 일부를 가져와서 갭(34)에 접하고 있는 표면과 접촉시키기 위하여 약간의 초기 압력이 가해져야 할 것이다. 더욱이 액체가 점성을 가지고 있는 경우 약간의 압력은 압력이 가해지지 않았을 때보다 급속히 구멍을 채우는 데에 기여할 것이다.
제5도에 나타낸 바와 같이 액체가 칩 캐리어와 칩의 에지(edge)에 도달할 때까지 상기 액체는 유전체층(28)의 바닥면과 칩(10)의 상부면(20)을 따라 계속해서 흐를 것이다. 액체(50)의 진행 에지에서의 표면장력 때문에 액체는 경계가 잘 정해진 에지와 마주치는 경우 방향(56)으로의 움직임을 중지하게 될 것이다. 따라서 액체 탄성중합체(50)는 갭(34)을 완전히 채우게 될 것이고, 칩(10)의 외연부(54)에서 정지하게 될 것이다. 또한 상기 액체는 칩 캐리어 중앙부(27)의 외연부(52)에서 정지하려는 경향을 보일 것이다.
상기 액체의 표면은 칩과 칩 캐리어 중앙부의 외연부(52. 54) 사이에서 메니스커스(meniscus)를 형성하게 될 것이다. 표면장력은 칩 또는 칩 캐리어의 경계 너머로 액체(50)가 진행되지 않도록 할 것이다. 일단 액체 탄성중합체(50)가 칩과 칩 캐리어의 외연부에 도달하면 상기 액체 탄성중합체는 리드(29)와 접촉 패드(40)를감싸게 된다. 일단 액체가 상기 에지에 도달하면 니들(46)은 갭(34)으로부터 제거된다.
본질적으로 갭(34)내로 액체가 주입되는 것은 자동조절(self-regulation)에 의하여 행해진다. 액체가 표면을 적시려는 경향은 액체가 칩과 칩 캐리어의 에지에 도달하면 종료될 것이다. 습윤 작용이 중지되면 니들(46)로부터 더 이상의 액체가 뽑혀지는 것이 저지될 것이다.
일단 액체(50)가 칩과 칩 캐리어의 에지로 흘렀을 때 이 액체는 경화된 탄성중합체층을 형성한다. 예컨대 어떤 경화 방법은 칩 캐리어(26)와, 탄성중합체(50) 및 칩(10)의 전체 유니트에 열에너지를 인가함으로써 액체를 중합시키는 단계를 포함하고 있다. 예컨대 촉매화 실리콘 수지로 된 탄성 액체 중합체의 경우에는 140℃를 10분 동안 인가하면 탄성중합 재료는 충분히 경화된다. 본 명세서에서 정의된 바와 같이 "경화된" 소자는 용기와 무관하게 그 형상을 유지하는 소자를 의미하는 것으로 이해되어야 한다. 따라서 탄성중합체가 경화되는 동안 탄성중합체는 탄성적 특성을 유지하게 될 것이다.
일단 탄성중합체층(50)이 경화되었다면 조립은 완료된다. 칩 캐리어(26)는 칩 캐리어(26)와 칩(10) 사이에 탄성중합 재료(50)의 층을 가지게 될 것이고, 단자(30)에 충분한 정도의 탄성을 제공할 것이다. 이와 같은 탄성은 일부 단자(30)의 정상부 즉, 선단(tips)이 타단자의 선단 보다 높은 경우에 특히 유리하다. 예컨대 이상적으로 평평한 접전을 찾는 시험 프로브(probe) 또는 기판이 다양한 높이의 단자를 갖는 칩 캐리어에 놓여진다면 탄성중합체층(50)의 탄성에 의해 모든 단자는단자 높이와는 상관 없이 대응하는 프로브의 접점과 접촉하게 될 것이다. 즉, 높은 쪽의 단자는 모든 단자가 프로브의 접점과 접촉할 때까지 아래로 눌려질 것이다.
탄성중합체층을 형성하는 상기 방법은 탄성중합체와 칩 캐리어 또는 칩 사이에 공기가 들어오지 않도록 한다는 점에서 특히 유리하다. 본 발명에 있어서는 액체 탄성중합체의 바깥쪽 방향으로의 흐름에 의해 기포의 발생이 저지된다.
또한 액체 탄성중합체는 형상 여하에 상관 없이 칩(10)과 칩 캐리어의 형상 및 크기에 따라 의존된다.
전술한 바람직한 실시예 이외에도 본 발명을 실현하는 데 있어서 많은 수정을 행할 수 있게 된다. 예컨대 습윤의 원리를 사용하는 대신에 갭(34)을 채우고 액체 탄성중합체(50)를 칩 캐리어와 칩의 외연부쪽으로 흐르게 하는 별개의 방법이 사용될 수도 있다. 특히 가압(pressurized) 주입에 의하여 소정량의 액체 탄성중합체를 갭으로 주입시킴으로써 액체 탄성중합체를 구성 소자의 상대적인 표면 장력에 관계 없이 칩과 칩 캐리어의 외연부쪽으로 밀어넣을 수 있게 된다. 메니스커스(59)는 갭안으로의 액체의 주입과 함께 확산되기 때문에, 상기 메니스커스는 갭내로 주입될 수 있는 액체의 양에 상당한 양의 여유치(leeway)를 공급하게 된다. 가압 주입이 행해지는 경우에는 니들과 유전체층 사이의 갭을 통해 액체가 지나가지 못차도록 하는 어떤 수단을 포함하는 것이 바람직하다. 예컨대 니들에 환상(annular)의 고무를 붙임으로써 주입이 진행되는 동안 상기 갭을 폐쇄할 수도 있다.
탄성중합체가 조립물의 에지 너머로 통과되는 것을 방지하는 데에 액체의 표면장력을 이용하는 대신에 금형을 사용해서 상기 액체를 소정의 위치에 유지시킬수 있다. 예컨대 제6도에 나타낸 바와 같이 유전체층(도시하지 않았음)의 주변부로부터 리드(229)를 분리시킨 후에 주변부와 지지물은 제거되어 금형(260)으로 대체될 수 있다. 상기 금형(260)의 내측 연부(259)는 칩(210)의 외측 연부(254)와 직접 접하게 될 것이다. 상기 액체 탄성중합체가 칩 캐리어(226)와 칩(210) 사이의 갭내로 밀어넣어짐에 따라 액체 탄성중합체(250)는 형(260)의 내측 연부(259)에 도달하게 될 것이다. 메니스커스가 금형의 상부측과 칩 캐리어의 외연부 사이에 형성되어 액체가 금형 너머로 넘치는 것을 방지하고 있다. 탄성중합 재료(250)의 외연부는 이와 같이 규정되어서 탄성중합체는 금형의 소정의 위치에서 경화되고, 이어서 금형(260)이 제거된다. 경화된 상태에서 탄성중합체는 금형 내에서 가지고 있던 그 형상을 유지하게 될 것이다.
경우에 따라서는 칩과 칩 캐리어의 외연부는 금형이 구성 소자로부터 떨어진 거리에 배치된 경우에 탄성중합체에 의해 둘러싸일 수 있다. 특히 상기 액체는 칩과 칩 캐리어의 에지 너머로 밀어 넣어지고 칩 캐리어와 금형 사이의 갭으로 밀어넣어진다. 그후 상기 액체가 경화되고 금형이 제거된다. 따라서 상기 탄성중합체는 조립물의 측면을 둘러싸게 된다.
액체 탄성중합체가 칩 캐리어와 칩 사이의 갭 내에 있는 동안 당해 액체 탄성중합체를 경화시키기 위해 다양한 방법을 이용할 수 있다. 예컨대 상기 탄성중합체는 자외선과 같은 방사에너지에 의해 경화될 수 있는 액체 탄성중합체일 수도 있다. 칩 캐리어, 탄성중합체 및 칩으로 된 전체 조립물에 방사에너지가 조사(照射)될 수 있다. 상기 에너지에 노출되는 액체 탄성중합체의 부분 즉, 메니스커스(59)(제5도)가 경화되고 고화된다. 액체 탄성중합체의 타부분은 칩 캐리어(26)와 칩(10)에 의해 에너지로부터 차폐되고 경화되지 않은 상태로 남게 될 것이다. 그러나 경화되지 않은 액체의 부분은 경화된 메니스커스(59), 칩 캐리어(26) 및 칩(10)에 의해 감싸여지게 될 것이다. 따라서 탄성중합체(50) 중 경화되지 않은 부분은 전체 조립물을 가열하는 것과 같은 다른 수단에 의해 이후에 경화될 수 있다.
상기 경화 방법은 액체의 조성에 대한 함수일 수 있다. 예컨대 열이 존재하는 조건에서 탄성중합체를 경화시키고자 하는 경우에는 서로 반응성이 있는 2개의 재료를 미리 혼합시켜 액체 탄성중합체를 만들어서 조성물 전체가 열이 있는 조건하에서 시간을 보내도록 하지만 보다 급속도로 경화될 수 있다. 이와 달리, 탄성중합체는 갭내로 주입되기 직전에 혼합된 고반응성 재료로부터 형성될 수 있다. 이러한 재료는 상당히 빠르게 환경에 반응할 수 있으며, 추가적인 경화 방법을 필요로 하지 않고 그대로 경화되어 진다, 즉, 측정, 혼합, 분배의 이러한 조합은 저압 반응성 사출 성형(RIM)의 형태이다. 원한다면 탄성중합체가 칩 캐리어와 칩의 에지에 도달된 후 즉시 조립물이 가열되어 탄성중합체를 경화시키는데 필요한 전체 시간을 급속도로 단축시킬 수 있게 된다.
상술한 바와 같이 탄성중합체층의 탄성에 의해 상기 단자의 수직 방향의 움직임은 시험 및/또는 최종 조립시 단자의 서로 다른 높이에 적응할 수 있게 된다. 본 발명의 또 다른 실시예에 있어서 상기 단자 높이는 시험 및/또는 최종 조립전에 균등하게 될 수 있다. 특히 제7도에 나타낸 바와 같이 단자(331 내지 334)가 유전체층(328)에 첨부되는 경우(제7도 및 제8도의 척도는 이해를 용이하게 하기 위해서서로 대응되지 않음) 다양한 높이를 가질 수 있다. 액체 탄성중합체(350)는 전술한 방법 중 어느 한 방법에 있어서도 유전체층(328)과 칩(310) 사이의 갭에 주입된다. 그러나 유전체층(328)과 칩(310) 사이에 탄성중합체를 주입한 후에 탄성 중합체를 즉시 경화시키는 것이 아니라, 이 재료는 부분적으로 경화되는 단계 즉, "B 단계(B-staged)"에 있게 된다. 이에 따라 상기 재료는 겔과 같은 준액체(quasiliquid) 상태로 남게 된다. 겔 즉, 준액체 상태에 있어서는 외력이 작용하면 상기 재료가 흘러서 영구적인 변형을 겪게 되지만. 그 자신의 비중 이하에서는 흐르지 않는 것이 좋다. 다음으로 제8도에 나타낸 바와 같이 평평한 기판(380)은 단자(331 내지 334)의 상부측단을 아래로 누름으로써 단자(331, 334)와 같은 높은 단자가 칩(310) 쪽으로 밀려져서 변형 가능한 유동성 탄성중합체(350)로 밀려 들어간다. 기판(380)은 모든 단자(331 내지 334)가 상기 기판과 접촉할 때까지 아래쪽으로 계속해서 밀려 내려갈 것이다. 이어서 탄성중합체(350)가 경화되고 기판은 단자와의 접촉을 유지한다. 이 때 상기 기판(380)은 제거될 수 있고 상기 단자(331 내지 334)의 선단은 현재 경화된 탄성중합체(350)로 인하여 그의 위치를 유지하게 될 것이다. 따라서 상기 단자의 선단은 평탄화 되겠지만, 여전히 탄성중합체에 대해서 탄성 동작을 행할 수 있을 것이다. 물론 아래쪽으로 기판(380)을 밀어내리는 대신에 고정된 기판 쪽을 향해 원쪽으로 전체 조립물을 미는것 것 역시 가능하다.
단자의 높이가 평평하지 않은 것이 좋은 경우에는 상기 단자의 높이를 설정하는 데에 비평탄 형태의 기판을 사용할 수 있다. 즉, 단자의 선단은 "평탄화"되는것이 아니라 실질상 임의의 형상을 갖는 영역을 규정함으로써 일반적으로 "수직화"될 수 있는 것이다. 만약 칩 캐리어의 외연부 가까이에 있는 단자가 칩 캐리어의 중앙부 가까이에 있는 단자보다 높은 위치에 있는 것이 좋은 경우에는 볼록판(convex plate)을 사용해서 외부 단자를 내부 단자보다 수직 방향으로 높게 배치시킬 수 있다.
부분 경화된 탄성중합체(350)가 소정의 위치에 있는 동안 단자를 아래로 미는 대신 액체가 주입되기 전에 기판(380)을 단자와 접촉시킬 수 있다. 특히 기판(380)은 가장 높은 단자(331, 334)와 먼저 접촉된다, 다음에 압력을 받은 액체는 갭내로 주입되고, 이 액체의 압력은 유전체층과 보다 짧은 단자를 고정된 기판쪽으로 미는 데 이용된다. 상기 단자가 기판의 표면에 도달되었을 때 단자는 기판쪽으로의 이동을 중지할 것이다. 상기 액체는 소정의 위치에서 기판과 함께 경화되고, 기판이 제거된 경우 상기 단자의 수직위치는 기판의 형상을 유지하게 될 것이다.
또한 액체가 압력을 받아 주입되고 기판을 아래쪽으로 누르는 것 보다는 오히려 상기 기판에 대해서 단자를 평탄화하는 데에는 액체의 표면장력만 있으면 충분하다고 여겨진다. 상기 유전체층이 충분히 플렉시블한 경우에는 액체의 표면 장력은 액체 및 유전체층을 외력이 없는 반구(hemisphere) 형상으로 변형시키려고 할것이다. 칩 캐리어의 바로 위에 상기 기판을 배치시킨 다음 액체를 주입함으로써 액체는 여전히 반구형으로 튀어나오는 경향을 보일 것이지만, 칩 캐리어(제8도 참조) 위쪽 바로 가까이에 존재하는 기판에 의해 중지된다. 따라서 반구형상이 되려는 액체의 경향으로 인하여 상기 칩 캐리어가 평평한 인접 기판에 대해 밀림으로써 단자를 평탄화시키고 있다.
본 발명에 따라서 단자를 평탄화시키는 데에는 액체를 갭내로 주입할 필요가 없다. 예컨대 부분 경화된 탄성중합체의 예비 성형된 박판을 칩과 칩 캐리어 사이에 배치한 다음, 단자를 성형 기판과 함께 수직 방향으로 배치하고, 최종적으로 부분경화된 탄성중합체 박판을 경화 즉, B 단계로 만든다. 이 방법은 칩과 칩 캐리어 사이에 액체를 주입함으로써 탄성중합체층을 형성한다고 하는 특징적인 이점은 가지고 있지 않지만, 본 발명에 따라 단자를 평탄화시킨다는 이점을 갖고 있다.
비록 본 발명은 특정한 실시예와 관련되어 기술되었지만, 상기 실시예는 단지 본 발명의 원리와 응용을 설명하기 위한 것으로 이해되어야 한다. 따라서 본 발명의 특허청구 범위에 나타낸 바와 같이 본 발명의 사상과 범위를 벗어나지 않는 범위내에서 여러 가지 변형이 이루어질수도 있으며, 다른 구성이 고안될 수도 있음을 명심하여야 할 것이다.
산업상 응용성
본 발명은 반도체 칩 조립체와 같은 전자 부품 조립물을 제조하는 데 유용하다.

Claims (34)

  1. 반도체 칩(10)용 장착 구조물의 형성 방법에 있어서,
    상부 표면과 하부 표면, 상기 상부 표면에 노출되어 있는 단자(30) 및 상기 단자와 전기적으로 접속하는 리드(29)를 구비한 플렉시블 칩 캐리어(26)를 제공하는 단계와,
    상기 칩(10) 위의 소정 거리에 상기 칩 캐리어(26)를 배치하여 상기 칩 캐리어(26)와 칩(10) 사이에 갭(34)을 생성하고, 상기 칩 캐리어의 하부 표면이 상기 칩을 향하게 하는 단계와,
    상기 리드를 상기 칩에 접합시키는 단계와,
    액체(50)를 상기 갭(34)에 주입시킴으로써 상기 액체가 상기 칩 캐리어(26)와 칩(10) 사이에 배치되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩(10)용 장착 구조물의 형성 방법.
  2. 제1항에 있어서,
    상기 액체(50)는 경화성 탄성중합체인 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  3. 제2항에 있어서,
    상기 액체가 상기 갭(34)으로 주입된 후 상기 액체(50)를 경화시켜 갭(34)내에 탄성층을 형성함으로써 상기 단자(30)가 상기 칩 방향으로 떨어진 위치에 가요성있게 배치되도록 하는 단계를 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  4. 제3항에 있어서,
    상기 경화 단계는 상기 액체(50)에 방사에너지를 전달함으로써 상기 액체(50)를 경화시키는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  5. 제4항에 있어서,
    상기 주입 단계는 상기 칩 캐리어(26)의 외연부(52)로 상기 액체(50)를 운반하는 단계를 포함하고,
    상기 경화 단계는 상기 칩 캐리어의 외연부(52)에서 상기 방사에너지에 노출된 상기 액체(50)를 경화시키는 단계를 포함하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  6. 제5항에 있어서,
    열을 가하여 상기 방사에너지에 의해 경화되지 않은 액체(50)를 열적으로 경화시키는 단계를 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  7. 제3항에 있어서,
    상기 경화 단계는 상기 액체(50)의 가열을 포함하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  8. 제7항에 있어서,
    상기 가열 단계는 상기 액체(50)를 약 100℃ 내지 150℃ 사이로 만드는 단계를 포함하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  9. 제3항에 있어서,
    상기 경화 단계는 상기 주입 단계 바로 전에 또는 그 주입 단계 동안 복수의 상호 반응성 재료를 혼합하여 상기 액체(50)를 형성함으로써 상기 액체(50)가 상기 재료의 반응에 의해 경화되도록 하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  10. 제9항에 있어서,
    상기 액체(50)는 상기 혼합 단계 후에 가열되는 것을 특징으로 하는 반도체칩용 장착 구조물의 형성 방법.
  11. 제3항에 있어서,
    상기 칩 캐리어(26)의 외연부(52)에 이르기에 충분한 양의 액체(50)가 주입되었을 때 상기 주입 단계를 중지시키는 단계를 특징으로 하는 반도체 칩용 장착구조물의 형성 방법.
  12. 제3항에 있어서,
    상기 주입 단계 이후 또는 그 주입 단계 동안 상기 칩 캐리어(26)의 외연부(52)로 액체(50)를 운반하는 단계를 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  13. 제12항에 있어서,
    상기 운반 단계는 상기 칩 캐리어(26)의 외연부(52)로부터 상기 칩(10)의 외연부(54)까지 메니스커스(59)를 형성함으로써 상기 메니스커스(59)가 상기 캡 내에 상기 액체(50)를 보유하게 하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  14. 제13항에 있어서,
    상기 운반 단계는 표면 적심 작용을 통해 상기 액체(50)를 상기 칩 캐리어(26)의 외연부(52)로 운반하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  15. 제12항에 있어서,
    상기 주입 단계는 가압 주입에 의해 상기 갭(34)내에 소정 양의 액체(50)를주입하는 것을 포함하는 반도체 칩용 장착 구조물의 형성 방법.
  16. 제12항에 있어서,
    금형을 상기 칩 캐리어(26)의 외연부(52)에 바로 인접하게 배치시킴으로써 상기 칩 캐리어(26)의 외연부(52) 너머로 상기 액체(50)가 통과하지 못하도록 하는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  17. 제12항에 있어서,
    상기 칩 캐리어(226)의 외연부(252)로부터 소정의 거리에 형(260)을 배치하고 상기 소정 거리의 간격에 상기 액체(250)를 주입함으로써 상기 칩 캐리어(226)와 칩(210)의 외연부(252)를 감싸는 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  18. 제3항에 있어서,
    상기 주입 단계는 상기 칩 캐리어(26)의 외연부(52)에 의해 정해지는 상기 칩 캐리어(26)의 중앙에 가깝게 배치된 구멍(32)을 통해 상기 갭(34)내로 상기 액체(50)를 주입하는 것을 포함하는 반도체 칩용 장착 구조물의 형성 방법.
  19. 제18항에 있어서,
    상기 주입 단계는 상기 갭(34)에 상기 액체(50)를 주입하기 위해 상기구멍(32)을 통해 니들(46)을 삽입하는 것을 포함하는 반도체 칩용 장착 구조물의 형성 방법.
  20. 제3항에 있어서,
    상기 갭(34)의 소정 거리는 약 5 내지 9 mil인 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  21. 제20항에 있어서,
    상기 갭(34)의 소정거리는 약 7 mil인 것을 특징으로 하는 반도체 칩용 장착 구조물의 형성 방법.
  22. 상부 표면과 하부 표면, 상기 상부 표면에 노출되어 있는 단자(30) 및 상기 단자(30)와 전기 접속하는 리드(29)를 구비한 칩 캐리어(26)와 칩(10) 사이에 탄성중합체층을 형성하는 방법에 있어서,
    상기 칩(10) 위의 소정 거리에 상기 칩 캐리어(26)를 배치하여 상기 칩 캐리어(26)와 칩(10) 사이에 갭(34)을 생성하고, 상기 칩 캐리어의 하부 표면이 상기 칩을 향하게 하는 단계와,
    상기 액체 탄성중합체(50)를 상기 갭(34) 내로 주입하여 액체 탄성중합체(50)가 상기 칩 캐리어(26)와 칩(10) 사이에 배치되도록 함으로써 상기 리드(29)를 칩(10)에 접합시키는 단계와,
    상기 액체 탄성중합체(50)가 상기 갭(34)으로 주입된 후 상기 액체 탄성중합체를 경화시키는 단계를 특징으로 하는 탄성중합체층의 형성 방법.
  23. 제22항에 있어서,
    상기 리드(29)는 상기 경화 단계가 시작될때 상기 액체 탄성중합체(50)와 접촉되는 것을 특징으로 하는 탄성중합체층의 형성 방법.
  24. 제23항에 있어서,
    상기 리드(29)는 상기 경화 단계가 시작될 때 상기 액체 탄성충합체(50)에 의해 둘러싸이는 것을 특징으로 하는 탄성중합체층의 형성 방법.
  25. 제22항에 있어서,
    상기 칩 캐리어(26)는 상기 단자(30)와 주변부(44)를 지탱하는 중앙부(27)를 갖는 지지구조물과, 처음에 상기 중앙부(27)로부터 상기 주변부(44)로 연장되는 상기 리드(29)를 구비하고 ,
    상기 배치 단계는 상기 지지구조물의 상기 중앙부(27)가 상기 칩(10)위에 놓여지도록 상기 주변부(44)를 지지하는 단계이고,
    상기 접합 단계는 상기 주변부(44)로부터 상기 리드(29)를 분리하고 상기 칩(10)에 상기 리드(29)를 접속시키는 단계를 포함하는 것을 특징으로 하는 탄성중합체층의 형성 방법.
  26. 제25항에 있어서,
    상기 접합 단계는 우선 상기 주변부(44)에 상기 리드(29)를 접속시키고, 상기 리드(29)의 일부를 상기 칩(10)에 접속시키며, 다른 리드(29)의 일부를 상기 주변부(44)에 접속시키고, 최종적으로 상기 리드(29)를 상기 칩(10)에 접속시킴으로써 상기 지지 구조물의 중앙부(27)가 상기 칩(10)위에서 지지되도록 상기 리드(29)를 연속적으로 분리하는 단계를 포함하는 것을 특징으로 하는 탄성중합체층의 형성 방법.
  27. 제22항에 있어서,
    상기 경화 단계는 초기 경화 단계에서 상기 액체(350)를 부분적으로 경화시킨 다음 최종적으로 상기 부분 경화된 액체(350)를 경화시키는 단계를 포함하고,
    상기 초기 경화 단계 이후와 상기 경화 단계 전에 미리 선택된 수직 위치로 상기 단자(331 내지 334)를 배치시키는 단계를 더 포함하는 것을 특징으로 하는 탄성중합체층의 형성 방법.
  28. 제27항에 있어서,
    상기 배치 단계는 상기 단자(331-334)를 기판(380)의 아래쪽으로 미는 단계를 포함하는 것을 특징으로 하는 탄성중합체층의 형성 방법.
  29. 제22항에 있어서,
    상기 주입 단계에 앞서 기판(380)을 상기 단자에 인접하게 배치시킴으로써 상기 갭(34) 안으로의 상기 액체(350)의 주입이 상기 단자(331 내지 334)가 상기 기판(380)에 대해 위쪽으로 힘을 받도록 상기 단자(331 내지 334)의 수직 위치를 제어하는 단계를 더 포함하는 것인 탄성중합체층의 형성 방법.
  30. 플렉시블한 칩 캐리어층(328)의 일측에 복수의 단자(331 내지 333)를 배치시키는 방법에 있어서,
    상기 칩 캐리어층(328)과 칩(310) 사이에 부분 경화된 유동성 재료(350)층을 배치시킴으로써 상기 유동성 재료층(350)이 상기 플렉시블층(328) 아래에 배치되고, 상기 단자(331 내지 334)는 상기 유동성 재료층(350)으로부터 떨어져서 상기 플렉시블층(328)으로부터 윗쪽 방향으로 연장되도록하는 유동성 재료층의 배치 단계와,
    상기 단자(331 내지 334)의 선단이 상기 성형 기판(380)의 형상과 실질적으로 같은 모양이 되는 표면을 정할 때까지 성형 기판(380)으로 상기 단자(331 내지 334)를 상기 칩(310) 방향으로 미는 단계와;
    상기 밀기 단계가 끝난 후, 상기 단자(331 내지 334)가 상기 표면을 규정하는 동안에 상기 유동성 재료(350) 층을 경화시키는 단계를 특징으로 하는 복수의 단자 배치 방법.
  31. 제30항에 있어서,
    상기 유동성 재료(350)는 상기 경화 단계 동안 탄성중합체를 형성하는 것을 특징으로 하는 복수의 단자 배치 방법.
  32. 제31항에 있어서,
    상기 유동성 재료(350)는 부분적으로 경화되지만 상기 밀기 단계에 앞서서 유동적인 상태를 유지하는 것을 특징으로 하는 복수의 단자 배치 방법.
  33. 제30항에 있어서,
    상기 성형 기판은 평면(380)이고, 상기 단자(331 내지 334)에 의해 한정되는 표면은 평면이 되는 것을 특징으로 하는 복수의 단자 배치 방법.
  34. 제33항에 있어서,
    상기 배치 단계는 상기 칩(310) 위의 소정의 거리에 상기 플렉시블층(328)을 배치하여 상기 플렉시블층(328)과 상기 칩(310) 사이에 갭(34)을 만드는 단계와,
    액체 탄성중합체(350)가 상기 플렉시블층(328)과 상기 칩(310) 사이에 배치되도록 액체 탄성중합체(350)를 상기 갭(34)에 주입하는 단계와,
    부분 경화되지만 유동성을 갖는 탄성중합체(350)를 만들기 위해 상기 액체 탄성중합체(350)를 부분적으로 경화시키는 단계를 특징으로 하는 복수의 단자 배치 방법.
KR1019950701989A 1993-09-20 1994-08-05 다이와칩캐리어간의인터페이스형성방법 KR100322289B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/123882 1993-09-20
US08/123,882 US5477611A (en) 1993-09-20 1993-09-20 Method of forming interface between die and chip carrier
PCT/US1994/008812 WO1995008856A1 (en) 1993-09-20 1994-08-05 Method of forming interface between die and chip carrier

Publications (2)

Publication Number Publication Date
KR950704837A KR950704837A (ko) 1995-11-20
KR100322289B1 true KR100322289B1 (ko) 2002-06-20

Family

ID=22411468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950701989A KR100322289B1 (ko) 1993-09-20 1994-08-05 다이와칩캐리어간의인터페이스형성방법

Country Status (6)

Country Link
US (1) US5477611A (ko)
EP (1) EP0674814A4 (ko)
JP (1) JPH08504063A (ko)
KR (1) KR100322289B1 (ko)
AU (1) AU7481194A (ko)
WO (1) WO1995008856A1 (ko)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
AU4782293A (en) * 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
KR0153387B1 (ko) * 1993-12-16 1998-12-01 가네꼬 히사시 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
JP3807508B2 (ja) 1995-09-18 2006-08-09 テセラ，インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
CA2198305A1 (en) * 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
JP3608205B2 (ja) 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
WO1998018164A1 (fr) 1996-10-17 1998-04-30 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple
JP3584470B2 (ja) * 1996-10-22 2004-11-04 セイコーエプソン株式会社 フィルムキャリアテープの製造方法及び半導体装置の製造方法
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
KR100306937B1 (ko) * 1996-12-04 2001-12-17 모기 준이치 수지 밀폐형 반도체 장치 및 그의 제조 방법
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
AU6121598A (en) * 1997-03-10 1998-09-29 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
US7714235B1 (en) * 1997-05-06 2010-05-11 Formfactor, Inc. Lithographically defined microelectronic contact structures
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US5889321A (en) * 1997-06-17 1999-03-30 International Business Machines Corporation Stiffeners with improved adhesion to flexible substrates
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5923959A (en) 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6333565B1 (en) 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
KR100302594B1 (ko) 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE19908474C2 (de) * 1999-02-26 2001-02-15 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht
JP3846550B2 (ja) 1999-03-16 2006-11-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6602740B1 (en) * 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
FR2805639B1 (fr) * 2000-02-29 2002-05-24 Schlumberger Systems & Service Procede de fixation d'un module a un corps de carte
DE10016135A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Gehäusebaugruppe für ein elektronisches Bauteil
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6698092B2 (en) * 2001-10-31 2004-03-02 Hewlett-Packard Development Company, L.P. Methods and systems for forming a die package
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
JP4200758B2 (ja) * 2002-12-26 2008-12-24 株式会社日立ハイテクノロジーズ パネルの樹脂塗布方法、ディスプレイ用パネルの製造方法及び樹脂塗布装置
US7087465B2 (en) * 2003-12-15 2006-08-08 Philips Lumileds Lighting Company, Llc Method of packaging a semiconductor light emitting device
US7201583B2 (en) * 2003-12-31 2007-04-10 Intel Corporation Three-dimensional flexible interposer
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US9347987B2 (en) * 2009-11-06 2016-05-24 Intel Corporation Direct liquid-contact micro-channel heat transfer devices, methods of temperature control for semiconductive devices, and processes of forming same
US9704818B1 (en) 2016-07-06 2017-07-11 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055913A (en) * 1986-11-20 1991-10-08 Gao Gesellschaft Fur Automation Und Organisation Mbh Terminal arrangement for integrated circuit device
US5130781A (en) * 1988-04-15 1992-07-14 Ibm Corporation Dam for lead encapsulation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1397181A (en) * 1973-01-16 1975-06-11 Lucas Electrical Co Ltd Film circuit assemblies
DE2413935A1 (de) * 1974-03-20 1975-10-16 Schering Ag 4-(polyalkoxy-phenyl)-2-pyrrolidone
US4017495A (en) * 1975-10-23 1977-04-12 Bell Telephone Laboratories, Incorporated Encapsulation of integrated circuits
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4163072A (en) * 1977-06-07 1979-07-31 Bell Telephone Laboratories, Incorporated Encapsulation of circuits
JPS5674951A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Semiconductor device
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
JPS6076149A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ
JPS6195539A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体装置およびその製造方法
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPS6353939A (ja) * 1986-08-25 1988-03-08 Hitachi Ltd 電子装置およびその製造方法
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US4953173A (en) * 1987-08-08 1990-08-28 Kabushiki Kaisha Toshiba Semiconductor device
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2949969B2 (ja) * 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055913A (en) * 1986-11-20 1991-10-08 Gao Gesellschaft Fur Automation Und Organisation Mbh Terminal arrangement for integrated circuit device
US5130781A (en) * 1988-04-15 1992-07-14 Ibm Corporation Dam for lead encapsulation

Also Published As

Publication number Publication date
AU7481194A (en) 1995-04-10
EP0674814A1 (en) 1995-10-04
EP0674814A4 (en) 1998-02-25
WO1995008856A1 (en) 1995-03-30
JPH08504063A (ja) 1996-04-30
US5477611A (en) 1995-12-26
KR950704837A (ko) 1995-11-20

Similar Documents

Publication Publication Date Title
KR100322289B1 (ko) 다이와칩캐리어간의인터페이스형성방법
US6000924A (en) Pressurized underfill encapsulation of integrated circuits
US6169328B1 (en) Semiconductor chip assembly
US6723584B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US7368818B2 (en) Methods of making microelectronic assemblies including compliant interfaces
KR102157944B1 (ko) 수지 밀봉 방법
KR102119992B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
JPH0845972A (ja) 半導体デバイスの製造方法
CN109383047B (zh) 树脂成型装置以及树脂成型品的制造方法
KR20210124428A (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
JP2017056739A (ja) 樹脂モールド金型及び樹脂モールド装置
TW201910088A (zh) 樹脂成型品的搬運機構、樹脂成型裝置以及樹脂成型品的製造方法
JP2008041846A (ja) フリップチップの樹脂注入成形方法及び金型
KR20210124429A (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
US11712823B2 (en) Molding die for compression molding with resin leakage prevention member
CN113211686B (zh) 树脂成型装置及树脂成型品的制造方法
KR20060119943A (ko) 인캡슐런트를 이용한 부분 캡슐화 방법 및 장치
KR20100075715A (ko) 볼 주입 방법 및 장치
CN117296137A (zh) 成型模、树脂成型装置及树脂成型品的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 13

EXPY Expiration of term