KR950035112A - 감소된 메모리 요구를 구비한 콘벌루셔널 인터리버와 그 어드레스 제네레이터 - Google Patents

감소된 메모리 요구를 구비한 콘벌루셔널 인터리버와 그 어드레스 제네레이터 Download PDF

Info

Publication number
KR950035112A
KR950035112A KR1019950011162A KR19950011162A KR950035112A KR 950035112 A KR950035112 A KR 950035112A KR 1019950011162 A KR1019950011162 A KR 1019950011162A KR 19950011162 A KR19950011162 A KR 19950011162A KR 950035112 A KR950035112 A KR 950035112A
Authority
KR
South Korea
Prior art keywords
cell
accumulator
symbol
address
symbols
Prior art date
Application number
KR1019950011162A
Other languages
English (en)
Other versions
KR100362090B1 (ko
Inventor
후앙 젱
Original Assignee
로버트 에이. 스코트
제너럴 인스트루먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이. 스코트, 제너럴 인스트루먼트 코포레이션 filed Critical 로버트 에이. 스코트
Publication of KR950035112A publication Critical patent/KR950035112A/ko
Application granted granted Critical
Publication of KR100362090B1 publication Critical patent/KR100362090B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 콘벌루셔널 인터리버와 어드레신 제작을 제공한다. 연속적인 심볼(B)을 포함하는 에러까지 그들이 적어도 N인터리밍 심볼과 서로 다른 하나로부터 분리된 것과 같이 인터리브 될 수 있다. RAM과 같은 메모리는 데이터 흐름으로 축적하는 심볼에 대하여 증가하는 크기의 제공된 (B-1)셀에 구성된다. 셀의 첫번째 하나는 M심볼을 축적하는 적당한 M저장위치를 가진다. 셀의 각 연속적인 하나는 바로 앞선 셀보다 더 많은 M심볼을 축적하기 위해 바로 앞선 셀보다 더 많은 M저장위치를 가지고, 여기서 M=N/B이다. 셀을 일반적으로 어드레스된 셀에 다음 기록 심볼 위치로 흐르는 것으로부터 다음 기록 심볼에 연속적으로 어드레스되고 다음 기록 심볼 위치를 바로 뒤 따르는 일반적으로 어드레스된 셀의 위치로부터 심벌을 독출한다. 위치는 셀에 마지막 위치가 셀에 첫번째 위치로 따르는 것과 같은 제1회전 방법으로 억세스 된다. 셀은 (B-1)번째 셀이 첫번째 셀을 따르거나 반대로 따르는 것과 같이 제2회전 방법으로 어드레스 된다. 인터리빙 트랜스피 스테이지는(B-1)번째 셀과 인터리버 출력 다음 심볼 바로 트랜스터 사이에 저공될 수 있다. 흐름으로부터 각 연속적인 심볼은 셀의 다음 연속적인 하나에 기록된다. 디인터버리는 같은 구조를 갖춘 것을 제공한다.

Description

감소된 메모리 요구를 구비한 콘벌루셔널 인터리버와 그 어드레스 제네레이터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 인터리버의 블럭도, 제4도는 본 발명에 다른 인터리버 RAM의 구분을 실예로 나타낸 설명도, 제5도는 본 발명에 따른 RAM 셀이 어떻게 연속적으로 적재와 독출을 하는 지를 설명하기 위한 설명도.

Claims (16)

  1. 에러를 포함하는 심볼이 적어도 N인터리리빙 심볼에 의해 서로 분리되는 것과 같은 에러를 포함하는 B연속적인 심볼까지 분리되도록 심볼의 흐름을 인터리빙 하기 위한 콘벌루셔널 인터리버에 있어서, 상기 흐름으로 버터 심볼을 저장하기 위해 증가된 크기의 (B-1)셀의 제공하도록 구성되고, 상기 셀중 첫번째 하나가 M심볼을 저장하도록 채택된 M저장위치를 갖추며, 상기 셀중 각 연속적인 하나가 상기 바로 앞선 셀보다 더 많은 M심볼을 저장하기 위해 바로 앞선 셀보다 더 많은 M저장 위치를 갖는 메모리 수단과, 여기서 M=M/B, 흐름으로부터 현재 어드레스된 셀에서의 다음의 기록심볼 위치까지 다음 심볼을 기록하도록 상기 셀을 연속적으로 어드레싱하기 위한 수단을 구비하여 구성되고, 상기 위차가 제1회전 방법에 따라 억세스 되어 셀의 마지막 위치가 그 셀에서의 제1위치에 의해 뒤따르며, 상기 셀이 2회전 방법에 따라 어드레스 되어 (B-1)번째 셀이 첫번째 셀 또는 그 역에 의해 뒤따르고, 상기 흐름으로부터의 각 연속적인 심볼이 상기 셀중 다음 연속적인 하나에 기록되는 것을 특징으로 하는 콘벌루셔널 인터리버.
  2. 제1항에 있어서, 상기 어드레싱 수단이, 상기 (B-1)셀의 다른 하나와 각 관련된 상기 (B-1) 누산기와, 그와 관련된 셀에서 개시하는 위치로 상기 각 누산기를 초기화하기 위한 수단, 상기 제1회전 방법으로 셀을 기억위치로 알맞게 억세스하고, 심볼이 셀에 기록된 후 그와 관련된 셀에서 다음 위치 어드레스에 누산기를 증가하기 위한 수단 및, 상기 제2회전 방법으로 상기 셀 어드레스에 메모리 수단의 어드레스 포트에 상기 누산기를 연속적으로 연결하기 위한 수단을 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 인터리버.
  3. 제2항에 있어서, 상기 메모리 수단이 상기 어드레스 포트에 부가하여 기록제어 및 독출제어를 갖춘 램덤 억세스 메모리를 구비하여 구성되고, 상기 인터리버가, 누산기의 셀과 누산기로 지적된 위치에 기록되는 상기 데이터 흐름으로 다음 심볼을 가능하게하는 상기 어드레스 포트에 첫번째로 연결될때 상기 기록제어를 가능하게 하고, 누산기가 상기 다음 셀 위치로부터 독출되는 심불이 가능한 다음 셀 위치에 증가될때 상기 독출제어를 가능하게 하기 위한 제어수단을 더 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 인터리버.
  4. 제1항에 있어서, 상기 메모리 수단이 어드레스 포트와 기록제어 및 독출제어를 갖춘 램덤 억세스 메모리를 구비하여 구성되고, 상기 인터리버가, 상기 어드레싱 수단으로 상기 어드레스 포트에 입력한 어드레스로 명기한 셀과 셀 위치에 기록되는 상기 데이터 흐름에 다음 심볼을 가능하게 하는 상기 기록제어를 할 수 있게 하고, 상기 어드레스가 상기 바로 뒤 따르는 셀위치로 독출되는 심볼이 가능한 바로 뒤 따르는 셀위치에 증가된 후 상기 독출제어를 가능하게 하기 위한 제어수단을 더 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 인터리버.
  5. 제1항에 있어서, 트랜스터 스테이지가 상기 (B-1)번째 셀과 첫번째 셀 사이에 제공되고, 상기 셀은 (B-1)번째 셀이 상기 트랜스터 스테이지로 바로 따르는 것과 같은 상기 제2회전 방법에 어드레스 되고, 차례로 상기 첫번째 셀로 바로 따르거나 역으로 따르는 것을 특징으로 하는 콘벌루셔널 인터리버.
  6. 제5항에 있어서, 상기 트랜스터 스테이지가 상기 메모리 수단의 저장위치를 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 인터리버.
  7. B에서 인터리버로 분리될 수 있는 버스트 에러를 포함하는 연속적인 심볼이 최대이고, N에서 인터리버로 부터 에러 사이로 분리 삽입되는 것이 최소인 (B,N) 콘벌루셔널 인터리버/디인터리버를 위한 어드레스 제네레이터에 있어서, 연속적으로 증가하는 길이의 (B-1) 인터리버 또는 디인터리버 셀의 다른 하나와 관련된 (B-1) 누산기와, 누산기와 관련된 셀에 제1저장 위치를 명시하는 개시 어드레스와 상기 각 누산기를 초기화 하기 위한 수단, 심볼이 누산기와 관련된 셀에 기록된 후 다음 셀 위치 어드레스에 각 누산기를 증가시키고, 상기 다음 셀 위치 어드레스는 셀에 첫번째 위치가 셀에 마지막 위치에 이어 어드레스된 것과 같은 제1회전 방법이 제공되는 증가수단 및, (B-1) 셀이 첫번째 셀 또는 반대로 따르는 것과 같은 제2회전 방법에 상기 셀 어드레스에 상기 누산기를 연결하기 위한 수단을 구비하여 구성되고, 상기 흐름으로부터 상기 각 연속적인 흐름이 다음 연속적인 하나에 기록되는 것을 특징으로 하는 어드레스 제네레이터.
  8. 제7항에 있어서, 누산기가 누산기로 지적된 셀과 셀 위치에 기록되는 상기 데이터 흐름에 다음 부호를 가능하게 어드레스 셀의 첫번째 연결할때 상기 셀의 기록제어 입력이 가능하게 하기 위한 제어 수단이고, 누산기가 상기 다음 셀 위치로 부터 독출되는 부호를 가능하게 하는 다음 셀 위치에 증가 될때 상기 셀의 독출 제어 입력이 가능하게 하기 위한 제어 수단을 더 구비하여 구성된 것을 특징으로 하는 어드레스 제네레이터.
  9. 제7항에 있어서, 트랜스퍼 스테이지가 상기 (B-1)번째 셀과 상기 첫번째 셀 사이에 제공되고, 상기 셀은 (B-1)번째 셀이 상기 트랜스퍼 스테이지로 바로 뒤 따르는 것과 같은 제2회전 방법에 어드레스 되고 교대로 상기 첫번째 셀 또는 반대로 바로 뒤 따르는 것을 제공하는 것을 특징으로 하는 어드레스 제네레이터.
  10. 제9항에 있어서, 상기 트랜스퍼 스테이지가 상기 메모리 수단의 저장위치를 구비하여 구성된 것을 특징으로 하는 어드레스 제네레이터.
  11. 적어도 N인터리빙 심볼에 의해 인터리브된 데이터 흐름에서 서로 것으로 분리된 B연속적인 심볼의 세트를 재구성하기 위한 콘벌루셔널 디인터리버에 있어서, 상기 흐름으로부터 심볼을 저장하기 위해 증가된 크기의 (B-1)셀의 제공하도록 구성되고, 상기 셀중 첫번째 하나가 M심볼을 저장하도록 채택된 M저장위치를 갖추며, 상기 셀중 각 연속적인 하나가 상기 바로 앞선 셀보다 더 많은 M심볼을 저장하기 위해 바로 앞선 셀보다 더 많은 M저장 위치를 갖는 메모리 수단과, 여기서 M=N/B, 흐름으로부터 현재 어드레스된 셀에서의 다음의 기록심볼 위치까지 다음 심볼을 기록하도록 상기 셀을 연속적으로 어드레싱하기 위한 수단을 구비하여 구성되고, 상기 위치가 제1회전 방법에 따라 억세스 되어 셀의 마지막 위치가 그 셀에서 제1위치에 의해 뒤따르며, 상기 셀이 제2회전 방법에 따라 어드레스 되어 (B-1)번째 셀이 첫번째 셀 또는 그 역에 의해 뒤따르고, 상기 흐름으로부터의 각 연속적인 심볼이 상기 셀중 다음 연속적인 하나에 기록되는 것을 특징으로 하는 콘벌루셔널 디인터리버.
  12. 제11항에 있어서, 상기 어드레싱 수단이, 상기 (B-1)셀의 다른 하나와 각 관련된 (B-1) 누산기와, 그와 관련된 셀에서 개시하는 위치로 상기 각 누산기를 초기화하기 위한 수단, 상기 제1회전 방법으로 셀에 기억위치로 알맞게 억세스하고, 심볼이 셀에 기록된 후 그와 관련된 셀에서 다음 위치 어드레스에 누산기를 증가하기 위한 수단 및. 상기 제2회전 방법으로 상기 어드레스에 메모리 수단의 어드레스 포트에 상기 누산기를 연속적으로 연결하기 위한 수단을 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 디인터리버.
  13. 제12항에 있어서, 상기 메모리 수단이 상기 어드레스 포트에 부가하여 기록제어 및 독출제어를 갖춘 램덤 억세스 메모리를 구비하여 구성되고, 상기 인터리버가, 누산기의 셀과 누산기로 지적된 위치에 기록되는 상기 데이터 흐름으로 다음 심볼을 가능하게 하는 상기 어드레스 포트에 첫번째로 연결될때 상기 기록제어를 가능하게 하고, 누산기가 상기 다음 셀 위치로부터 독출되는 심볼이 가을한 다음 셀 위치에 증가될때 상기 독출제어를 가능하게 하기 위한 제어수단을 더 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 디인터리버.
  14. 제11항에 있어서, 상기 메모리 수단이 어드레스 포트와 기록제어 및 독출제어를 갖춘 램덤 억세스 메모리를 구비하여 구성되고, 상기 인터리버가, 상기 어드레싱 수단으로 상기 어드레스 포트에 입력한 어드레스로 명기한 셀과 셀 위치에 기록되는 상기 데이터 흐름에 다음 심볼을 가능하게하는 상기 기록제어를 할 수 있게 하고, 상기 어드레스가 상기 바로 뒤 따르는 셀 위치로 독출되는 심볼이 가능한 바로 뒤 따르는 셀 위치에 증가된 후 상기 독출제어를 가능하게 하기 위한 제어수단을 더 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 디인터리버.
  15. 제11항에 있어서, 트랜스퍼 스테이지가 상기 (B-1)번째 셀과 첫번째 셀 사이에 제공되고, 상기 셀은 (B-1)번째 셀이 상기 트랜스퍼 스테이지로 바로 따라는 것과 같은 상기 제2회전 방법에 어드레스 되고, 차례로 상기 첫번째 셀로 바로 따르거나 역으로 따르는 것을 특징으로 하는 콘벌루셔널 디인터리버.
  16. 제15항에 있어서, 상기 트랜스퍼 스테이지가 상기 메모리 수단의 저장위치를 구비하여 구성된 것을 특징으로 하는 콘벌루셔널 디인터리버.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011162A 1994-05-04 1995-05-04 콘벌루셔널인터리버및디인터리버와,그어드레스제네레이터 KR100362090B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/238,259 US5537420A (en) 1994-05-04 1994-05-04 Convolutional interleaver with reduced memory requirements and address generator therefor
US8/238,259 1994-05-04
US08/238,259 1994-05-04

Publications (2)

Publication Number Publication Date
KR950035112A true KR950035112A (ko) 1995-12-30
KR100362090B1 KR100362090B1 (ko) 2003-02-05

Family

ID=22897141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011162A KR100362090B1 (ko) 1994-05-04 1995-05-04 콘벌루셔널인터리버및디인터리버와,그어드레스제네레이터

Country Status (12)

Country Link
US (1) US5537420A (ko)
EP (1) EP0681373B1 (ko)
JP (1) JP3634004B2 (ko)
KR (1) KR100362090B1 (ko)
AT (1) ATE232337T1 (ko)
AU (1) AU683355B2 (ko)
CA (1) CA2148199C (ko)
DE (1) DE69529546T2 (ko)
DK (1) DK0681373T3 (ko)
ES (1) ES2191689T3 (ko)
NO (1) NO315886B1 (ko)
TW (1) TW245862B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659580A (en) * 1994-11-29 1997-08-19 Lucent Technologies Inc. Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister
US5898710A (en) * 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5764649A (en) * 1996-03-29 1998-06-09 Amati Communications Corporation Efficient address generation for convolutional interleaving using a minimal amount of memory
US5828671A (en) * 1996-04-10 1998-10-27 Motorola, Inc. Method and apparatus for deinterleaving an interleaved data stream
US5719875A (en) * 1996-06-11 1998-02-17 Lucent Technologies Inc. Systematic convolution interleavers and deinterleavers
KR100192797B1 (ko) * 1996-07-01 1999-06-15 전주범 정적 램을 이용한 길쌈인터리버의 구조
US5940863A (en) * 1996-07-26 1999-08-17 Zenith Electronics Corporation Apparatus for de-rotating and de-interleaving data including plural memory devices and plural modulo memory address generators
KR100186627B1 (ko) * 1996-09-21 1999-05-15 삼성전자 주식회사 베이스 밴드 인터리버
US6061815A (en) * 1996-12-09 2000-05-09 Schlumberger Technologies, Inc. Programming utility register to generate addresses in algorithmic pattern generator
DE69732896T2 (de) * 1997-01-31 2006-05-11 Alcatel Verfahren und Geräte zur Schachtelung/Entschachtelung von digitalen Daten und Kommunikationssystem
US5912898A (en) * 1997-02-27 1999-06-15 Integrated Device Technology, Inc. Convolutional interleaver/de-interleaver
KR100255304B1 (ko) * 1997-04-08 2000-05-01 김영환 디지탈 통신기기의 컨벌루셔널 디인터리버
KR100237745B1 (ko) * 1997-05-23 2000-01-15 김영환 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법
JP3239084B2 (ja) * 1997-05-30 2001-12-17 株式会社次世代デジタルテレビジョン放送システム研究所 マルチキャリア伝送インターリーブ装置及び方法
KR19990003242A (ko) 1997-06-25 1999-01-15 윤종용 구조적 펀처드 길쌈부호 부호와 및 복호기
US5938763A (en) * 1997-08-06 1999-08-17 Zenith Electronics Corporation System for transposing data from column order to row order
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
US6014761A (en) * 1997-10-06 2000-01-11 Motorola, Inc. Convolutional interleaving/de-interleaving method using pointer incrementing across predetermined distances and apparatus for data transmission
KR100248396B1 (ko) * 1997-10-24 2000-03-15 정선종 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법
KR100556469B1 (ko) * 1998-01-12 2006-04-21 엘지전자 주식회사 인터리브/디인터리브 장치
JP3295372B2 (ja) * 1998-04-22 2002-06-24 日本プレシジョン・サーキッツ株式会社 デインターリーブ装置
US6178530B1 (en) 1998-04-24 2001-01-23 Lucent Technologies Inc. Addressing scheme for convolutional interleaver/de-interleaver
EP1304810B1 (en) * 1998-04-27 2007-02-28 Matsushita Electric Industrial Co., Ltd. Convolutional interleaving method
JP4081875B2 (ja) * 1998-09-08 2008-04-30 ソニー株式会社 符号化装置および方法、復号装置および方法、並びに提供媒体
WO2000027035A1 (en) * 1998-10-30 2000-05-11 Broadcom Corporation Generalized convolutional interleaver/deinterleaver
US6278715B1 (en) * 1998-11-05 2001-08-21 Qualcom Incorporated System and method for reducing deinterleaver memory requirements through chunk allocation
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
JP2000224051A (ja) * 1999-01-22 2000-08-11 Texas Instr Inc <Ti> たたみこみインタ―リ―ビング用の効率的メモリアドレス指定方式
KR100330238B1 (ko) * 1999-04-02 2002-03-25 윤종용 통신시스템의 인터리빙/디인터리빙 장치 및 방법
KR100362557B1 (ko) * 1999-04-06 2002-11-27 삼성전자 주식회사 이차원 인터리빙 장치 및 방법
US6553517B1 (en) 1999-04-09 2003-04-22 Sony Corporation Interleavers and de-interleavers
EP1367728A1 (en) * 1999-05-19 2003-12-03 Samsung Electronics Co., Ltd. Turbo interleaving aparatus and method
KR100350683B1 (ko) * 1999-08-28 2002-08-28 삼성전자 주식회사 데이터 디인터리버 및 어드레스 발생방법
KR100645730B1 (ko) * 1999-12-30 2006-11-13 주식회사 케이티 매직 매트릭스를 이용한 인터리빙 방법
US6662332B1 (en) * 2000-07-05 2003-12-09 3Com Corporation Interleaver for burst error correction
US7770010B2 (en) * 2000-09-18 2010-08-03 Wideband Semiconductors Inc. Dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
US6714599B1 (en) * 2000-09-29 2004-03-30 Qualcomm, Incorporated Method and apparatus for efficient processing of signal in a communication system
US7385949B1 (en) 2001-06-05 2008-06-10 Broadcom Corporation System and method for de-interleaving data in a wireless receiver
EP1388947A1 (en) 2002-08-05 2004-02-11 Alcatel System with interleaver and deinterleaver
KR100518295B1 (ko) * 2003-03-14 2005-10-04 삼성전자주식회사 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
US6839870B2 (en) 2003-03-21 2005-01-04 Terayon Communications Systems, Inc. Error-correcting code interleaver
US7225306B2 (en) 2004-06-23 2007-05-29 Texas Instruments Incorporated Efficient address generation for Forney's modular periodic interleavers
KR100739684B1 (ko) 2004-08-05 2007-07-13 삼성전자주식회사 저밀도 패리티 체크 행렬 생성 장치 및 방법
US7457993B2 (en) 2004-11-16 2008-11-25 Texas Instruments Incorporated Error free dynamic rate change in a digital subscriber line DSL with constant delay
US7716563B2 (en) * 2004-11-30 2010-05-11 Ciena Corporation Method and apparatus for the efficient implementation of a totally general convolutional interleaver in DMT-based xDSL systems
CN101120508B (zh) * 2005-02-14 2012-10-10 皇家飞利浦电子股份有限公司 用于进行交织或去交织的方法和设备
US7657818B2 (en) * 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
US7644340B1 (en) * 2005-07-08 2010-01-05 Marvell International Ltd. General convolutional interleaver and deinterleaver
TWI269535B (en) * 2005-09-13 2006-12-21 Sunplus Technology Co Ltd Convolutional interleaving and de-interleaving circuit and method
KR100733767B1 (ko) 2005-12-05 2007-06-29 한국전자통신연구원 시간 디인터리빙 장치 및 방법
US20070277064A1 (en) * 2006-05-02 2007-11-29 Mediatek Inc. Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator
KR101535833B1 (ko) * 2007-07-26 2015-07-13 삼성전자주식회사 스트림 처리 장치 및 방법
DE112008001885T5 (de) * 2007-07-26 2010-06-02 Samsung Electronics Co., Ltd., Suwon Vorrichtung zum Verarbeiten von Streams und Verfahren hierfür
KR101623730B1 (ko) * 2009-11-23 2016-05-25 삼성전자주식회사 인터리버 장치
US8799750B1 (en) * 2011-05-09 2014-08-05 Xilinx, Inc. Convolutional interleaver for bursty memory access
GB2512601B (en) * 2013-04-02 2016-02-10 Sony Corp Transmitters and methods for transmitting signals

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084226A (en) * 1976-09-24 1978-04-11 Sperry Rand Corporation Virtual address translator
GB2059723A (en) * 1979-09-19 1981-04-23 Marconi Co Ltd Interleavers for digital data signals
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
JPS607418B2 (ja) * 1983-10-05 1985-02-25 日立電子株式会社 インタ−リ−ブ処理回路
JPS6437125A (en) * 1987-07-31 1989-02-07 Csk Corp Cross coding method and device therefor
US5172379A (en) * 1989-02-24 1992-12-15 Data General Corporation High performance memory system
US5042033A (en) * 1989-06-05 1991-08-20 Canadian Marconi Corporation RAM-implemented convolutional interleaver
JP3415693B2 (ja) * 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス

Also Published As

Publication number Publication date
AU1784995A (en) 1995-11-09
NO315886B1 (no) 2003-11-03
DK0681373T3 (da) 2003-05-26
US5537420A (en) 1996-07-16
CA2148199A1 (en) 1995-11-05
NO951715D0 (no) 1995-05-03
NO951715L (no) 1995-11-06
TW245862B (en) 1995-04-21
KR100362090B1 (ko) 2003-02-05
EP0681373B1 (en) 2003-02-05
ES2191689T3 (es) 2003-09-16
JP3634004B2 (ja) 2005-03-30
EP0681373A3 (en) 1996-10-16
DE69529546T2 (de) 2004-02-19
ATE232337T1 (de) 2003-02-15
CA2148199C (en) 2000-11-21
AU683355B2 (en) 1997-11-06
EP0681373A2 (en) 1995-11-08
DE69529546D1 (de) 2003-03-13
JPH0865177A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
KR950035112A (ko) 감소된 메모리 요구를 구비한 콘벌루셔널 인터리버와 그 어드레스 제네레이터
TW334535B (en) Data de-rotator and de-interleaver
KR960008833A (ko) 반도체 기억 장치
KR860003608A (ko) 직렬데이타 입력회로 및 직렬데이타 출력회로를 갖춘 반도체 메모리 장치
KR840000838A (ko) 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치
US7319610B2 (en) MTP storage medium and access algorithm method with traditional OTP
US4800535A (en) Interleaved memory addressing system and method using a parity signal
KR920009112A (ko) 디지탈 통신 단자 전원 보존기술
EP1632950A1 (en) Non-volatile memory device with improved initialization readout speed
KR890002773A (ko) 디지탈 비데오 신호의 기억 장치 및 그 방법
US20080195823A1 (en) Method and apparatus for convolutional interleaving/de-interleaving technique
KR0167629B1 (ko) 순차 액세스 동작을 수행하는 메모리 회로
KR960016166A (ko) 런렝스 부호의 복호회로
US5530934A (en) Dynamic memory address line decoding
JP2004362756A5 (ko)
US6041015A (en) Semiconductor type memory device having consecutive access to arbitrary memory address
JP3102754B2 (ja) 情報利用回路
JP4629198B2 (ja) 演算装置及び演算方法
JPH0535519B2 (ko)
KR0119516Y1 (ko) 가변속도 기록장치
KR920008672A (ko) 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
SU1159067A1 (ru) Посто нное запоминающее устройство
JPH07210455A (ja) 記憶装置
KR970049609A (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee