CN101120508B - 用于进行交织或去交织的方法和设备 - Google Patents

用于进行交织或去交织的方法和设备 Download PDF

Info

Publication number
CN101120508B
CN101120508B CN2006800049007A CN200680004900A CN101120508B CN 101120508 B CN101120508 B CN 101120508B CN 2006800049007 A CN2006800049007 A CN 2006800049007A CN 200680004900 A CN200680004900 A CN 200680004900A CN 101120508 B CN101120508 B CN 101120508B
Authority
CN
China
Prior art keywords
symbol
row
order
stored
buffer storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800049007A
Other languages
English (en)
Other versions
CN101120508A (zh
Inventor
B·范登博施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101120508A publication Critical patent/CN101120508A/zh
Application granted granted Critical
Publication of CN101120508B publication Critical patent/CN101120508B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

交织改善了数字通信和存储系统中的抗噪性。根据已知方案，交织/去交织的实现是通过将符号以逐行的次序存储在R行×C列的临时存储器表中，并且以逐列的次序读出它们(并且反之亦然，因此获得重新安排的次序)来实现。提出了用于交织和去交织的方法和设备，其完成相同的交织/去交织操作，同时减小了临时存储器表的大小。通过使用减小存储器大小的表、并且结合符号取出的次序或在另一个存储器中存储的次序，从而根据重新安排的次序来重新安排符号。本发明另外涉及用于交织和/或去交织的IC和设备。

Description

用于进行交织或去交织的方法和设备
技术领域
本发明涉及去交织方法，并且涉及相应的交织方法。
本发明还涉及去交织器以及相应的交织器。
背景技术
交织用于一些数字通信系统来提高通信的可靠性。已知几种方案的交织和去交织，其中去交织是交织的反操作：例如所谓的块交织，根据该交织方案将待发送的符号序列划分成决，并且对于每个块而言属于该块的符号在发送之前在该块中被混洗。例如，根据特定的块交织方案，使用了一个R行C列的表，表中的每个元素或者单元可以包含一个符号：每个块(一个R×C的符号块)的符号都通过按照逐行的次序存储在该表中并且按照逐列的次序被读出，从而实现混洗，反之亦然。符号可以例如为固定长度的比特串。
这个方案的块交织在形式上可以表述如下：重新排序R×C符号的块，其中每个符号最初具有一个位置索引i，这样使得每个符号取得一个新的位置索引i，其中j＝c×R+r，r＝i DIV C并且c＝i MOD C。
这个块交织方案的变例例如用于(Blu-ray Disc)蓝光光盘(BD)系统，根据该方案使用了248行304列的称作ECC群的块。从上述讨论可以清楚看到，交织/去交织操作可以通过使用248行304列表形式的存储器来实现。
具体在去交织操作中，从光盘取出的ECC块的字节最初按照逐行的次序存储在表中，随后，存储在表中的字节以逐列的次序读出，并且以与读出时相同的次序存储在通常称作缓冲存储器的一个不同的存储器中。这个缓冲存储器通常具有相当大的尺寸，例如为几兆字节的量级，并且通常包含SDRAM存储器类型。缓冲存储器用作用于访问BD的设备(通常被称为驱动器)和主机设备(比如个人计算机)之间的接口。
这个R行×C列字节的表需要适合于完全随机的访问，因为表元素被写入的次序不同于该表元素被读出的次序，例如逐行对逐列。所述考虑导致SRAM存储器的使用，其中每个字节可以被独立寻址。
然而，针对表使用SRAM的主要缺点在于这种类型的存储器费空间并且，对于所要求量的存储器为248×304字节，导致编码器/译码器IC中相当大的区域被分配仅用于该表。
发明内容
本发明的一个目的是提供一种去交织方法和一种允许使用具有减小容量空间的表来交织属于符号块的符号的相应方法。
本发明的另一个目的是提供一种去交织器和其中使用了减小容量空间的表的相应交织器。
根据本发明，第一目的由一种去交织属于R×C个符号的块的符号的方法来实现。其中R和C是整数，在所述块中符号根据各自的位置索引i而被排序。该方法包括：-以重新安排的次序重新排序符号，使得每个符号拥有一个新的位置索引j，这样j＝c×R+r，r＝i DIV C并且c＝i MOD C，以及-以重新安排的次序将符号存储在缓冲存储器中，重新排序和存储符号由以下步骤执行：-使用N行C列的表，N是小于R的整数，在表中以逐行的次序存储该块的N×C个符号的第一子块，-以逐列的次序从表的列中取出各组N个符号，并且在缓冲存储器中彼此相距R个符号的位置上存储各组N个符号，以及针对N×C个符号的随后子块多次应用：所述在表中以逐行的次序存储符号，所述以逐列的次序从表中取出各组N个符号，以及所述在缓冲存储器中存储各组N个符号，所述应用的次数与重新排序块所需的次数一样多，每次存在于每列中的各组N个符号被存储在缓冲存储器中相对于上一次所存储的各组N个符号的随后的位置上。
属于R×C符号块的符号的去交织无需使用R行C列的表来实现，而是使用更小的N行C列的表来实现。
在上述去交织方法中，由于结合表的使用和在缓冲存储器中存储从表的每列中所取出的符号的次序，在缓冲存储器中根据重新安排的次序完成符号的重新安排。
可观察到，原理上可以无需使用任何表完成交织和去交织操作。事实上，例如在去交织中，块的符号可以根据去交织的次序直接独立放置在SDRAM缓冲存储器中。然而，这种不需要任何表的去交织方法有一个主要缺点：对SDRAM缓冲存储器的访问很慢并且低效。
事实上，SDRAM存储器具有可独立寻址的一些项，其由若干字节组成，例如8或16字节，并且如果这些项被立即访问则对SDRAM存储器的访问效率达到最高。这反映了这样的事实，即SDRAM存储器非常适合于访问其中包含相对大的数据包的转移的情况。相反，当小于单个项的字节量被写入时，效率上受到损失，效率上的损失有时又称作带宽或带宽代价上的损失。显然，对于带宽损失最恶劣的情况是发生在当个别字节以非连续次序被访问时。
相反，在根据本发明的方法中，与已知方法相比，对缓冲存储器的访问保持相对高效，因为符号被N个一组而不是单个地写入其中。
虽然N原则上可以任意选择，但是显然当N严格等于M时获得最佳效率，M是可以存储在缓冲存储器的每个项中的符号数量，其通常为2的幂次。在M是2的幂次的情况下，当N被选择为M的约数例如M/2或M/4时也可以获得好的效率。N被选择为不是M或其除数(divider)是不实用的，因为它导致较低的效率。
优选地，N也是R的除数，这样使得R×C的符号块被划分成R/N个N×C的符号子块：在这种情况下对缓冲存储器的访问可以按照比较简单的方案来进行。然而，还有可能N不是R的除数，其中最后一个子块包含少于N×C个符号，即(R MOD N)×C，因此在该方法的最后一次迭代中表没有被完全填充。显然，在后一种情况下，仅每列的前R MOD N个符号需要被传送到缓冲存储器；不过，可以传送整个列，前提是后N-(R MOD N)结束在缓冲存储器中不改写在先存储符号的位置上，例如因为预见到存在无意义或虚构数据的N-(R MODN)个位置。如果N不是R的除数，并且预见存储器中没有任何虚构数据的位置或者孔，那么从该表中取出的各组N个符号在某些情况下将被存储在缓冲存储器的两个邻近项中，相比之下比较低效。
根据本发明的去交织方法和交织方法可以分别应用于根据蓝光光盘的去交织和交织。在这个例子中，块是ECC群，R等于248并且C等于304。N可以有利地被选择为等于16。
在这个例子中，用于搁置的表包含16×304字节而不是248×304，因此允许减少90％以上的存储空间，并且由此减少所需的面积和成本。
从前述讨论中可以清楚看到，另外的目的由依据本发明一个实施例的去交织器和根据本发明一个实施例的交织器来实现。所述去交织器，用于去交织属于R×C个符号的块的符号，R和C是整数，在所述块中符号根据各自的位置索引i而被排序，该去交织器被连接到缓冲存储器，并且能够以重新安排的次序在缓冲存储器中存储符号，这样使得每个符号拥有一个新的位置索引j，从而j＝c×R+r，r＝i DIV C并且c＝i MOD C。所述去交织器包括：-N行C列的表，N是小于R的整数；前端逻辑单元，用于在表中以逐行的次序存储该块的符号；重新安排逻辑单元，用于以逐列的次序从表的列中取出各组N个符号，并且将它们存储在缓冲存储器中彼此相距R个符号的位置上。
所述交织器用于交织属于R×C个符号的块的符号，R和C是整数，在所述块中符号根据各自的位置索引j而被排序，所述块被存储在与交织器相连的缓冲存储器中，该交织器能够从缓冲存储器中取出符号并且以重新安排的次序重新安排它们，使得每个符号拥有一个新的位置索引i，从而i＝c×R+r，r＝j DIV C并且c＝j MOD C。所述交织器包括：N行C列的表，N是小于R的整数；重新安排逻辑单元，用于从缓冲存储器中彼此相距R个符号的位置上取出C组N个符号，并且在表的列中以逐列的次序存储符号；以及前端逻辑单元，用于在表中以逐行的次序取出符号。
附属权利要求中限定了根据本发明的方法和设备的有利实施例。
附图说明
根据本发明的方法和设备的这些和其它方面将参照附图进一步加以解释和说明。在附图中：
图1示出了一个数字通信系统，
图2示出了用于读出信息载体的系统，
图3示出了根据本发明的去交织方法中块的符号是如何被去交织的，
图4示出了根据本发明的用于去交织块的符号的设备，
图5示出了ECC群(cluster)，
图6a、6b和6c示出了根据本发明的去交织方法的另一个实施例中块的符号是如何被去交织的，
图7a-7k示出了根据本发明的去交织方法的又一个实施例中块的符号是如何被去交织的，
图8示出了根据参照图7a-7k解释的去交织方法的实施例如何去交织ECC群的符号。
具体实施例
图1示出了一个数字通信系统，包括发射机11、接收机12和信道，符号序列形式的数据10通过信道从发射机11发送到接收机12。信道如图所示可以被表示为信息载体13，因为这一点从通信原理中可以了解。发射机11或者录像机包括编码器14，其以一种形式编码数据10以便使数据更不敏感于噪声，还包括调制器15，用于根据编码数据产生模拟信号18，该模拟信号18通过图中未示出的适当记录装置记录在信息载体13上。接收机12或者读取器包括解调器15’用于解调重新生成的模拟信号18’(通过图中也未示出的适当读出装置从信息载体13中重新生成)，以便重建编码的数据，还包括译码器14’，用于译码重建的编码数据以便获得数据的复制品10’。具体地，编码器14包括纠错码(ECC)生成器16和交织器17；同样，解码器14’包括去交织器17’和纠错单元16’，用于使用并最终去除ECC。交织器17和去交织器17’执行相反的操作。
ECC是一些冗余信息，例如奇偶校验字节，其可以由纠错单元16’使用来验证重建的编码数据的正确性，并且当发现任何符号已被破坏时用来执行纠正(如果可能的话)。破坏符号的纠正在并不是太多的相互靠近的符号被破坏的条件下是有可能的。由于传输信道中存在白噪声，即有可能破坏发送序列中任何符号的随机且平坦的噪声，而不管是哪个，所引起的符号破坏一般可以通过使用ECC来纠正；相反，ECC本身通常无法纠正突发错误，即发送序列中多个邻近符号被破坏。
在其中信道噪声具有突发样行为的系统中，例如光盘，其易受到刮擦和其它毛病的影响，纠错需要结合交织/去交织。交织操作改变了符号序列的原始次序以便使得原始次序中的邻近符号正好在通过信道发送的序列中分散开，并且反之亦然，而去交织这一反操作发生在接收机侧，重建原始次序。这样，在传输期间可能受到突发错误破坏的符号子序列中的符号通过去交织(即重建原始次序)而被分散开，在这种情况下通常的纠错方法也有效。
为了下文集中于去交织操作的讨论：然而应当理解关于去交织操作的任何陈述可以适用于交织这一反操作。此外，即使没有明确提及，本领域的技术人员应当清楚如何产生ECC和如何进行检错/纠错。
图2示出了用于读出信息载体的系统，包括通过总线23彼此连接的访问单元20和主机设备24。访问单元20，通常称作“驱动”，能够取出记录在信息载体13上的数据并将它们存储在缓冲存储器22上，在此它们可由主机设备24使用以进行显示。缓冲存储器22和接收机12是访问单元20的一部分。主机设备24可以是PC；作为选择，访问单元20和主机设备24可以被集成在消费电子设备比如光盘播放器中。缓冲存储器22的存在允许将记录在信息载体13上的数据的恢复与显示分离开。事实上，恢复通常以比较低但稳定的速率发生，而显示可以有利地依靠“传送包”来发生，即比较高的数据传送周期，被间插在总线23空闲的周期期间。
在访问单元20中，读出信号18’由图中未示出的读出装置从信息载体13中产生。这个读出信号18’由解调器15’转换成符号21的序列或流，符号流21被提供给去交织器17’。以传输中的符号次序(即重新安排的次序)和同一符号的原始次序对比来定义交织/去交织方案。因此，根据可能的交织/去交织方案和已知的去交织方法，在去交织器17’中，符号流21的R×C符号块通过使用R行C列的存储器表被重新安排。符号以它们在由解调器15’产生的符号流21中提供的同样的次序，以逐行的次序临时存储在表中；当整个块被存储并且表填满时，存储在表中的符号以逐列的次序被取出或者读出；在列中取出的各组符号以与它们从表读出的同样的次序被存储在缓冲存储器22中。
这种类型的块交织形式上可以表述如下：重新排序R×C个符号的块，其中每个符号最初具有位置索引i，这样使得每个符号取得一个新的位置索引j，其中j＝c×R+r，r＝i DIV C并且c＝i MOD C。
在去交织之后，符号因此以去交织的次序即原始次序存在于缓冲存储器22中。
因为在某些情况下暂停符号从调制器流出是不实用的，这样的去交织操作实际上需要交替使用两个R行C列的表：当填充一个表时另一个是空的，并且反之亦然。
必须注意，正如在该技术领域中公知的那样，同一表或两个表可以用于交织和去交织二者。
图3示出了根据本发明的去交织方法中块的符号是如何被去交织的。在这个例子中，为R、C和N选择小的数字，以便于解释说明根据本发明的方法：R＝16、C＝3和N＝4。
符号块30包含R×C个符号，即48个符号，被提供给表31。展开观察符号块30，符号从0计数到47，根据它们例如从解调器15’接收的次序，即与每个符号有关的数字是位置索引i。
根据所使用的交织方案，要求符号块30的符号根据重新安排的次序(即在交织之前的原始次序)存储在缓冲存储器22中，这样使得每个符号具有一个新的位置索引i，这样i＝c×R+r，r＝j DIV C并且c＝i MOD C。图中示出了由其原始位置索引j识别的符号块30的符号如何按照重新安排的次序出现在缓冲存储器22中。缓冲存储器22包含由项组成的阵列，每项都能提供M＝4个符号；这些项是能以最高效率寻址的缓冲存储器的最小单位，该缓冲存储器通常包含SDRAM类型。
虽然根据现有技术可采用16行×3列的表完成所要求的重新安排，但是根据本发明使用了N行×3列的表31，N小于16。在这个例子中，N等于4：N为4是正常的选择，因为M＝4。
如下所解释的，完成重新安排。
在第一步骤中，符号块30的N×C个符号的第一子块32(即12个符号)以逐行的次序被存储在表31中，即先是第0行，随后是第1行、第2行和第3行；在完全填充之后，表31以逐列的次序读出，即先是第0列，随后是第1列和第2列；从每列中读出的N个(在本例中为4)符号的组被存储在缓冲存储器22中彼此相距R个符号的位置上，以便在各组之间留下R-N(在这个例子中为12)个符号的间隙。因此，从每列读出的4个符号的组被存储在缓冲存储器22中，例如在项n、n+4和n+8中。
在第二步骤中，N×C个符号的第二子块33，以逐行的次序被存储在表31中；然后表31以逐列的次序读出，从每列中读出的N个符号的组被存储在缓冲存储器22中相对于第一子决的N个符号的组的随后位置上，即在项n+1、n+5和n+9中。
在随后的步骤中，第三子块34、第四和最后的子决35被类似处理以便在缓冲存储器22中获得重新排序的整个符号块30。
为了处理来自解调器的连续符号流，可以预见交替使用两个N行C列的表：当填充一个表时另一个是空的，并且反之亦然。
图4示出了根据本发明的用于去交织的设备或者去交织器的示意图。
去交织器17’被连接到缓冲存储器22并且包括：
-N行C列的表31，
-前端逻辑单元40，用于以逐行的次序在表31中存储该块的N×C个符号的子块，以及
-重新安排逻辑单元41，用于以逐列的次序从表31的列中取出N个符号的组，并将它们存储在缓冲存储器22中，这样使得它们以重新安排的次序出现在缓冲存储器22中。
这样的设备优选地被实现为负责整个译码(即还包括解调和纠错)的集成电路或者集成电路的一部分。
这样的设备可以包括在用于访问信息载体13的设备中。
此外，这样的去交织器以及对应的交织器可以作为整体来实现并且共享同一资源，特别是相同的一个获多个表。重新安排逻辑可以被实现为有线逻辑和IC固件和/或软件的组合。前端逻辑优选地仅使用有线逻辑来实现。
必须指出，因为表31实质上指两维存储器结构，其中表的每个元素由两个索引来识别。两个索引中哪个关于行和哪个关于列完全没有关系：因此，根据本发明的方法和设备也可以通过交换对行和列的参考来进行描述。
同样地，行元素的写入次序以及列元素的读出次序也是无关的。换句话说，交织方案永远可以被修改以包括行和/或列的置换。
图5示出了根据BD标准的ECC群。ECC群包含248×304个字节，并且可以表示为248行×304列的表。前216行包含数据字节，而余下的32行包含奇偶校验字节。ECC群包括32个数据帧50，每个2052个字节，即各是9个半列。数据帧50是运行在主机设备24上的应用所使用的数据结构。
这样的字节块作为连续进入的字节流的一部分而被接收，对于他们而言根据现有技术的去交织将要求使用两个248×304字节的表。
在根据本发明的方法的实施例中，N被选择为等于16：这意味着使用的是两个16×304字节的表，允许大约以15为因子减少存储空间。如果缓冲存储器22各具有M＝16字节的项，N值16是最正常的选择。
这对应处理16行×304列的子块，其可以在图中被显示为随后的16行的组51。
如所预期的那样，使用更小的N值比如8或4是有可能的，允许进一步减小存储空间，但导致重新安排逻辑单元上的紧张和/或带宽损失增加。使用不是M除数的N值被认为是不实用的。
因为在这个例子中N为16，不是R(即248)的除数，最后的子块不完全填充表，即仅8行：当传送这些行的内容到缓冲存储器22时必须当心。优选地，这种情况下可以通过将整个行复制到缓冲存储器22的适当的项中来处理，允许存在8个无意义的或者虚构字节以被复制到缓冲存储器22中。当访问缓冲存储器中的去交织字节时，需要调整位于主机设备24中的应用以便忽略所述虚构字节。
此外，根据本发明的方法可用于仅在缓冲存储器中存储216行数据字节，而32行奇偶校验字节可存储在不同的存储器上，或者直接处理以进行纠错。
在根据本发明的去交织方法的另一个实施例中，作为连续进入的符号流的一部分而被接收的符号的去交织使用单个表来完成。通常，在这个根据本发明方法的另一个实施例中，可以预见：
-表的N行被划分成PN个组，
-表的C列被分配给PC个组，
-在以逐行次序把符号存储在表中的步骤中，进入的符号如在循环存储器中一样被存储在表中，即在填充最后一行之后，第一行被再次填充，
-在以逐列的次序取出存储在表中的符号的步骤中，所存储的符号如同从循环存储器一样从表中被取出，即在读出最后一列之后，第一列被再次读出，
-在一个行组被填充之后，一个对应的列组且可能该列组随后的列被完全或部分地读出，并且
-被取出的符号被存储在使得符号在缓冲存储器中以重新安排的次序出现的位置上。
这个另外的实施例参照图6a、6b和6c进行解释。在这个特定例子中：
R＝16，
N＝8，
C＝6，
M，缓冲存储器22中每个项的符号数量，也是8，
PN和PC＝2，
第一组的列是列0、1和2，
第二组的列是列3、4和5，
第一组的行是行0、1、2和3，
第二组的行是行4、5、6和7。
在第一步骤中，第一个行组被写入：随后第一个列组被读出并且内容被转移到缓冲存储器22。完成第一步骤之后的情况如图6a中所示。在表31中，划线的符号表示在第一步骤完成时被复制到缓冲存储器22中的符号。
在第二步骤中，第二个行组被写入：随后第二个列组被读出并且内容被转移到缓冲存储器22。完成第二步骤之后的情况如图6b中所示。在表31中，划线的符号表示在第二步骤完成时被复制到缓冲存储器22中的符号。
在第三步骤中，因为在先步骤中表已经被完全填充，第一个行组被重新写入，随后第一个列组被读出并且内容被转移到缓冲存储器22。完成第三步骤之后的情况如图6c中所示。
该方法如何继续获得一个块以及多个随后块的去交织是很清楚。在第三步骤中，对缓冲存储器22的访问比较低效，因为缓冲存储器的项仅被部分写入并且各组N个符号在某些例子中被写入在两个项上。然而，如果与进一步减少存储器大小的好处相比，这一效率上的损失在特定情况下可以接受。
参照图6a、6b和6c解释的根据本发明的去交织方法的实施例，其可以有利地被应用并且适合于N不是R的除数的情况，如参照图7a-7k解释的。在这个例子中：
R＝10，
C＝4，
M，缓冲存储器22的每项的符号数量，也是4，
N＝4，
除了N×C的表之外，还使用了S×C的扩展表，其中S小于N，扩展表与该表并列，在这个例子中S＝2，
PN＝2，
PC＝2，
第一组的列是列1和3，
第二组的列是列0和2，
第一组的行是行0和1，
第二组的行是行2和3，
扩展表的行构成第三个行组，并且这里标注为行4和5。
所希望的是实现R×C(即40)个符号的序列的去交织，就像使用了一个“原尺寸”的R行C列的表一样。图7a示出了一个40个符号的序列70、用于去交织的10行4列的原尺寸表71，以及一个缓冲存储器22，其中符号以去交织的次序被存储在缓冲存储器22中。
在这个实施例中，相反，使用了一个(N+S)×C即6行×4列的表72。
在第一步骤中，第一个行组被写入，使表72处于如图7b所示的情况中。随后存在于第一个列组的行0和1中的符号被读出并且被转移到缓冲存储器22：完成第一步骤之后的情况如图7c中所示，其中表72中划线的符号表示被复制到缓冲存储器22中的符号。
在第二步骤中，第二个行组被写入，使表72处于如图7d所示的情况中。随后存在于第二个列组的行0至3中的符号被读出并且被转移到缓冲存储器22：完成第二步骤之后的情况如图7e中所示。
在第三步骤中，行4和5被写入，使表72处于如图7f所示的情况中。随后存在于第一个列组的行2至5中的符号被读出并且被转移到缓冲存储器22：完成第三步骤之后的情况如图7g中所示。
在第四步骤中，因为在前一步骤中表72已经被完全填充，第一个行组被重新写入，使表72处于如图7h所示的情况中。随后存在于第二个列组的行4、5、0和1中的符号被读出并且被转移到缓冲存储器22：完成第四步骤之后的情况如图7i中所示。
在第五步骤中，第二个行组被写入，使表72处于如图7j所示的情况中。随后存在于第一个列组的行0至3中的符号被读出并且被转移到缓冲存储器22：完成第五步骤之后的情况如图7k中所示。
在第六步骤中，存在于第二个列组的行2和3中的符号被读出并且被转移到缓冲存储器22，由此完成如图7a中所示的所希望的去交织。
在这个实施例中，使用了扩展表以便取出4个符号的组，然而必须指出扩展表的使用可以省却。
当使用扩展表时，S可以有利地被选作N/PN，或其倍数。
这个实施例的好处在于：
-缓冲存储器22的项被一次写入，这样具有最佳效率，除了在序列的开始和结束处之外。
-不需要在缓冲存储器22中预见任何虚构字节，并且
-使用结合扩展表的单个表，而不是两个表。
这可以通过使用扩展表和通过充分定义各列组以及选择在每个步骤上从一列组转移的N个符号的组而变得可能，这样N个符号的组被转移到缓冲存储器的单个项中。
参照图7a-7k解释的去交织方法的实施例在这里被称作“改进实现”，可以容易地用于参数R、C、M、N的其它值，这些值不同于图7a-7k的特定例子中给出的那些。具体地，可以适用于去交织如图5所示的ECC群，其中R＝216，将奇偶校验字节留下单独处理，并且C＝304，缓冲存储器22具有若干M＝16字节的项。
如上面已经介绍的，对N的明智的选择是N＝M＝16，其不是216的除数。
在应用这个改进的去交织方法时，做出下列选择：
除了N×C的表之外，还使用了S×C的扩展表，其中S＝4，
PN＝4，
PC＝4，
第一组的行是行0至3，
第二组的行是行4至7，
第三组的行是行8至11，
第四组的行是行12至15，
扩展表的行构成第五组，并且这里标注为行16至19，
第一组即组A的列是column_nr MOD 19等于10、12、14、16、18的所有列，column_nr是列索引，在0和303之间变化，
第二组即组B的列是column_nr MOD 19等于1、3、5、7、9＊的所有列，
第三组即组C的列是column_nr MOD 19等于9*、11、13、15、17的所有列，
第四组即组D的列是column_nr MOD 19等于0、2、4、6、8的所有列，
观察到column_nr MOD 19＝9的列同时是组B和C一部分。在行108之前这些列被当作列B来处理，并且其后是列C。
在图8中，示出了ECC群，其中根据它们所属的组将列被标记为A、B、C或D。
如已经参照图7a-7k所解释的，从同一组的列中取出的各组字节被对其，即取自同一行，但是取自不同组的列的各组字节彼此移位。这种移位实际上允许进一步减少所使用的SRAM存储器和省却使用虚构字节并且避免随之产生的缓冲存储器中的孔。该移位对应4行，因为N/PN＝4。
当处理ECC群的开始和结束时，所取出的各组字节将小于16，即4、8、12。但是，这不引起缓冲存储器中的孔，因为ECC群开始处的4、8和12字节的组互补于ECC群结束处的12、8和4字节的组。
字节从盘中流出并且被逐行存储在表中，并且一旦填充随后的各行组就从表中读出所述字节流并将其发送到缓冲存储器中。ECC群的去交织具体如下。
前四行，在群开始处的行0-3，被存储在表的行0-3中；接着在表的这四行中属于列子集A的字节被逐列从表中读出并被发送到缓冲存储器中，其中它们被存储在适当的位置上，即根据即将实现的去交织次序。因为这些组仅包含4个字节，而不是16个字节，某些额外的虚构字节被添加，就像任何其他时间小于16字节的组被转移到缓冲存储器时那样。然而，这些虚构字节没有被有效地写入缓存器中，掩模可以用于防止它们被写入缓存器中。
接着，ECC群的下一个四行，行4-7，被存储在表的行4-7中；接着，表的行0-8中属于列子集B的字节被传送到缓冲存储器中。
接着，ECC群的下一个四行，行8-11，被存储在表的行8-11中；接着，表的行0-11中属于列子集C的字节被传送到缓冲存储器中。
接着，ECC群的下一个四行，行12-15，被存储在表的行12-15中；接着，表的行0-15中属于列子集D的字节被传送到缓冲存储器中。这些组严格包括16个字节，并且有效地被放到缓冲存储器的一个项中。
接着，ECC群的下一个四行，行16-19，被存储在表的行16-19中；接着表的行4-19中属于列子集A的字节被传送到缓冲存储器中。这些组严格包括16个字节，并且有效地被放到缓冲存储器的一个项中。
为了处理进入的符号流，从对应于已写入的一个行组的一列组中取出符号发生在随后的行组被写入的同时。例如，当表的行0-3中属于列子集D的字节被从该表取出时，该表的行16-19被填充。
接着，下一个四行，群的行20-23，被存储在表的行0-3中；接着，表的行8-19、0-3中属于列子集B的字节被转移到缓冲存储器中。这些组严格包括16个字节，并且有效地被放到缓冲存储器的一个项中。
接着，下一个四行，群的行24-27被存储在表的行4-7中；接着，表的行12-19、0-7中属于列子集C的字节被转移到缓冲存储器中。这些组恰好包括16个字节，并且有效地被放到缓冲存储器的一个项中。
这个过程类似地继续下去。
当ECC群的行104-107被存储在表中时，16个偶数据帧的4EDC字节可以被传送到缓存器中或者可选地被传送到某些中间存储器中。这可能在缓存器中数据帧的末尾引起12个虚构字节的孔，其至少可以用于数据帧的状态信息。
在ECC群的行116-119被存储在表中，并且对应ECC群的行104-119的、属于列子集B的有关字节被传送到缓冲存储器之后，具有column_nr MOD 19＝9的列被视作组C中的列。
当ECC群的行120-123被存储在表中时，那么对应ECC群的行108-123的、属于列子集C的有关字节被传送到缓冲存储器中。
当ECC群的行124-127被存储在表中时，那么对应ECC群的行112-127的、属于列子集D的有关字节被传送到缓冲存储器中。
这个过程重复进行直到行215，此时对应ECC群的行200-215的列子集B的字节被传送到缓冲存储器中。
这个操作可以容易地扩展到32行的奇偶校验字节，用于校正子计算或任何其他原因。
ECC群的所有剩余字节在表中的这个点上并且可以被传送到缓冲存储器中：先是组C的列中的12字节的组，接着是组D的列中的8字节的组，最后是组A的列中的4字节的组。
来自这些最后组的位于column_nr MOD 19＝18列中的数据字节是奇数据帧的EDC字节。它们可以被传送到SDRAM缓存器或者可选地被传送到某些中间存储器中。
可以看到，根据BD的ECC群包含2052字节的作为基础的32数据帧，2052不是M＝16的倍数。上面提供的方法实现了奇数据帧的字节0首先在被传送的一组N字节中，并且与项精细地对齐，这样使得在缓存器中数据帧的开始处不产生任何虚构字节或产生孔。
在这个方法的一个变例中，扩展表可以包含5行而不是4行以使在表中存储字节与从表中取出字节同步。当进入字节应当被存储的位置还没有被释放时，这个附加行可以用于存储一些进入字节。使用这个附加行的可能方式是整个表实际用作循环缓存器，只要考虑到行。在这个例子中，固定的行组不再存在，或者换句话说，行被动态分配给各行组：即随后的行组总是包含4(＝N/PN)行，比当前组的行更多，这样第一组行0-3，下一组行4-7，下一组行8-11，下一组行12-15，下一组行16-19，下一组行20-2，下一组行3-6，等等。
显然可见，这个改进方法中的基本思想可以同样适用于交织这一反操作。
必须进一步指出，术语“包括”当被用于本说明书(包括权利要求书)时，用来规定所陈述特征、整数、步骤或部件的存在，但不排除一个或多个其它特征、整数、步骤、部件或其组的存在或附加。还必须看到，权利要求中元件之前的单词“一”或“一个”不排除多个这样的元件的存在。而且，任何参考符号不限制权利要求的范围；本发明可以通过硬件和软件来实现，并且几个“装置”可以由同一硬件项来表示。此外，本发明在于各个和每个新颖特征或特征的组合。
本发明可以概述如下。交织改善了数字通信和存储系统中的抗噪性。根据已知方案，交织/去交织通过以逐行的次序将符号存储在R行×C列的临时存储器表中、并且以逐列的次序读出它们(或者反之亦然，因此获得重新安排的次序)来实现。提出了用于交织和去交织的方法和设备，其使用尺寸减小的临时存储器表完成了同样的交织/去交织操作。
通过使用减小存储器大小的表，结合符号从另外的存储器取出或存储的次序从而实现了根据重新安排的次序完成符号的重新安排。本发明进一步涉及用于交织和/或去交织的IC和设备。

Claims (11)

1.一种去交织属于R×C个符号的块(30)的符号的方法，R和C是整数，在所述块中符号根据各自的位置索引i而被排序，该方法包括：
-以重新安排的次序重新排序符号，使得每个符号拥有一个新的位置索引j，这样j＝c×R+r，r＝i DIV C并且c＝i MOD C，以及
-以重新安排的次序将符号存储在缓冲存储器(22)中，特征在于重新排序和存储符号由以下步骤执行：
-使用N行C列的表(31)，N是小于R的整数，
-在表中以逐行的次序存储该块的N×C个符号的第一子块(32)，
-以逐列的次序从表的列中取出各组N个符号，并且
-在缓冲存储器(22)中彼此相距R个符号的位置上存储各组N个符号，以及针对N×C个符号的随后子块(33，34，35)多次应用
-在表(31)中以逐行的次序存储符号，
-以逐列的次序从表中取出各组N个符号，以及
-在缓冲存储器(22)中存储各组N个符号，所述应用的次数与重新排序块(30)所需的次数一样多，每次存在于每列中的各组N个符号被存储在缓冲存储器中相对于上一次所存储的各组N个符号的随后的位置上。
2.根据权利要求1所要求的方法，其中块(30)作为连续进入的符号流的一部分而被接收。
3.根据权利要求2所要求的方法，特征在于使用了N行C列的附加表，并且当正被接收的符号被存储在表(31)中时，存在于附加表中的符号被取出并且存储在缓冲存储器(22)中，并且当存在于该表(31)中的符号被取出时，正被接收的符号被存储在附加表中。
4.根据权利要求2所要求的方法，特征在于：
-表的N行被划分成PN个组，
-表的C列被分配给PC个组，
-在以逐行次序把符号存储在表(31)中的步骤中，进入的符号如同在循环存储器中一样存储在表中，
-在以逐列的次序取出存储在表中的符号的步骤中，所存储的符号如同从循环存储器一样被从表中取出，并且
-在一个行组被填充之后，一个对应的列组被读出，并且
-从每列中取出的PN组符号被存储在那些使得符号以重新安排的次序出现在缓冲存储器(22)中的位置上。
5.一种去交织器(17’)，用于去交织属于R×C个符号的块(30)的符号，R和C是整数，在所述块中符号根据各自的位置索引i而被排序，该去交织器被连接到缓冲存储器(22)，并且能够以重新安排的次序在缓冲存储器中存储符号，这样使得每个符号拥有一个新的位置索引j，从而j＝c×R+r，r＝i DIV C并且c＝i MOD C，所述去交织器包括：
-N行C列的表(31)，N是小于R的整数，
-前端逻辑单元(40)，用于在表中以逐行的次序存储该块的符号，
-重新安排逻辑单元(41)，用于以逐列的次序从表的列中取出各组N个符号，并且将它们存储在缓冲存储器中彼此相距R个符号的位置上。
6.根据权利要求5所要求的去交织器(17’)，特征在于前端逻辑单元(40)被配置成将块(30)作为连续进入的符号流的一部分而接收。
7.一种交织器(17)，用于交织属于R×C个符号的块(30)的符号，R和C是整数，在所述块中符号根据各自的位置索引j而被排序，所述块被存储在与交织器相连的缓冲存储器(22)中，该交织器能够从缓冲存储器中取出符号并且以重新安排的次序重新安排它们，使得每个符号拥有一个新的位置索引i，从而i＝c×R+r，r＝j DIV C并且c＝j MOD C，所述交织器包括：
-N行C列的表(31)，N是小于R的整数，
-重新安排逻辑单元(41)，用于从缓冲存储器中彼此相距R个符号的位置上取出各组N个符号，并且在表的列中以逐列的次序存储符号，以及
-前端逻辑单元(40)，用于在表中以逐行的次序取出符号。
8.根据权利要求7所要求的交织器(17)，特征在于前端逻辑单元(40)被配置来发送作为连续流出的符号流的一部分的块(30)。
9.一种集成电路，包括如权利要求5所要求的去交织器(17’)和/或如权利要求7所要求的交织器(17)。
10.一种接收机(12)，包括如权利要求5所要求的去交织器(17’)。
11.一种发射机(11)，包括如权利要求7所要求的交织器(17)。
CN2006800049007A 2005-02-14 2006-02-03 用于进行交织或去交织的方法和设备 Expired - Fee Related CN101120508B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05101058.5 2005-02-14
EP05101058 2005-02-14
PCT/IB2006/050365 WO2006085251A2 (en) 2005-02-14 2006-02-03 Block interleaving with memory table of reduced size

Publications (2)

Publication Number Publication Date
CN101120508A CN101120508A (zh) 2008-02-06
CN101120508B true CN101120508B (zh) 2012-10-10

Family

ID=36659797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800049007A Expired - Fee Related CN101120508B (zh) 2005-02-14 2006-02-03 用于进行交织或去交织的方法和设备

Country Status (7)

Country Link
US (1) US7840859B2 (zh)
EP (1) EP1851861A2 (zh)
JP (1) JP4891927B2 (zh)
KR (1) KR20070102753A (zh)
CN (1) CN101120508B (zh)
TW (1) TW200705828A (zh)
WO (1) WO2006085251A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116823B2 (en) * 2006-12-06 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for adaptive error-correction coding
US9495241B2 (en) 2006-12-06 2016-11-15 Longitude Enterprise Flash S.A.R.L. Systems and methods for adaptive data storage
US8019940B2 (en) 2006-12-06 2011-09-13 Fusion-Io, Inc. Apparatus, system, and method for a front-end, distributed raid
BRPI0823178A2 (pt) 2007-07-26 2013-09-24 Samsung Electronics Co Ltd dispositivo e mÉtodo para o processamento de fluxos contÍnuos de dados
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US8572332B2 (en) 2008-03-28 2013-10-29 Qualcomm Incorporated De-interleaving mechanism involving a multi-banked LLR buffer
MX2012000831A (es) * 2009-07-30 2012-02-28 Ibiquity Digital Corp Sistemas, metodos, y medios legibles por computadora para memoria de receptor de radiodifusion digital y reduccion de potencia.
FR2955001A1 (fr) * 2010-01-06 2011-07-08 St Microelectronics Grenoble 2 Procede et dispositif d'entrelacement en ligne et en colonne pour blocs de taille variable
US9436469B2 (en) 2011-12-15 2016-09-06 Intel Corporation Methods to optimize a program loop via vector instructions using a shuffle table and a mask store table
WO2015050553A1 (en) * 2013-10-03 2015-04-09 Capso Vision, Inc. Robust storage and transmission of capsule images
US10201026B1 (en) 2016-06-30 2019-02-05 Acacia Communications, Inc. Forward error correction systems and methods
US10381073B1 (en) 2018-03-20 2019-08-13 Micron Technology, Inc. Converged structure supporting buffering of recent writes and overwrite disturb remediation
US10802907B2 (en) * 2018-03-20 2020-10-13 Micron Technology, Inc. Hierarchical buffering scheme to normalize non-volatile media raw bit error rate transients
US10505676B1 (en) 2018-08-10 2019-12-10 Acacia Communications, Inc. System, method, and apparatus for interleaving data
WO2023046533A1 (fr) 2021-09-22 2023-03-30 Airbus Defence And Space Sas Dispositif et procédé d'entrelacement de blocs de données pour un système de communications optiques entre un satellite et une station terrestre
JP2024027962A (ja) * 2022-08-19 2024-03-01 株式会社東芝 インタリーブ回路および通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0681373A2 (en) * 1994-05-04 1995-11-08 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
CN1151797A (zh) * 1994-05-04 1997-06-11 摩托罗拉公司 编码和译码数字无形电信号的方法和装置
WO2000035102A1 (en) * 1998-12-10 2000-06-15 Samsung Electronics Co., Ltd. Interleaving / deinterleaving device and method for communication system
CN1350369A (zh) * 2000-10-25 2002-05-22 三星电子株式会社 存储装置、访问存储装置的方法和里德索罗门解码器
CN1377522A (zh) * 1999-09-28 2002-10-30 艾利森电话股份有限公司 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335409A (en) * 1964-06-25 1967-08-08 Westinghouse Electric Corp Permutation apparatus
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US5530934A (en) * 1991-02-02 1996-06-25 Vlsi Technology, Inc. Dynamic memory address line decoding
JP2940196B2 (ja) * 1991-02-08 1999-08-25 ソニー株式会社 記録再生装置
US5946357A (en) * 1997-01-17 1999-08-31 Telefonaktiebolaget L M Ericsson Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal
US6088760A (en) * 1997-03-07 2000-07-11 Mitsubishi Semiconductor America, Inc. Addressing system in a multi-port RAM having main and cache memories
TW334533B (en) * 1997-06-28 1998-06-21 United Microelectronics Corp The control circuit apparatus for CD-ROM optical disk driver
US6678843B2 (en) * 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
EP1039646A1 (en) * 1999-03-05 2000-09-27 Mitsubishi Electric France Interleaver device and method for interleaving a data set
KR100416057B1 (ko) * 2000-08-23 2004-01-31 주식회사 대우일렉트로닉스 고밀도 디브이디에서 단연집 오류정정을 위한 인터리빙 방법
JP3752995B2 (ja) * 2000-09-27 2006-03-08 日本ビクター株式会社 情報記録再生装置
US7091889B2 (en) * 2002-09-09 2006-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Speed and memory optimized interleaving
US7386766B2 (en) * 2004-03-05 2008-06-10 Thomson Licensing Address generation apparatus for turbo interleaver and deinterleaver in W-CDMA systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0681373A2 (en) * 1994-05-04 1995-11-08 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
CN1151797A (zh) * 1994-05-04 1997-06-11 摩托罗拉公司 编码和译码数字无形电信号的方法和装置
WO2000035102A1 (en) * 1998-12-10 2000-06-15 Samsung Electronics Co., Ltd. Interleaving / deinterleaving device and method for communication system
CN1377522A (zh) * 1999-09-28 2002-10-30 艾利森电话股份有限公司 使用符号和附加信息的编码存储来交织输入数据比特序列的交织器和方法
CN1350369A (zh) * 2000-10-25 2002-05-22 三星电子株式会社 存储装置、访问存储装置的方法和里德索罗门解码器

Also Published As

Publication number Publication date
US7840859B2 (en) 2010-11-23
US20080270714A1 (en) 2008-10-30
EP1851861A2 (en) 2007-11-07
JP4891927B2 (ja) 2012-03-07
TW200705828A (en) 2007-02-01
KR20070102753A (ko) 2007-10-19
CN101120508A (zh) 2008-02-06
JP2008530885A (ja) 2008-08-07
WO2006085251A3 (en) 2006-10-19
WO2006085251A2 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
CN101120508B (zh) 用于进行交织或去交织的方法和设备
US5467360A (en) Storage device for reversibly storing digital data on a multitrack storage medium, a decoding device, an information reproducing apparatus for use with a storage medium, and a unitary storage medium for use with such a storage device decoding device and/o
US5862403A (en) Continuous data server apparatus and data transfer scheme enabling multiple simultaneous data accesses
KR100915650B1 (ko) 정보 기록 장치, 그 데이터 흐름 제어기, 및 그 데이터흐름의 제어 방법
JP2614415B2 (ja) データ記録読取方法および装置
US5623459A (en) Method and apparatus for error correcting reproduced data
CN100431034C (zh) 数据再现的方法和设备
US7434140B2 (en) Apparatus for accessing and transferring optical data
EP0498501B1 (en) Encoding/decoding circuit, and digital video system comprising the circuit
KR100200801B1 (ko) 오류정정장치
US20040187065A1 (en) Apparatus and method generating error flag for error correction
US5790569A (en) Method and apparatus for generating, recording and transmitting an error product code block having an improved check code arrangement
KR100430567B1 (ko) 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
CN1975911B (zh) 用于处理光盘数据的装置和方法
JP3551881B2 (ja) インタリーブ装置およびデインタリーブ装置
US5568494A (en) Encoding or decoding device comprising a paged memory
EP0658983B1 (en) Encoding or decoding device comprising a paged memory
KR100218153B1 (ko) 데이터 통신의 블록 인터리브/디인터리브 방법
JP4169937B2 (ja) インターリーブ装置及びデインターリーブ装置
KR100447177B1 (ko) 인터리빙 방법 및 이를 위한 장치
KR100223190B1 (ko) Dvd-ram시스템의 버퍼메모리구조
CN101300635A (zh) 用于光盘编码/解码的系统和方法
JPH01206730A (ja) スタック型シーケンシャル復号器
KR19990060574A (ko) 에러정정코드 처리를 위한 디램 억세스 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20170203

CF01 Termination of patent right due to non-payment of annual fee