JP2008530885A - 低減されたサイズのメモリテーブルによるブロックインターリーブ - Google Patents

低減されたサイズのメモリテーブルによるブロックインターリーブ Download PDF

Info

Publication number
JP2008530885A
JP2008530885A JP2007554700A JP2007554700A JP2008530885A JP 2008530885 A JP2008530885 A JP 2008530885A JP 2007554700 A JP2007554700 A JP 2007554700A JP 2007554700 A JP2007554700 A JP 2007554700A JP 2008530885 A JP2008530885 A JP 2008530885A
Authority
JP
Japan
Prior art keywords
symbols
column
order
group
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007554700A
Other languages
English (en)
Other versions
JP4891927B2 (ja
JP2008530885A5 (ja
Inventor
デン ボッシュ ブラム ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008530885A publication Critical patent/JP2008530885A/ja
Publication of JP2008530885A5 publication Critical patent/JP2008530885A5/ja
Application granted granted Critical
Publication of JP4891927B2 publication Critical patent/JP4891927B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory

Abstract

インターリーブは、デジタル通信及び記憶システムにおいて雑音阻止率を改善させる。既知の方法によれば、インターリーブ／インターリーブ解除は、シンボルをＲ行ｘＣ列なる一時メモリテーブルに行から行への順序で記憶すると共に、これらを列から列への順序で読み取り（又はその逆にする）、これにより再配列された順序を得ることにより達成される。同じインターリーブ／インターリーブ解除処理を、低減されたサイズの一時メモリテーブルにより達成するようなインターリーブ及びインターリーブ解除する方法並びに装置が提案される。上記再配列された順序によるシンボルの再配列は、低減されたメモリサイズのテーブルを用いることにより、シンボルが他のメモリから取り込まれ又は他のメモリに記憶される順序との組み合わせで達成される。本発明は、更に、インターリーブ／インターリーブ解除のためのＩＣ及び装置にも関するものである。

Description

本発明は、インターリーブ解除する方法、及び対応するインターリーブする方法に関する。
本発明は、更に、インターリーブ解除器（デインターリーバ）、及び対応するインターリーバにも関する。
インターリーブは、幾つかのデジタル通信システムにおいて通信の強さを改善するために使用されている。インターリーブ及びインターリーブ解除（これは、インターリーブの逆の処理である）の幾つかの方式が知られている。例えば所謂ブロックインターリーブであり、これによれば、送信されるべき一連のシンボルはブロックに分割され、各ブロックに関して、当該ブロックに属するシンボルは送信に先立ち該ブロック内でシャッフルされる。例えば、特別なブロックインターリーブ方式によれば、Ｒ行及びＣ列のテーブルが使用され、該テーブルの各要素（又はセル）は１つのシンボルを格納することができる。各ブロック（ＲｘＣ個のシンボルのブロックである）のシンボルは、上記テーブルに行から行への順序で記憶されると共に、列から列への順序で読み出される（又はその逆にする）ことによりシャッフルされる。上記シンボルは、例えば、固定長のビット列であり得る。
このような方式のブロックインターリーブは、形式的に下記のように表すことができる。即ち、各シンボルが最初に位置インデックスｉを持つＲｘＣ個のシンボルのブロックを、各シンボルが新たな位置インデックスｊをとるように再順序付けし、この場合にｊ＝ｃｘＲ＋ｒとし、ここで、ｒ＝ｉDIVＣ及びｃ＝ｉMODＣである。
この方式のブロックインターリーブの変形例は、例えばブルーレイディスク（ＢＤ）システムに使用され、該変形例によれば、ＥＣＣクラスタと呼ばれる２４８行及び３０４列のブロックが使用される。上述した説明から明らかなように、インターリーブ／インターリーブ解除の処理は２４８行及び３０４列のテーブルの形態のメモリを使用することにより実行することができる。
特にインターリーブ解除の処理においては、ディスクから取り出されたＥＣＣブロックのバイトは最初にテーブルに行から行への順序で記憶され、次いで、該テーブルに記憶されたバイトは列から列への順序で読み出され、これらが読み出されたのと同じ順序で別のメモリ（しばしば、バッファメモリと呼ばれる）に記憶される。このバッファメモリは、典型的には、例えば数Ｍバイト程度のかなり大きなサイズを有し、通常はＳＤＲＡＭメモリ形式からなる。該バッファメモリは、ＢＤにアクセスする装置（しばしば、ドライブと呼ばれる）と、パーソナルコンピュータ等のホスト装置との間のインターフェースとして働く。
このＲ行及びＣ列バイトのテーブルは、完全なランダムアクセスに適したものである必要がある。何故なら、上記テーブルの要素が書き込まれる順序は、該テーブルの斯かる要素が読み出される順序とは異なる、例えば行から行対列から列、であるからである。この考えは、各バイトを個別にアドレス指定することが可能なＳＲＡＭメモリの使用を指し示している。
しかしながら、斯かるテーブルのためのＳＲＡＭの使用の主たる欠点は、この形式のメモリが空間を占め、所要の量（即ち、２４８ｘ３０４バイト）のメモリに対して、該テーブルに割り当てられるだけでエンコーダ／デコーダＩＣにおいて大きな面積となってしまうことである。
本発明の目的は、シンボルのブロックに属するシンボルをインターリーブ解除する方法及び対応するインターリーブする方法であって、低減された容量空間のテーブルの使用を可能にするような方法を提供することにある。
また、本発明の他の目的は、低減された容量空間のテーブルが使用されるようなインターリーブ解除器（デインターリーバ）及び対応するインターリーバを提供することにある。
本発明によれば、その第１の目的は、請求項１に記載のインターリーブ解除する方法により、及び請求項６に記載の対応するインターリーブする方法により達成される。
ＲｘＣシンボルのブロックに属するシンボルのインターリーブ解除は、Ｒ行及びＣ列のテーブルを使用するのではなく、代わりにＮ行及びＣ列の一層小さなテーブルを用いて実行される。
請求項１において、再配列された順序に従うシンボルの再配列は、バッファメモリにおいて、上記テーブルの使用と該テーブルの各列から取り出されたシンボルが上記バッファメモリに記憶される順序との組み合わせにより達成される。
同様に、請求項６においては、再配列された順序に従うシンボルの再配列は、上記テーブルの使用と、上記バッファメモリから取り出されたシンボルが上記テーブルの列に記憶される順序との組み合わせにより達成される。
インターリーブ及びインターリーブ解除の処理は、原理的に、如何なるテーブルも全く使用せずに達成することができることが分かる。事実、例えばインターリーブ解除においては、ブロックのシンボルはＳＤＲＡＭバッファメモリにインターリーブ解除された順序に直接的に従って個々に配置することができる。如何なるテーブルも全く必要としない斯様なインターリーブ解除方法は、しかしながら、大きな欠点、即ち上記ＳＤＲＡＭバッファメモリに対するアクセスが非常に遅く且つ非効率にされるという欠点を含んでいる。
事実、ＳＤＲＡＭメモリは、例えば８又は１６バイト等の幾つかのバイトからなる個々にアドレス指定可能なエントリを有し、該ＳＤＲＡＭに対するアクセスは、エントリが一度にアクセスされるならば最良の効率で行うことができる。このことは、ＳＤＲＡＭメモリが、比較的大きなパッケージのデータの転送が関わるようなアクセスに良く適していることを反映している。対照的に、単一のエントリより少ない量のバイトが書き込まれる場合、効率のロスが生じ、該効率のロスは時には帯域幅損又は帯域幅違反と呼ばれる。帯域幅のロスに関して最悪の状況は、個々のバイトが非連続的順序でアクセスされる場合に生じることは明らかである。
本発明による方法においては、代わりに、バッファメモリに対するアクセスは既知の方法と比較した場合相対的に効率的に維持される。何故なら、シンボルが個別にではなくＮ個のグループでバッファメモリに書き込まれるからである。
原理的にＮは任意に選択することができるが、Ｎが正確にＭに等しい（Ｍはバッファメモリの各エントリに記憶することができるシンボルの数であり、典型的には２の巾乗である）場合に最良の効率が達成されることは明らかであろう。良好な効率は、Ｎが、Ｍが２の巾乗である場合に例えばＭ／２又はＭ／４のようにＭの約数（sub-multiple）に選定された場合にも達成することができる。Ｍ又はその約数（divider）でないＮの選択は、実用的でない。何故なら、低効率となるからである。
好ましくは、Ｎも、ＲｘＣのシンボルのブロックがＮｘＣシンボルのＲ／Ｎの副ブロックに分割されるように、Ｒの約数とする。この場合、バッファメモリに対するアクセスは相対的に簡単な方法でアクセスを行うことができる。しかしながら、ＮがＲの約数にならないようにすることも可能で、その場合、最後の副ブロックはＮｘＣシンボルより少ない（即ち、(ＲMODＮ)ｘＣの）シンボルを含むので、当該方法の最後の反復においてテーブルは完全には充填されない。明らかに、この最後の場合においては、各列のうちの最初のＲMODＮシンボルのみを転送すればよい。それにも拘わらず、上記最後のＮ−(ＲMODＮ)が、当該バッファメモリにおける前に記憶されたシンボルを書き換えないような位置（ロケーション）で終わる限りにおいて、全列を転送することもできる。何故なら、例えば無意味な又はダミーのシンボルのためのＮ−(ＲMODＮ)のロケーションの存在が予見されるからである。ＮがＲの約数ではなく、当該メモリにダミーシンボルのためのロケーション又は孔（空）も予見されない場合、上記テーブルから取り出されたＮシンボルのグループは、幾つかの場合においては、比較的低い効率で２つの隣接するエントリにまたがってバッファメモリに記憶されるであろう。
請求項１及び６の方法は、ブルーレイディスクに従うインターリーブ解除及びインターリーブに各々適用することができる。この場合、前記ブロックはＥＣＣクラスタであり、Ｒは２４８に等しく、Ｃは３０４に等しい。Ｎは、有利には、１６に等しいように選択することができる。
この場合、シャッフルに使用される上記テーブルは、２４８ｘ３０４の代わりに、１６ｘ３０４バイトからなるので、メモリサイズの９０％より多い低減を可能にし、結果的に所要の面積及び費用の低減となる。
上記説明から明らかなように、前記他の目的は、請求項１０に記載のインターリーブ解除のための装置、即ちインターリーブ解除器（デインターリーバ）により、及び請求項１２に記載のインターリーブする対応する装置、即ちインターリーバにより達成される。
本発明による方法及び装置の有利な実施例は、従属請求項に記載されている。
本発明による方法及び装置の、これら及び他の態様は、図面を参照して更に解説及び記載されるであろう。
図１は、送信器１１、受信器１２及びチャンネルを有するデジタル通信システムを示し、上記チャンネルを介してシンボルのシーケンスの形態のデータ１０が送信器１１から受信器１２へ送信される。該チャンネルは、通信理論から知られているように、図に示すように情報担体１３により表すこともできる。送信器（又はレコーダ）１１は、データ１０を雑音に対して感知性が低くなるような形態に符号化するエンコーダ１４と、該符号化されたデータに対してアナログ信号１８を発生する変調器１５とを有し、該アナログ信号１８は図示せぬ適切な記録手段により情報担体１３上に記録される。受信器（又は読取器）１２は、図示せぬ適切な読出手段により上記情報担体１３から再生された再生アナログ信号１８'を復調して、前記符号化されたデータを再構築する復調器１５'と、該再構築された符号化データを復号してデータの複製１０'を得るデコーダ１４'とを有している。詳細には、エンコーダ１４はエラー訂正コード（ＥＣＣ）発生器１６と、インターリーバ１７とを有し、同様にして、デコーダ１４'はデインターリーバ１７'と、上記ＥＣＣを使用すると共に最終的には該ＥＣＣを抑圧するエラー訂正ユニット１６'とを有している。インターリーバ１７及びデインターリーバ１７'は逆の処理を実行する。
上記ＥＣＣは、例えばパリティバイト等の何らかの冗長情報であり、該ＥＣＣは再構築された符号化データの正しさを検証するためにエラー訂正ユニット１６'により使用することができ、もし何れかのシンボルが壊れていたことが分かった場合、可能なら訂正を実行するために使用することができる。壊れたシンボルの訂正は、互いに接近した過度に多数のシンボルが壊れていないとの条件で可能となる。伝送チャンネルに存在するホワイトノイズ、即ち互いに無関係に、送信されるシーケンスの何れかのシンボルをランダム且つ一様に壊しそうな雑音によるシンボルの崩壊は、ＥＣＣの使用により一般的に治癒することが可能であり、対照的に、ＥＣＣ単独では、バーストエラー、即ち送信されたシーケンスにおける隣接した複数のシンボルの崩壊に対しては一般的に治癒策とはならない。
例えば擦り傷又は他の欠陥等の影響を受け易い光ディスクのように、チャンネルノイズがバースト的振る舞いを有するようなシステムにおいては、エラー訂正は、インターリーブ／インターリーブ解除と組み合わせる必要がある。インターリーブ処理は、元の順序による隣接するシンボルがチャンネルを介して伝送されるシーケンスにおいては十分に離れたものとなるように、又はその逆となるように、シンボルのシーケンスの元の順序を変更する一方、受信器側で実行されるインターリーブ解除としての逆処理は、元の順序を再確立する。この様にして、伝送の間においてバーストエラーにより壊され得るシンボルの副シーケンスにおけるシンボルは上記インターリーブ解除により分散され（即ち、元の順序を再確立し）、このような状況においても通常のエラー訂正手段を有効にする。
説明のために、以下においては焦点をインターリーブ解除の処理に絞る。しかしながら、インターリーブ解除の処理を参照する如何なる説明も適当な変更によりインターリーブの処理に適用することができることが理解されるであろう。更に、当業者であれば、明示的に言及されていなくても、ＥＣＣの発生及びエラー検出／訂正がどのように行われるかは明らかであろう。
図２は、相互にバス２３により接続されたアクセスユニット２０及びホスト装置２４を有するような情報担体の読み出しのためのシステムを示している。時には"ドライブ"とも呼ばれるアクセスユニット２０は、情報担体１３上に記録されたデータを取り出すと共にバッファメモリ２２に記憶することができ、該バッファメモリにおいて上記データはホスト装置２４にとりレンダリングのために利用可能となる。バッファメモリ２２及び受信器１２は、アクセスユニット２０の一部である。ホスト装置２４はＰＣとすることができる。代替例として、アクセスユニット２０及びホスト装置２４は、ディスクプレーヤ等の消費者用電子装置に組み込むこともできる。バッファメモリ２２の存在は、情報担体１３上に記録されたデータの取り込みをレンダリングから分離するのを可能にする。事実、上記取り込みは典型的には相対的に遅いが一定の率で行われるのに対し、上記レンダリングは、有利には、バス２３がアイドル状態である期間によりインターリーブされた"伝送パケット"（即ち、相対的に高いデータ伝送の期間）により行うことができる。
アクセスユニット２０において、読出信号１８'は、読出手段（図示略）により情報担体１３から発生される。この読出信号１８'は復調器１５'によりシンボルのシーケンス（又はストリーム）２１に変換され、該シンボルのストリーム２１がデインターリーバ１７'に供給される。インターリーブ／インターリーブ解除の方式は、伝送の間におけるシンボルの順序で、即ち同じシンボルの元の順序に対する再配列された順序で定義される。インターリーブ／インターリーブ解除の可能な方式、及び斯かる方式のための既知のインターリーブ解除の方法によれば、デインターリーバ１７'において、シンボルのストリーム２１におけるＲｘＣシンボルのブロックが、Ｒ行及びＣ列のメモリテーブルを用いることにより再配列される。上記シンボルは、復調器１５'により生成されたシンボルのストリーム２１で供給されたのと同一の順序で該テーブルに行から行への順序で一時的に記憶され、全ブロックが記憶され且つ該テーブルが満杯になると、該テーブルに記憶されたシンボルは列から列への順序で取り込まれ（又は読み出され）、列で取り込まれたシンボルのグループはバッファメモリ２２に上記テーブルから読み出されたのと同一の順序で記憶される。
このタイプのブロックインターリーブは形式的に下記のように表すことができる。即ち、各シンボルが最初に位置インデックスｉを有するようなＲｘＣシンボルのブロックを、各シンボルが新たな位置インデックスｊをとるように再順序付けし、その場合においてｊ＝ｃｘＲ＋ｒとし、ここでｒ＝ｉDIVＣ及びｃ＝ｉMODＣである。
従って、インターリーブ解除が行われた後、シンボルはバッファメモリ２２内にインターリーブ解除された順序（即ち、元の順序）で存在する。
幾つかの状況においては前記復調器からのシンボルの流れを中断することは実際的でないので、インターリーブ解除の斯様な処理は、実際には、一方のテーブルが満たされる際に他方が取り出されるか、又はその逆の場合のように、Ｒ行及びＣ列の２つのテーブルを交互に使用することが必要となる。
従来知られているように、同一のテーブル又は２つのテーブルをインターリーブ処理及びインターリーブ解除処理の両方に使用することができることに注意すべきである。
図３は、本発明によるインターリーブ解除する方法において、ブロックのシンボルがどのようにしてインターリーブ解除されるかを示している。この例においては、本発明による方法の解説を容易にするために、Ｒ、Ｃ及びＮの値として小さな数、即ちＲ＝１６、Ｃ＝３及びＮ＝４が選択されている。
ＲｘＣシンボル（即ち、４８シンボル）からなるシンボルブロック３０がテーブル３１に供給される。シンボルブロック３０の拡大図において、これらシンボルは、例えば復調器１５'から入力される順序に従って０〜４７に番号が付されている。即ち、各シンボルに関連づけられた番号は位置インデックスｉである。
使用されるインターリーブの方式によれば、シンボルブロック３０のシンボルはバッファメモリ２２に、再配列された順序（即ち、インターリーブ前の元の順序）に従い、各シンボルがｒ＝ｊDIVＣ及びｃ＝ｊMODＣとした場合にｉ＝ｃｘＲ＋ｒとなるような新たな位置インデックスｉを有するように記憶されることを要する。図には、初期位置インデックスｊにより識別されるシンボルブロック３０のシンボルが、どの様にして、バッファメモリ２２に再配列された順序に従って現れるかが示されている。バッファメモリ２２は、各々がＭ＝４個のシンボルを収容することができるエントリのアレイからなり、これらエントリは最も高い効率でアドレス指定することが可能な該バッファメモリの最小単位であり、該バッファメモリは典型的にはＳＤＲＡＭタイプのものからなる。
従来技術によれば、所要の再配列を達成するために１６行ｘ３列のテーブルが使用されるであろうところ、本発明によれば、Ｎ行ｘ３列（Ｎは１６より小さい）が使用される。この例では、Ｎは４に等しい。これは、Ｎに対する自然な選択は４である。何故なら、Ｍ＝４であるからである。
該再配列は、下記のようにして達成される。
第１ステップにおいて、シンボルブロック３０におけるＮｘＣ個のシンボル（即ち、１２個のシンボル）の第１副ブロック３２が、テーブル３１に行から行への順序で、即ち最初に０番目の行、続いて１番目の行、２番目の行及び３番目の行の順に記憶される。完全に満たされた後、該テーブル３１は列から列への順序で、即ち最初に０番目の列、続いて１番目の列及び２番目の列の順に読み取られる。各列から読み取られるＮ個（この場合は４個）のシンボルのグループはバッファメモリ２２に、互いにＲ個のシンボルの距離だけ離れた位置において記憶され、かくして、或るグループと他のグループとの間にはＲ−Ｎ個（この場合は１２個）のシンボルのギャップが残される。従って、各列から読み取られた４個のシンボルのグループは、例えばエントリｎ、ｎ＋４及びｎ＋８においてバッファメモリ２２に記憶される。
第２ステップにおいては、ＮｘＣシンボルの第２副ブロック３３がテーブル３１に行から行への順序で記憶され、次いで、該テーブル３１は列から列への順序で読み取られ、各列から読み取られたＮシンボルのグループはバッファメモリ２２に、前記第１副ブロックのＮシンボルのグループに対して後続する位置において（即ち、エントリｎ＋１、ｎ＋５及びｎ＋９において）記憶される。
続くステップにおいても、第３副ブロック３４及び第４の最後の副ブロック３５が同様に処理されて、全シンボルブロック３０がバッファメモリ２２に記録されるようにする。
前記復調器からのシンボルの連続する流れを処理するために、Ｎ行及びＣ列の２つのテーブルを交互に（一方のテーブルが満たされたら、他方が取り出され、又はその逆に）使用することも予見することができる。
図４は、本発明によるインターリーブ解除する装置、即ちデインターリーバの概要図を示す。
デインターリーバ１７'はバッファメモリ２２に接続されると共に、
− Ｎ行及びＣ列のテーブル３１と、
− 当該ブロックにおけるＮｘＣシンボルの副ブロックをテーブル３１に行から行への順序で記憶するフロントエンド論理ユニット４０と、
− テーブル３１の列からＮシンボルのグループを列から列への順序で取り出すと共に、これらグループをバッファメモリ２２に、これらがバッファメモリ２２に再配列された順序に従って現れるように記憶する再配列論理ユニット４１と、
を有している。
この様な装置は、好ましくは、集積回路として、又は全復号の責任を負う（即ち、復調及びエラー訂正部も有する）集積回路の一部として実施化される。
この様な装置は、情報担体３１にアクセスする装置に含めることができる。
更に、この様なデインターリーバ及び対応するインターリーバは統合的であると共に、同じ資源を（特に同じテーブル又は複数のテーブルを）共有するように実施化することができる。上記再配列論理ユニットは、配線論理回路並びにＩＣファームウエア及び／又はソフトウェアの組み合わせとして実施化することができる。また、上記フロントエンド論理ユニットは、好ましくは、配線論理回路のみにより実施化されるものとする。
以上、テーブル３１として、当該テーブルの各要素が２つのインデックスにより識別されるような二次元メモリ構造を目的とすることが必須であることが、概説されねばならない。しかしながら、斯かる２つのインデックスのうちのどちらが行に関連し、どちらが列に関連するかは全く無関係であり、従って、本発明による方法及び装置は、行及び列に対する参照を入れ替えることにより説明することもできる。
同様に、行の要素が書き込まれる順序、及び列の要素が読み取られる順序も無関係である。言い換えると、当該インターリーブ方式は、常に、行及び／又は列の置換（permutation）を含むように変更することもできる。
図５は、ＢＤ規格に従うＥＣＣクラスタを示している。該ＥＣＣクラスタは２４８ｘ３０４バイトからなり、２４８行ｘ３０４列のテーブルとして表すことができる。最初の２１６行はデータバイトを含む一方、残りの３２行はパリティバイトを含む。該ＥＣＣクラスタは、各々が２０５２バイトの（即ち各々が９.５列の）３２個のデータフレーム５０を有する。データフレーム５０は、ホスト装置２４上で動作するアプリケーションにより使用されるデータ構造である。
連続的に到来するバイトのストリームの一部として入力される斯様なバイトブロックに対して、従来技術によるインターリーブ解除法は２４８ｘ３０４バイトの２つのテーブルを必要とした。
本発明による方法の実施例においては、Ｎは１６に等しいように選択される。このことは、代わりに１６ｘ３０４バイトの２つのテーブルが使用されることを意味し、約１５倍のメモリサイズの低減を可能にする。Ｎに対する１６なる値は、バッファメモリ２２が、各々がＭ＝１６バイトのエントリを有する場合に最も自然な選択である。
これは、図において連続する１６個の行のグループ５１として視覚化することができる１６行ｘ３０４列の副ブロックを処理することに相当する。
既に予測されているように、Ｎに対して８又は４等の一層小さな値を使用することも可能であり、メモリサイズの更なる低減を可能にするが、前記再配列論理ユニットに対する負荷が増加するか又は帯域幅の損失につながる結果となる。Ｍの約数（divider）でないようなＮの値の使用は、現実的でないと考えられる。
この場合、１６なるＮは、２４８なるＲの約数でないので、最後の副ブロックは該テーブルを不完全に（即ち、８行だけを）満たすことになる。従って、行の内容をバッファメモリ２２に転送する場合に注意しなければならない。好ましくは、この様な状況は全行をバッファメモリ２２の適切なエントリにコピーし、意味のない又はダミーバイトの存在が該バッファメモリ２２にコピーされるのを許容することにより処理することができる。この場合、ホスト装置２４に存在するアプリケーションは、当該バッファメモ内のインターリーブ解除されたバイトにアクセスする場合に上記ダミーバイトを無視するように構成される必要がある。
更に、本発明による方法は、２１６行のデータバイトのみをバッファメモリに記憶するためにも適用することができ、その際、３２行のパリティバイトは別のメモリに記憶し、又は前記エラー訂正のために直接処理することができる。
本発明によるインターリーブ解除する方法の他の実施例においては、連続的に到来するシンボルストリームの一部として入力されるシンボルのインターリーブ解除は、単一のテーブルを用いて達成される。通常、本発明による方法の該他の実施例では、
− 当該テーブルのＮ行はＰＮグループに分割され、
− 該テーブルのＣ列はＰＣグループに割り当てられ、
− シンボルを該テーブルに行から行への順序で記憶するステップにおいて、到来するシンボルは該テーブルに巡回バッファにおけるように（即ち、最後の行が充填された後、最初の行が充填されるように）記憶され、
− 該テーブルに記憶されたシンボルを列から列への順序で取り出すステップにおいて、これら記憶されたシンボルは該テーブルから巡回バッファからのように（即ち、最後の列を読み取った後に、最初の行が再び読み取られるように）取り出され、
− 或るグループの行が充填された後、対応するグループの列、及び恐らくは該対応するグループの列における列に続く列が、全体的に又は部分的に読み取られ、
− 取り出されたシンボルは、これらシンボルがバッファメモリにおいて再配列された順序で現れるような位置に記憶される、
ことが予想される。
この他の実施例を、図６ａ、６ｂ及び６ｃを参照して説明する。この特定の例においては、
Ｒ＝１６であり、
Ｎ＝８であり、
Ｃ＝６であり、
バッファメモリ２２の各エントリ当たりのシンボル数Ｍも８であり、
ＰＮ及びＰＣ＝２であり、
第１グループの列は、列０、１及び２であり、
第２グループの列は、列３、４及び５であり、
第１グループの行は、行０、１、２及び３であり、
第２グループの行は、行４、５、６及び７である。
第１ステップにおいて、最初のグループの行が書き込まれ、次いで最初のグループの列が読み取られ、その内容がバッファメモリ２２に転送される。該最初のステップの完了の後の状況が、図６ａに示されている。テーブル３１において、縞の入ったシンボルは、該第１ステップが完了した際にバッファメモリ２２にコピーされていたシンボルを示すものである。
第２ステップにおいて、第２グループの行が書き込まれ、次いで第２グループの列が読み取られると共に、その内容がバッファメモリ２２に転送される。該第２ステップの完了の後の状況が図６ｂに示されている。テーブル３１において、縞の入ったシンボルは、該第２ステップが完了した際にバッファメモリ２２にコピーされていたシンボルを示すものである。
第３ステップにおいて、当該テーブルは前のステップにおいて完全に充填されているので、前記第１グループの行は重ね書きされ（書き換えられ）、次いで、第１グループの列が読み取られると共に、その内容がバッファメモリ２２に転送される。該第３ステップの完了後の状況が図６ｃに示されている。
或るブロック及び種々の後続ブロックのインターリーブ解除を達成するために当該方法がどの様に継続されるかは明らかである。上記第３ステップにおいては、バッファメモリ２２に対するアクセスは余り効率的ではなかった。何故なら、バッファメモリのエントリが部分的にのみ書き込まれ、Ｎシンボルのグループが幾つかの場合には２つのエントリにまたがって書き込まれたからである。しかしながら、この効率のロスは、メモリサイズの更なる削減の利益と較べれば、特定の状況では許容されるものである。
図６ａ、６ｂ及び６ｃを参照して説明した本発明によるインターリーブ解除する方法の実施例は、図７ａ〜７ｋを参照して説明するように、ＮがＲの約数でない場合にも有利に適用及び適合化することができる。この例においては、
Ｒ＝１０であり、
Ｃ＝４であり、
バッファメモリ２２の各エントリ当たりのシンボル数Ｍも４であり、
Ｎ＝４であり、
ＮｘＣのテーブルに加えて、ＳｘＣの拡張テーブルが使用され、ここで、ＳはＮより小さく、該拡張テーブルは上記テーブルに対して、この場合はＳ＝２で併置され、
ＰＮ＝２であり、
ＰＣ＝２であり、
第１グループの列は、列１及び３であり、
第２グループの列は、列０及び２であり、
第１グループの行は、行０及び１であり、
第２グループの行は、行２及び３であり、
拡張テーブルの行は、第３グループの行を形成すると共に、行４及び５として示される。
所望されるものは、ＲｘＣ（即ち４０個の）シンボルのシーケンスのインターリーブ解除を、Ｒ行ｘＣ列の"完全なスケールの"テーブルが使用されたかのようにして達成することである。図７ａは、４０個のシンボルのシーケンス７０と、インターリーブ解除に使用されるべき１０行ｘ４列の完全なスケールのテーブル７１と、シンボルがインターリーブ解除された順序で記憶されるバッファメモリ２２とを示している。
この実施例においては、代わりに、(Ｎ＋Ｓ)ｘＣの、即ち６行ｘ４列のテーブル７２が使用される。
第１ステップにおいて、第１グループの行が書き込まれ、テーブル７２を図７ｂに示されるような状態にする。次いで、第１グループの列のうちの行０及び１に存在するシンボルが読み取られ、バッファメモリ２２に転送される。該第１ステップの完了後の状況が図７ｃに示され、この場合において、テーブル７２における縞の入ったシンボルはバッファメモリ２２にコピーされたシンボルを示すものである。
第２ステップにおいて、第２グループの行が書き込まれ、テーブル７２を図７ｄに示されるような状態にする。次いで、第２グループの列のうちの行０〜３に存在するシンボルが読み取られ、バッファメモリ２２に転送される。該第２ステップの完了後の状況が図７ｅに示されている。
第３ステップにおいて、行４及び５が書き込まれ、テーブル７２を図７ｆに示されるような状態にする。次いで、第１グループの列のうちの行２〜５に存在するシンボルが読み取られ、バッファメモリ２２に転送される。該第３ステップの完了後の状況が図７ｇに示されている。
第４ステップにおいて、テーブル７２は前のステップにおいて完全に充填されているので、第１グループの行は重ね書きされ、テーブル７２を図７ｈに示されるような状態にする。次いで、第２グループの列のうちの行４、５、０及び１に存在するシンボルが読み取られ、バッファメモリ２２に転送される。該第４ステップの完了後の状況が図７ｉに示されている。
第５ステップにおいて、第２グループの行が書き込まれ、テーブル７２を図７ｊに示されるような状態にする。次いで、第１グループの列のうちの行０〜３に存在するシンボルが読み取られ、バッファメモリ２２に転送される。該第５ステップの完了後の状況が図７ｋに示されている。
第６の最終ステップにおいて、第２グループの列のうちの行２及び３に存在するシンボルが読み取られてバッファメモリ２２に転送され、これにより、図７ａに示されたような所望のインターリーブ解除を達成する。
この実施例においては、４シンボルのグループの取り込みを容易にするために拡張テーブルが使用されたが、拡張テーブルの使用は不要にすることができることを述べなければならない。
拡張テーブルが使用される場合、ＳはＮ／ＰＮに、又はその倍数に選定される。
この実施例の利点は、
− 当該シーケンスの始め及び終わりを除いて、バッファメモリ２２のエントリは一度に、従って最良の効率で書き込まれ、
− バッファメモリ２２にダミーバイトを見越す必要がない、
− ２つのテーブルの代わりに、拡張テーブルとの組み合わせで単一のテーブルが使用される、
点である。
これは、Ｎシンボルのグループがメモリバッファの単一のエントリに転送されるように、拡張テーブルを使用すると共に、列のグループの定義を、各ステップにおいて列のグループから転送されるＮ個のシンボルのグループの選択を適切に行うことにより可能にされた。
図７ａ〜７ｋを参照して説明した上記インターリーブ解除する方法の実施例（以下、"改善された構成"と称する）は、図７ａ〜７ｋの特定の例におけるものとは異なるパラメータＲ、Ｃ、Ｍ及びＮの値に対しても容易に適用することができる。特に、バッファメモリ２２が、各々がＭ＝１６バイトのエントリを有し、Ｒ＝２１６（別途処理されるパリティバイトは別として）及びＣ＝３０４であるような図５に示すＥＣＣクラスタをインターリーブ解除するために適用することができる。
上述したように、Ｎに対する賢明な選択はＮ＝Ｍ＝１６であり、これは２１６の約数ではない。
このインターリーブ解除する方法の改善された構成を適用する場合、下記のような選択がなされる。
ＮｘＣのテーブルに加えて、ＳｘＣの拡張テーブルが使用され、その場合において、Ｓ＝４とする、
ＰＮ＝４であり、
ＰＣ＝４であり、
第１グループの行は、行０〜３であり、
第２グループの行は、行４〜７であり、
第３グループの行は、行８〜１１であり、
第４グループの行は、行１２〜１５であり、
拡張テーブルの行は、第５グループの行を形成すると共に、行１６〜１９として示され、
第１グループ（グループＡと称す）の列は、column_nr MOD 19が１０、１２、１４、１６、１８に等しいような全ての列であり（column_nrは０と３０３との間で変化する列インデックスである）、
第２グループ（グループＢと称す）の列は、column_nr MOD 19が１、３、５、７、９＊に等しいような全ての列であり、
第３グループ（グループＣと称す）の列は、column_nr MOD 19が９＊、１１、１３、１５、１７に等しいような全ての列であり、
第４グループ（グループＤと称す）の列は、column_nr MOD 19が０、２、４、６、８に等しいような全ての列である。
column_nr MOD 19＝９となる列は、グループＢ及びＣの両方の一部であることがわかる。これらの列は、１０８までの行に対しては列Ｂとして扱われ、その後のものに対しては列Ｃとして扱われる。
図８には、ＥＣＣクラスタが示され、該図において列は、属するグループに従ってＡ、Ｂ、Ｃ又はＤと印されている。
図７ａから７ｋを参照して既述したように、同一のグループの列から取り込まれたバイトのグループは整列されている（即ち、同一の行からとられている）が、異なるグループの列から取り込まれたバイトのグループは互いにずらされている。このずれが、使用されるＳＲＡＭメモリを更に低減すると共にダミーバイトの使用を不要にし、且つ、バッファメモリにおける孔の発生を防止するのを実際に可能にするものである。Ｎ／ＰＮ＝４であるので、このずれは、４行に対応する。
ＥＣＣクラスタの最初及び最後を処理する際に、取り込まれるバイトのグループは１６より小さい、即ち４、８及び１２になるであろう。それでも、これは当該バッファメモリに孔を生じることはない。何故なら、ＥＣＣクラスタの始めにおける４、８及び１２バイトのグループは該データクラスタの終わりにおける１２、８及び４バイトのグループに対して相補的であるからである。
バイトはディスクから流れ出ると共に、上記テーブルに行から行へと記憶され、該テーブルから読み取られると共に、後続のグループの行が満たされるやいなや、バッファメモリに送られる。ＥＣＣクラスタのインターリーブ解除は以下に説明するように行われる。
クラスタの始めにおいて最初の４行（行０〜３）が、テーブルの行０〜３に記憶される。次いで、このテーブルにおけるこれら４行において列の部分集合Ａに属するバイトが該テーブルから列から列へと読み取られ、メモリバッファに送られる。該メモリバッファにおいて、これらバイトは適切な位置に、即ち達成されるべきインターリーブ解除の順序に従って記憶される。これらのグループは、１６の代わりに４バイトしか有していないから、１６バイトより小さなグループがメモリバッファに転送される如何なる他の場合とも同様に、幾つかの余分のダミーバイトが追加される。しかしながら、これらのダミーバイトはバッファには実効的には書き込まれない。即ち、これらがバッファに書き込まれるのを防止するためにマスクを使用することができる。
次いで、当該ＥＣＣクラスタの次の４行（行４〜７）が上記テーブルの行４〜７に記憶され、次いで、該テーブルの行０〜８のうちの列部分集合Ｂに属するバイトがメモリバッファに転送される。
次いで、当該ＥＣＣクラスタの次の４行（行８〜１１）が上記テーブルの行８〜１１に記憶され、次いで、該テーブルの行０〜１１のうちの列部分集合Ｃに属するバイトがメモリバッファに転送される。
次いで、当該ＥＣＣクラスタの次の４行（行１２〜１５）が上記テーブルの行１２〜１５に記憶され、次いで、該テーブルの行０〜１５のうちの列部分集合Ｄに属するバイトがメモリバッファに転送される。これらのグループは、正確に１６バイトを有し、バッファメモリの１つのエントリに効果的に投入される。
次いで、当該ＥＣＣクラスタの次の４行（行１６〜１９）が上記テーブルの行１６〜１９に記憶され、次いで、該テーブルの行４〜１９のうちの列部分集合Ａに属するバイトがメモリバッファに転送される。これらのグループは、正確に１６バイトを有し、バッファメモリの１つのエントリに効果的に投入される。
到来するシンボルのストリームを処理するために、既に書き込まれた行のグループに対応する列のグループからのシンボルの取り込みは、後続する行のグループが書き込まれるのと同時に行われる。例えば、当該テーブルの行０〜１５における列部分集合Ｄに属するバイトが該テーブルから取り込まれている間に、該テーブルの行１６〜１９は充填されつつある。
次いで、当該ＥＣＣクラスタの次の４行（行２０〜２３）が上記テーブルの行０〜３に記憶され、次いで、該テーブルの行８〜１９及び０〜３における列部分集合Ｂに属するバイトがメモリバッファに転送される。これらのグループは、正確に１６バイトを有し、バッファメモリの１つのエントリに効果的に投入される。
次いで、当該ＥＣＣクラスタの次の４行（行２４〜２７）が上記テーブルの行４〜７に記憶され、次いで、該テーブルの行１２〜１９及び０〜７のうちの列部分集合Ｃに属するバイトがメモリバッファに転送される。これらのグループは、正確に１６バイトを有し、バッファメモリの１つのエントリに効果的に投入される。
この様な処理が、同様にして継続される。
当該ＥＣＣクラスタの行１０４〜１０７がテーブルに記憶される場合、１６の偶数データフレームにおける４つのＥＤＣバイトを、バッファメモリに、又は代わりに何らかの中間メモリに、転送することができる。これは、当該バッファにおけるデータフレームの終わりに１２個のダミーバイトの孔を生じさせ、これらは当該データフレームのステータス情報に使用することができる。
当該ＥＣＣクラスタの行１１６〜１１９がテーブルに記憶され、且つ、該ＥＣＣクラスタの行１０４〜１１９に対応する、列部分集合Ｂに属する関連するバイトがバッファメモリに転送された後、column_nr MOD 19＝９の列は、グループＣの列とみなされる。
当該ＥＣＣクラスタの行１２０〜１２３がテーブルに記憶されると、該ＥＣＣクラスタの行１０８〜１２３行に対応する前記列部分集合Ｃに属する関連バイトが、メモリバッファに転送される。
当該ＥＣＣクラスタの行１２４〜１２７がテーブルに記憶されると、該ＥＣＣクラスタの行１１２〜１２７行に対応する前記列部分集合Ｄに属する関連バイトが、メモリバッファに転送される。
この様な処理は、当該ＥＣＣクラスタの行２００〜２１５に対応する列部分集合Ｂのバイトがバッファメモリに転送されるような行２１５まで繰り返される。
この処理は、シンドローム計算又は何らかの他の理由のために前記パリティバイトの３２行まで容易に拡張することができる。
この時点で、当該ＥＣＣクラスタの全ての残りのバイトはテーブル内にあり、バッファメモリに転送することができる。即ち、先ずグループＣの列における１２バイトのグループが、次いでグループＤの列における８バイトのグループが、最後にグループＡの列における４バイトのグループが転送される。
これら最後のグループのうち、column_nr MOD 19＝１８の列に位置するデータバイトは奇数データフレームのＥＤＣバイトである。これらは、ＳＤＲＡＭバッファに転送することができるか、又は代わりに何らかの中間メモリに転送することができる。
ＢＤに従うＥＣＣクラスタは、サブ構造として、Ｍ＝１６の倍数ではない２０５２バイトの３２のデータフレームを含むことに注意することができる。上述した方法は、奇数データフレームのバイト０が、転送されるＮバイトのグループにおける最初のものとなるようになるので、エントリにうまく整列し、かくして、バッファにおけるデータフレームの始めにダミーバイト又は孔が発生されることがない。
この方法の変形例において、前記拡張テーブルは、テーブルからのバイトの取り込み及びテーブルへのバイトの記憶の同期を容易にするために４行の代わりに５行を含むことができる。この追加の行は、到来するバイトが記憶されるべき位置が未だ解放されていない場合に、幾つかの到来バイトを記憶するために使用することができる。この追加の行を使用するための可能性のある方法は、行に関する限りにおいて、全テーブルを巡回バッファとして使用するということである。この場合、固定されたグループの行は、最早、存在せず、言い換えると、行は種々のグループの行に動的に割り当てられる。即ち、後続のグループの行は、常に、現在のグループの行より先の４（＝Ｎ／ＰＮ）行からなるので、最初のグループの行０〜３、次のグループの行４〜７、次のグループの行８〜１１、次のグループの行１２〜１５、次のグループの行１６〜１９、次のグループの行２０〜２、次のグループの行３〜６、等々となる。
明らかなように、この改善された方法の基礎となる思想は、インターリーブなる逆の処理にも同様に適用することができる。
請求項を含み、この明細書で使用される"有する"なる用語は記載されたフィーチャ、完全体、ステップ又は構成要素の存在を示すものとされるが、１以上の他のフィーチャ、完全体、ステップ、構成要素若しくはこれらのグループの存在又は追加を排除するものではないことに注意すべきである。また、請求項における単数形の要素は、複数の斯様な要素の存在を排除するものではないことに注意すべきである。更に、如何なる参照番号も請求項の範囲を限定するものではない。即ち、本発明はハードウェア及びソフトウェアの両方により実施化することができ、幾つかの"手段"は同一の品目のハードウェアにより表すこともできる。更に、本発明は各々の又は全ての新規なフィーチャ又はフィーチャの組み合わせに存するものである。
本発明は、以下のように要約することができる。インターリーブは、デジタル通信及び記憶システムにおいて雑音阻止を改善する。既知の方法によれば、インターリーブ／インターリーブ解除は、シンボルをＲ行ｘＣ列の一時メモリテーブルに行から行への順序で記憶し、これらを列から列への順序で読み出す（又はその逆にする）ことにより、再配列された順序を得る。同様のインターリーブ／インターリーブ解除処理を低減されたサイズの一時メモリテーブルにより達成するようなインターリーブ及びインターリーブ解除する方法並びに装置が提案される。
上記の再配列された順序に従うシンボルの再配列は、シンボルが他のメモリから取り込まれ又は他のメモリに記憶される順序との組み合わせで、低減されたメモリサイズのテーブルを用いて達成される。本発明は、更に、インターリーブ及び／又はインターリーブ解除するＩＣ並びに装置にも関するものである。
図１は、デジタル通信システムを示す。 図２は、情報担体を読み出すシステムを示す。 図３は、本発明によるインターリーブ解除する方法において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図４は、本発明によるブロックのシンボルをインターリーブ解除する装置を示す。 図５は、ＥＣＣクラスタを示す。 図６ａは、本発明によるインターリーブ解除する方法の他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図６ｂは、本発明によるインターリーブ解除する方法の他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図６ｃは、本発明によるインターリーブ解除する方法の他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ａは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｂは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｃは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｄは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｅは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｆは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｇは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｈは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｉは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｊは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図７ｋは、本発明によるインターリーブ解除する方法の更に他の実施例において、ブロックのシンボルがどの様にしてインターリーブ解除されるかを示す。 図８は、図７ａ〜７ｋを参照して説明したインターリーブ解除する方法の実施例により、ＥＣＣクラスタのシンボルがどの様にしてインターリーブ解除されるかを示す。

Claims (16)

  1. ＲｘＣのシンボルのブロックに属するシンボルをインターリーブ解除する方法であって、Ｒ及びＣは整数であり、前記ブロックにおいて前記シンボルは対応する位置インデックスｉに従い順序付けられており、該方法が、
    − 前記シンボルを、各シンボルがｒ＝ｉDIVＣ及びｃ＝ｉMODＣとした場合にｊ＝ｃｘＲ＋ｒとなるような新たな位置インデックスｊを有するように再配列された順序に再順序付けするステップと、
    − 前記シンボルをバッファメモリに前記再配列された順序で記憶するステップと、
    を有するような方法において、前記シンボルの前記再順序付けするステップ及び前記記憶するステップが、
    − Ｎ行及びＣ列のテーブルであって、ＮがＲより小さな整数であるようなテーブルを使用するステップと、
    − 前記テーブルに、前記ブロックにおけるＮｘＣシンボルの第１副ブロックのシンボルを行から行への順序で記憶するステップと、
    − 前記テーブルの列からＮシンボルのグループを列から列への順序で取り出すステップと、
    − 前記Ｎシンボルのグループを互いにＲシンボルの距離離れた位置において前記バッファメモリに記憶するステップと、
    を有することを特徴とする方法。
  2. 請求項１に記載の方法において、
    − 前記シンボルを前記テーブルに行から行への順序で記憶するステップ、
    − 前記Ｎシンボルのグループを列から列への順序で取り出すステップ、及び
    − 前記Ｎシンボルのグループを前記バッファメモリに記憶するステップ、
    が、ＮｘＣシンボルの後続する副ブロックに対して前記ブロックの網羅に要する回数だけ適用され、各回において、各列に存在するＮシンボルのグループが、前回に記憶されたＮシンボルのグループに対して後続する位置において前記バッファメモリに記憶されることを特徴とする方法。
  3. 請求項１に記載の方法において、前記ブロックが、シンボルの連続的に到来するストリームの一部として入力されるような方法。
  4. 請求項３に記載の方法において、Ｎ行及びＣ列の追加のテーブルが使用され、シンボルが入力されて前記テーブルに記憶されている間に、前記追加のテーブルに存在するシンボルが取り出されて前記バッファメモリに記憶される一方、前記テーブルに存在するシンボルが取り出される間に、入力されているシンボルが前記追加のテーブルに記憶されることを特徴とする方法。
  5. 請求項３に記載の方法において、
    − 前記テーブルのＮ行がＰＮグループに分割され、
    − 前記テーブルのＣ列がＰＣグループに分割され、
    − 前記テーブルにシンボルを行から行への順序で記憶するステップにおいて、到来する前記シンボルが前記テーブルに巡回バッファへのように記憶され、
    − 前記テーブルに記憶されたシンボルを列から列への順序で取り出すステップにおいて、これら記憶されたシンボルが前記テーブルから巡回バッファからのように取り出され、
    − 或るグループの行が満たされた後、対応するグループの列が読み出され、
    − 各列から取り出されたＰＮグループのシンボルが、これらシンボルが前記バッファメモリにおいて前記再配列された順序で現れるような位置に記憶される、
    ことを特徴とする方法。
  6. ＲｘＣのシンボルのブロックに属するシンボルをインターリーブする方法であって、Ｒ及びＣは整数であり、前記ブロックにおいて前記シンボルは対応する位置インデックスｊに従い順序付けられており、前記ブロックはバッファメモリに記憶されており、該方法が、
    − 前記シンボルを前記バッファメモリから取り出すステップと、
    − 前記シンボルを、各シンボルがｃ＝ｊDIVＲ及びｒ＝ｊMODＲとした場合にｉ＝ｒｘＣ＋ｃとなるような新たな位置インデックスｉを有するように再配列された順序に再順序付けするステップと、
    を有するような方法において、前記シンボルの前記取り出すステップ及び前記再順序付けするステップが、
    − Ｎ行及びＣ列のテーブルであって、ＮがＲより小さな整数であるようなテーブルを使用するステップと、
    − ＮシンボルのＣグループを、互いにＲシンボルの距離離れた位置において前記バッファメモリから取り出すステップと、
    − 前記テーブルに、前記ＮシンボルのＣグループのシンボルを列から列への順序で記憶するステップと、
    − 前記テーブルから前記シンボルを、前記再配列された順序に従い再順序付けされた前記ブロックのうちのＮｘＣシンボルの第１副ブロックを得るように行から行への順序で取り出すステップと、
    を有することを特徴とする方法。
  7. 請求項６に記載の方法において、
    − 前記Ｎシンボルのグループを前記バッファメモリから取り出すステップ、
    − 前記Ｎシンボルのグループを列から列への順序で記憶するステップ、及び
    − 前記テーブルから前記シンボルを行から行への順序で取り出すステップ、
    が、ＮｘＣシンボルの後続する副ブロックを形成するために、前記ブロックを再順序付けするのに要する回数だけ適用され、各回において、ＮシンボルのＣグループが、前回に取り出されたＮシンボルのＣグループに対して後続する位置において前記バッファメモリから取り出されることを特徴とする方法。
  8. 請求項６に記載の方法において、前記再配列された順序のブロックが、シンボルの連続的に出力するストリームの一部として送出されるような方法。
  9. 請求項１又は６に記載の方法において、前記テーブルからシンボルを取り出すステップの前に、前記テーブルの列及び／又は行の置換を実行するステップを更に有するような方法。
  10. ＲｘＣのシンボルのブロックに属するシンボルをインターリーブ解除するインターリーブ解除器であって、Ｒ及びＣは整数であり、前記ブロックにおいて前記シンボルは対応する位置インデックスｉに従い順序付けられており、該インターリーブ解除器が、バッファメモリに接続されると共に、前記シンボルを該バッファメモリに、各シンボルがｒ＝ｉDIVＣ及びｃ＝ｉMODＣとした場合にｊ＝ｃｘＲ＋ｒとなるような新たな位置インデックスｊを有するように再配列された順序で記憶することができるようなインターリーブ解除器において、
    − Ｎ行及びＣ列のテーブルであって、ＮがＲより小さな整数であるようなテーブルと、
    − 前記テーブルに、前記ブロックのシンボルを行から行への順序で記憶するフロントエンド論理ユニットと、
    − 前記テーブルの列からＮシンボルのグループを列から列への順序で取り出すと共に、これらを互いにＲシンボルの距離離れた位置において前記バッファメモリに記憶する再配列論理ユニットと、
    を有することを特徴とするインターリーブ解除器。
  11. 請求項１０に記載のインターリーブ解除器において、前記フロントエンド論理ユニットが前記ブロックを連続的に到来するシンボルのストリームの一部として入力するように構成されていることを特徴とするインターリーブ解除器。
  12. ＲｘＣのシンボルのブロックに属するシンボルをインターリーブするインターリーバであって、Ｒ及びＣは整数であり、前記ブロックにおいて前記シンボルは対応する位置インデックスｊに従い順序付けられており、前記ブロックは当該インターリーバに接続されたバッファメモリに記憶されており、該インターリーバが、前記シンボルを前記バッファメモリから取り出すと共に、これらシンボルを、各シンボルがｒ＝ｊDIVＣ及びｃ＝ｊMODＣとした場合にｉ＝ｃｘＲ＋ｒとなるような新たな位置インデックスｉを有するように再配列された順序に再配列することができるようなインターリーバにおいて、
    − Ｎ行及びＣ列のテーブルであって、ＮがＲより小さな整数であるようなテーブルと、
    − Ｎシンボルのグループを、互いにＲシンボルの距離離れた位置において前記バッファメモリから取り出すと共に、これらを前記テーブルの列に列から列への順序で記憶する再配列論理ユニットと、
    − 前記テーブルからシンボルを行から行への順序で取り出すフロントエンド論理ユニットと、
    を有することを特徴とするインターリーバ。
  13. 請求項１２に記載のインターリーバにおいて、前記フロントエンド論理ユニットが前記ブロックを連続的に出力するシンボルのストリームの一部として送出するように構成されていることを特徴とするインターリーバ。
  14. 請求項１０に記載のインターリーブ解除器及び／又は請求項１２に記載のインターリーバを有する集積回路。
  15. 請求項１０に記載のインターリーブ解除器を有する受信器。
  16. 請求項１２に記載のインターリーバを有する送信器。
JP2007554700A 2005-02-14 2006-02-03 低減されたサイズのメモリテーブルによるブロックインターリーブ Expired - Fee Related JP4891927B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05101058 2005-02-14
EP05101058.5 2005-02-14
PCT/IB2006/050365 WO2006085251A2 (en) 2005-02-14 2006-02-03 Block interleaving with memory table of reduced size

Publications (3)

Publication Number Publication Date
JP2008530885A true JP2008530885A (ja) 2008-08-07
JP2008530885A5 JP2008530885A5 (ja) 2009-03-26
JP4891927B2 JP4891927B2 (ja) 2012-03-07

Family

ID=36659797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007554700A Expired - Fee Related JP4891927B2 (ja) 2005-02-14 2006-02-03 低減されたサイズのメモリテーブルによるブロックインターリーブ

Country Status (7)

Country Link
US (1) US7840859B2 (ja)
EP (1) EP1851861A2 (ja)
JP (1) JP4891927B2 (ja)
KR (1) KR20070102753A (ja)
CN (1) CN101120508B (ja)
TW (1) TW200705828A (ja)
WO (1) WO2006085251A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9495241B2 (en) 2006-12-06 2016-11-15 Longitude Enterprise Flash S.A.R.L. Systems and methods for adaptive data storage
US8402201B2 (en) 2006-12-06 2013-03-19 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery in solid-state storage
US9116823B2 (en) * 2006-12-06 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for adaptive error-correction coding
MX2010001015A (es) * 2007-07-26 2010-03-01 Samsung Electronics Co Ltd Dispositivo para procesar flujos y metodo del mismo.
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US8572332B2 (en) 2008-03-28 2013-10-29 Qualcomm Incorporated De-interleaving mechanism involving a multi-banked LLR buffer
CA2766469C (en) * 2009-07-30 2018-10-02 Ibiquity Digital Corporation Systems, methods, and computer readable media for digital radio broadcast receiver memory and power reduction
FR2955001A1 (fr) 2010-01-06 2011-07-08 St Microelectronics Grenoble 2 Procede et dispositif d'entrelacement en ligne et en colonne pour blocs de taille variable
WO2013089749A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Methods to optimize a program loop via vector instructions using a shuffle table and a mask store table
WO2015050553A1 (en) * 2013-10-03 2015-04-09 Capso Vision, Inc. Robust storage and transmission of capsule images
US10201026B1 (en) 2016-06-30 2019-02-05 Acacia Communications, Inc. Forward error correction systems and methods
US10802907B2 (en) * 2018-03-20 2020-10-13 Micron Technology, Inc. Hierarchical buffering scheme to normalize non-volatile media raw bit error rate transients
US10381073B1 (en) 2018-03-20 2019-08-13 Micron Technology, Inc. Converged structure supporting buffering of recent writes and overwrite disturb remediation
US10505676B1 (en) 2018-08-10 2019-12-10 Acacia Communications, Inc. System, method, and apparatus for interleaving data
EP4197104B1 (fr) 2021-09-22 2023-11-22 Airbus Defence and Space SAS Dispositif et procédé d'entrelacement de blocs de données pour un système de communications optiques entre un satellite et une station terrestre
JP2024027962A (ja) * 2022-08-19 2024-03-01 株式会社東芝 インタリーブ回路および通信装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335409A (en) * 1964-06-25 1967-08-08 Westinghouse Electric Corp Permutation apparatus
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US5530934A (en) * 1991-02-02 1996-06-25 Vlsi Technology, Inc. Dynamic memory address line decoding
JP2940196B2 (ja) 1991-02-08 1999-08-25 ソニー株式会社 記録再生装置
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
US5559506A (en) * 1994-05-04 1996-09-24 Motorola, Inc. Method and apparatus for encoding and decoding a digital radio signal
US5946357A (en) * 1997-01-17 1999-08-31 Telefonaktiebolaget L M Ericsson Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal
US6088760A (en) 1997-03-07 2000-07-11 Mitsubishi Semiconductor America, Inc. Addressing system in a multi-port RAM having main and cache memories
TW334533B (en) 1997-06-28 1998-06-21 United Microelectronics Corp The control circuit apparatus for CD-ROM optical disk driver
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
US6678843B2 (en) * 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
EP1039646A1 (en) * 1999-03-05 2000-09-27 Mitsubishi Electric France Interleaver device and method for interleaving a data set
EP1089439A1 (en) * 1999-09-28 2001-04-04 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information
KR100416057B1 (ko) * 2000-08-23 2004-01-31 주식회사 대우일렉트로닉스 고밀도 디브이디에서 단연집 오류정정을 위한 인터리빙 방법
JP3752995B2 (ja) * 2000-09-27 2006-03-08 日本ビクター株式会社 情報記録再生装置
KR100370239B1 (ko) * 2000-10-25 2003-01-29 삼성전자 주식회사 고속 블럭 파이프라인 구조의 리드-솔로몬 디코더에적용하기 위한 메모리 장치와 메모리 액세스 방법 및 그메모리 장치를 구비한 리드-솔로몬 디코더
US7091889B2 (en) * 2002-09-09 2006-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Speed and memory optimized interleaving
WO2005099099A1 (en) * 2004-03-05 2005-10-20 Thomson Licensing Address generation apparatus for turbo interleaver and deinterleaver in w-cdma systems

Also Published As

Publication number Publication date
WO2006085251A2 (en) 2006-08-17
WO2006085251A3 (en) 2006-10-19
US20080270714A1 (en) 2008-10-30
CN101120508A (zh) 2008-02-06
JP4891927B2 (ja) 2012-03-07
US7840859B2 (en) 2010-11-23
CN101120508B (zh) 2012-10-10
KR20070102753A (ko) 2007-10-19
EP1851861A2 (en) 2007-11-07
TW200705828A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4891927B2 (ja) 低減されたサイズのメモリテーブルによるブロックインターリーブ
JP5499366B2 (ja) 環状バッファにリダンダンシバージョンを割当てる方法、および環状バッファを備える装置
KR100263593B1 (ko) 데이타 스트림의 인터리빙 및 인코딩 방법과 그 장치
KR100573356B1 (ko) 코드워드데이터를저장하기위한데이터버퍼와에러신드롬을저장하기위한신드롬버퍼를사용하는ecc시스템
US8205123B2 (en) Interleaver and de-interleaver for iterative code systems
US6367047B1 (en) Multi-level error detection and correction technique for data storage recording device
RU2001112766A (ru) Система кодирования, имеющая перемежитель на основе конечного автомата
US8132076B1 (en) Method and apparatus for interleaving portions of a data block in a communication system
US20050229081A1 (en) Apparatus for accessing and transferring optical data
JP2002501655A (ja) Ｄｖｄ又はｃｄサポートから読取ったデータのリード−ソロモンデコーディング
US20140111882A1 (en) Constrained on-the-fly interleaver address generator circuits, systems, and methods
US20080134004A1 (en) Recording and/or reproducing apparatus and method
US9208083B2 (en) System and method to interleave memory
JP3777246B2 (ja) ディスク記憶装置内の誤りを訂正するためのシステムおよび誤り制御チップ、ならびに符号化および復号化の方法
JP2004080762A (ja) クロスインターリーブリード−ソロモン符号訂正を行う方法及び装置
KR100739669B1 (ko) 광 정보저장 매체, 데이터 기록장치 및 데이터 기록방법
JP3992443B2 (ja) 符号化方法、復号方法、符号化回路、復号回路、記憶装置、記憶媒体、通信装置
KR100691065B1 (ko) 고밀도 광 기록매체에서의 데이터 에러정정 코드생성방법과 이에 의한 에러 정정 방법, 그리고 그 장치
TWI551062B (zh) 時間及單元解交錯電路及執行時間及單元解交錯處理之方法
JP3698983B2 (ja) デジタル情報符号化装置およびデジタル情報復号化装置
JP4169937B2 (ja) インターリーブ装置及びデインターリーブ装置
JPH07273672A (ja) 符号化装置、復号化装置及び制御装置
JP2009514133A (ja) 光ディスクエンコード・デコードのシステムと方法
JP2000123485A5 (ja) 符号化装置および方法、ならびに、記録装置および方法
KR20050110675A (ko) 광 디스크의 정보저장방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees