RU2001112766A - Система кодирования, имеющая перемежитель на основе конечного автомата - Google Patents

Система кодирования, имеющая перемежитель на основе конечного автомата Download PDF

Info

Publication number
RU2001112766A
RU2001112766A RU2001112766/09A RU2001112766A RU2001112766A RU 2001112766 A RU2001112766 A RU 2001112766A RU 2001112766/09 A RU2001112766/09 A RU 2001112766/09A RU 2001112766 A RU2001112766 A RU 2001112766A RU 2001112766 A RU2001112766 A RU 2001112766A
Authority
RU
Russia
Prior art keywords
memory
addresses
data
address
memory capacity
Prior art date
Application number
RU2001112766/09A
Other languages
English (en)
Inventor
Наггабхушана СИДХУШАЯНА (US)
Наггабхушана СИДХУШАЯНА
Джереми СТЕЙН (IL)
Джереми СТЕЙН
Раджив ВИДЖАЙАН (US)
Раджив ВИДЖАЙАН
Фуйун ЛИНГ (US)
Фуйун ЛИНГ
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2001112766A publication Critical patent/RU2001112766A/ru

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • H03M13/2764Circuits therefore
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771Internal interleaver for turbo codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789Interleaver providing variable interleaving, e.g. variable block sizes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • H04L1/0043Realisations of complexity reduction techniques, e.g. use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Claims (22)

1. Способ декодирования кодированных данных, включающий этапы на которых (а) записывают кодированные данные в память с помощью первого блока формирования адреса и (б) считывают кодированные данные из памяти с помощью второго блока формирования адреса.
2. Способ по п.1, отличающийся тем, что этап (б) включает этап формирования набора адресов путем положительного приращения состояний псевдошумового (ПШ) конечного автомата.
3. Способ по п.2, отличающийся тем, что дополнительно включает этап удаления адреса из набора адресов, если упомянутый адрес больше числа N, где N-объем кодированных данных, подлежащих перемежению.
4. Способ по п.3, отличающийся тем, что ПШ-конечный автомат имеет состояние L битов, где L-наименьшее число, удовлетворяющее уравнению N<2L-1.
5. Способ по п.1, отличающийся тем, что второй адресный блок содержит конечный автомат, использующий следующие полиномы:
1+D^4+D^9 при емкости памяти >256 и <=511;
1+D^3+D^10 при емкости памяти >511 и <=1023;
1+D^2+D^11 при емкости памяти >1024 и <=2047;
1+D+D^4+D^6+D^12 при емкости памяти >2047 и <=4095;
1+D+D^3+D^4+D^13 при емкости памяти >4095 и <=8191;
1+D+D^3+D^5+D^14 при емкости памяти >8191 и <=16383;
1+D+D^15 при емкости памяти >16383 и <=32767.
6. Система для кодирования данных, содержащая память емкостью N, имеющую адресный вход и вход данных, средство счетчика для управления адресным входом, когда данные записываются в память и ПШ-конечный автомат для управления адресным входом, когда данные считываются из памяти.
7. Система по п.5, отличающаяся тем, что дополнительно содержит адресный фильтр для удаления значений свыше N, формируемых ПШ-конечным автоматом.
8. Система по п.6, отличающаяся тем, что дополнительно содержит первый кодер, связанный с памятью, для формирования первых символов четности в ответ на входные данные.
9. Система по п.6, отличающаяся тем, что дополнительно содержит второй кодер для кодирования символов, принимаемых из памяти.
10. Способ декодирования данных, включающий этапы, на которых
записывают данные с использованием первого набора адресов, определяемых ПШ-конечным автоматом, считывают данные с использованием второго набора адресов, определяемых счетчиком.
11. Способ по п.10, отличающийся тем, что дополнительно включает этапы удаления адреса из первого набора адресов, если упомянутый адрес превышает число N, где N - объем кодированных данных, подлежащих перемежению.
12. Способ по п.10, отличающийся тем, что ПШ-конечный автомат использует следующие полиномы:
1+D^4 +D^9 при емкости памяти >256 и <=511;
1+D^3+D^10 при емкости памяти >511 и <=1023;
1+D^2+D^11 при емкости памяти >1024 и <=2047;
1+D+D^4+D^6+D^12 при емкости памяти >2047 и <=4095;
1+D+D^3+D^4+D^13 при емкости памяти >4095 и <=8191;
l+D+D^+D^3+D^14 при емкости памяти >8191 и <=16383;
1+D+D^15 при емкости памяти >16383 и <=32767.
13. Декодер, содержащий память емкостью N, имеющую адресный вход и вход данных, ПШ-конечный автомат для управления адресным входом при записи данных в память и средство счетчика для управления адресным входом при считывании данных из памяти.
14. Декодер по п.13, отличающийся тем, что дополнительно содержит адресный фильтр для удаления значений свыше N, формируемых ПШ-конечным автоматом.
15. Декодер по п.14, отличающийся тем, что дополнительно содержит первый кодер, соединенный с памятью, для формирования первых символов четности в ответ на входные данные.
16. Система по п.15, отличающаяся тем, что дополнительно содержит второй кодер для кодирования символов, принимаемых из памяти.
17. Способ выполнения перемежения в турбокодере, включающий этапы, на которых (а) формируют первый набор ПШ-адресов, (б) записывают данные в память с использованием первого набора ПШ-адресов в качестве адресов строк, (в) считывают данные с использованием счетчика для адресов строк.
18. Способ по п.17, отличающийся тем, что дополнительно включает этапы, на которых формируют адреса столбцов с использованием счетчика на этапе записи, формируют адреса строк с использованием счетчика на этапе считывания.
19. Способ по п.17, отличающийся тем, что ПШ-адреса формируют с помощью полинома, выбираемого из следующего набора полиномов:
1+D+D^2
1+D+D^3
1+D+D^4
1+D^2+D^5
1+D+D^6
1+D+D^7
1+D^2+D^3+D^4+D^8
1+D^4+D^9
1+D^3+D^10
1+D^2+D^11
1+D+D^4+D^6+D^12
1+D+D^3+D^4+D^13
1+D+D^3+D^5+D^14
1+D+D^15
20. Способ выполнения перемежения в турбокодере, включающий этапы, на которых (а) формируют первый набор ПШ-адресов, (б) записывают данные в память с использованием первого набора ПШ-адресов в качестве адресов столбцов, (в) считывают данные с использованием счетчика для адресов строк.
21. Способ по п.17, отличающийся тем, что дополнительно включает этапы, на которых формируют адреса столбцов с использованием счетчика на этапе, формируют адреса строк с использованием счетчика на этапе считывания.
22. Способ по п.17, отличающийся тем, что ПШ-адреса формируют с помощью полинома, выбираемого из следующего набора полиномов:
1+D+D^2
1+D+D^3
1+D+D^4
1+D^2+D^5
1+D+D^6
1+D+D^7
1+D^2+D^3+D^4+D^8
1+D^4+D^9
1+D^3+D^10
1+D^2+D^11
1+D+D^4+D^6+D^12
1+D+D^3+D^4+D^13
1+D+D^3+D^5+D^14
1+D+D^15
RU2001112766/09A 1998-10-13 1999-10-12 Система кодирования, имеющая перемежитель на основе конечного автомата RU2001112766A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/172,069 1998-10-13
US09/172,069 US6353900B1 (en) 1998-09-22 1998-10-13 Coding system having state machine based interleaver

Publications (1)

Publication Number Publication Date
RU2001112766A true RU2001112766A (ru) 2003-06-10

Family

ID=22626248

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001112766/09A RU2001112766A (ru) 1998-10-13 1999-10-12 Система кодирования, имеющая перемежитель на основе конечного автомата

Country Status (15)

Country Link
US (1) US6353900B1 (ru)
EP (1) EP1121761A1 (ru)
JP (1) JP2002527980A (ru)
KR (1) KR20010080157A (ru)
CN (1) CN1186880C (ru)
AU (1) AU6517299A (ru)
BR (1) BR9914541A (ru)
CA (1) CA2347237A1 (ru)
HK (1) HK1040011B (ru)
ID (1) ID29939A (ru)
IL (1) IL142562A0 (ru)
MX (1) MXPA01003814A (ru)
NO (1) NO20011889L (ru)
RU (1) RU2001112766A (ru)
WO (1) WO2000022738A1 (ru)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
EP1650873B1 (en) * 1999-02-26 2011-05-11 Fujitsu Ltd. Turbo decoding apparatus and interleave-deinterleave apparatus
DE69936067T2 (de) * 1999-03-01 2008-01-10 Fujitsu Ltd., Kawasaki Verfahren und Vorrichtung zur Maximum-a-Posteriori Warscheinlichkeits-Dekodierung
US6480976B1 (en) * 1999-03-11 2002-11-12 Globespanvirata, Inc. System and method for resource optimized integrated forward error correction in a DMT communication system
US6536001B1 (en) * 1999-03-11 2003-03-18 Globespanvirata, Inc. Circuit and method for convolutional interleaving using a single modulo operation
AU745959B2 (en) * 1999-04-02 2002-04-11 Huawei Technologies Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
KR100480286B1 (ko) * 1999-04-02 2005-04-06 삼성전자주식회사 터보 인터리빙 어드레스 발생 장치 및 방법
US6591391B1 (en) * 1999-09-08 2003-07-08 Sencore Inc. Method of generating an 8-VSB modulated signal
JP3973066B2 (ja) * 1999-09-10 2007-09-05 パイオニア株式会社 符号誤り訂正回路及び符号誤り訂正方法
US7302621B2 (en) * 2000-01-03 2007-11-27 Icoding Technology, Inc. High spread highly randomized generatable interleavers
US6714606B1 (en) * 2000-01-04 2004-03-30 Lsi Logic Corporation Integrated services digital broadcasting deinterleaver architecture
JP4532637B2 (ja) * 2000-01-11 2010-08-25 キヤノン株式会社 データ順序変更装置
US6769093B1 (en) * 2000-12-15 2004-07-27 Conexant Systems, Inc. Synchronization of a communications system
DE10206727A1 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Kombinierter Ver-und Entschachteler sowie Turbo-Decodierer mit kombiniertem Ver-und Entschachteler
US7051261B1 (en) * 2002-10-29 2006-05-23 Lattice Semiconductor Corporation Turbo encoder with reduced processing delay
KR100925429B1 (ko) * 2002-12-28 2009-11-06 엘지전자 주식회사 터보 코더
KR100518295B1 (ko) * 2003-03-14 2005-10-04 삼성전자주식회사 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
US8179954B2 (en) * 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
GB2454194A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 1k OFDM sub-carrier mode interleaver
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
GB2454195A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
US20040267968A1 (en) * 2003-06-25 2004-12-30 Agilent Technologies Belgium S.A./N.V Implementation of a column interleaving function with a limited amount of columns
US7509556B2 (en) * 2003-11-20 2009-03-24 Seagate Technology Llc Method and apparatus for combining output of different type interleavers based on an input data sequence to obtain a combined output
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7843988B1 (en) * 2006-09-21 2010-11-30 Rockwell Collins, Inc. System and method for pre-processing transmission sequences in a jammed environment
US8959403B2 (en) 2006-11-10 2015-02-17 Optis Wireless Technology, Llc QPP interleaver/de-interleaver for turbo codes
EP2092652A4 (en) * 2006-11-10 2012-11-07 Ericsson Telefon Ab L M NAKED / DECORATED WITH QUADRIC PERMUTATION POLYNOME FOR TURBOCODES
US20080133997A1 (en) * 2006-12-01 2008-06-05 Broadcom Corporation, A California Corporation Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave
CN101217336B (zh) * 2007-01-04 2011-02-09 浙江华立通信集团有限公司 TD-SCDMA/3G硬核turbo译码器
PL2056549T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
EP2204002B1 (en) 2007-10-30 2013-05-01 Sony Corporation Data processing apparatus and method
DK2056471T3 (da) * 2007-10-30 2009-11-30 Sony Corp Databehandlingsapparat og fremgangsmåde
BRPI0820163B1 (pt) 2007-11-26 2019-06-04 Sony Corporation Aparelho de codificação, método de codificação para um aparelho de codificação, aparelho de decodificação, e, método de decodificação para um aparelho de decodificação
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
TWI538415B (zh) * 2007-11-26 2016-06-11 Sony Corp Data processing device and data processing method
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
KR101209824B1 (ko) 2011-10-12 2012-12-07 고려대학교 산학협력단 블록 인터리빙 장치
CN103166735B (zh) * 2011-12-15 2015-11-25 无锡中星微电子有限公司 一种交织器的读写方法
CN114978420B (zh) * 2022-05-05 2023-05-16 重庆邮电大学 一种基于有限状态机的数字分集拷贝编码器及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US4547887A (en) * 1983-11-30 1985-10-15 The United States Of America As Represented By The Secretary Of The Army Pseudo-random convolutional interleaving
FR2639781B1 (fr) * 1988-11-25 1991-01-04 Alcatel Thomson Faisceaux Procede d'entrelacement pour dispositif de transmission numerique
US5042033A (en) 1989-06-05 1991-08-20 Canadian Marconi Corporation RAM-implemented convolutional interleaver
US5241563A (en) * 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置

Also Published As

Publication number Publication date
KR20010080157A (ko) 2001-08-22
CN1329777A (zh) 2002-01-02
US6353900B1 (en) 2002-03-05
NO20011889D0 (no) 2001-04-17
CN1186880C (zh) 2005-01-26
BR9914541A (pt) 2002-01-02
ID29939A (id) 2001-10-25
MXPA01003814A (es) 2003-07-21
CA2347237A1 (en) 2000-04-20
JP2002527980A (ja) 2002-08-27
NO20011889L (no) 2001-06-05
EP1121761A1 (en) 2001-08-08
IL142562A0 (en) 2002-03-10
WO2000022738A1 (en) 2000-04-20
HK1040011A1 (en) 2002-05-17
HK1040011B (zh) 2005-09-02
AU6517299A (en) 2000-05-01

Similar Documents

Publication Publication Date Title
RU2001112766A (ru) Система кодирования, имеющая перемежитель на основе конечного автомата
JP4891927B2 (ja) 低減されたサイズのメモリテーブルによるブロックインターリーブ
EP0986814B1 (en) Reed-solomon decoding of data read from dvd or cd supports
KR100362090B1 (ko) 콘벌루셔널인터리버및디인터리버와,그어드레스제네레이터
CA1326545C (en) Digital data recording/reproducing apparatus
EP1500200B1 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
RU2007125429A (ru) Турбодекодер, использующий линейные конгруэнтные последовательности
KR930005386A (ko) 오류정정장치
JP3891568B2 (ja) 誤り訂正符号を復号化する方法及び装置
KR20040093499A (ko) 오류정정의 추가층을 오류정정코드 내에 삽입하는 방법 및장치
JP2003208360A (ja) 一時記憶のための不揮発性メモリを含むライトワンスメモリデバイス
JP3777246B2 (ja) ディスク記憶装置内の誤りを訂正するためのシステムおよび誤り制御チップ、ならびに符号化および復号化の方法
US6346896B1 (en) Decoding apparatus and method for deinterleaving data
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
KR100339452B1 (ko) 오류 정정 시스템, 오류 정정 방법 및 오류 정정 기능을 갖는 데이타 기억 시스템
JP2021033530A (ja) メモリシステム
TWI384467B (zh) High - density recording medium decoding system and method
CN1073736C (zh) 纠错存储器系统
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
CN108023662B (zh) 一种可配置的分组交织方法及交织器
US6694473B1 (en) Parallel signal decoding method
JPH08287618A (ja) 記録再生装置
KR950005753Y1 (ko) 컴팩트 디스크의 서브코드 인터리브 디코더회로
KR100362562B1 (ko) 무선통신시스템에서의부호화장치
JP2000123485A5 (ja) 符号化装置および方法、ならびに、記録装置および方法

Legal Events

Date Code Title Description
FA93 Acknowledgement of application withdrawn (no request for examination)

Effective date: 20080730