CN1186880C - 具有基于状态机的交织器的编码系统 - Google Patents

具有基于状态机的交织器的编码系统 Download PDF

Info

Publication number
CN1186880C
CN1186880C CNB998142719A CN99814271A CN1186880C CN 1186880 C CN1186880 C CN 1186880C CN B998142719 A CNB998142719 A CN B998142719A CN 99814271 A CN99814271 A CN 99814271A CN 1186880 C CN1186880 C CN 1186880C
Authority
CN
China
Prior art keywords
address
memory
data
utilize
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998142719A
Other languages
English (en)
Other versions
CN1329777A (zh
Inventor
N·辛德胡萨雅那
R·维贾雅恩
J·斯坦因
林福云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1329777A publication Critical patent/CN1329777A/zh
Application granted granted Critical
Publication of CN1186880C publication Critical patent/CN1186880C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Abstract

本发明为实现特定应用下Turbo编码的新颖改进技术或者迭代编码技术。根据本发明的一个实施例，通过利用PN状态生成器生成存储器地址来实现交织。数据被顺序写入存储器并随后利用PN状态生成器定义的地址读取。为了去交织，利用PN状态生成器指定的地址将交织数据写入存储器，随后按顺序读取。提供了一组具有出色编码性能的PN状态生成器。

Description

具有基于状态机的交织器的编码系统
发明领域
本发明涉及编码。本发明特别涉及新颖和改进的交织编码与译码技术。
背景技术
“Turbo编码”是前向纠错(FEC)领域内重要的进展。Turbo编码有许多种，但是大多数采用由结合交互译码的交织步骤分隔的多重编码步骤。这种组合提供了先前在通信系统噪声下无法达到的性能。即，Turbo编码允许在先前利用现有前向检错技术时无法接受的Eb/N0电平下进行通信。
许多系统采用前向检错技术，因此得益于Turbo编码。例如，Turbo编码可以改进无线卫星链路的性能，在这种场合卫星受到限制的下行链路发射功率要求接收机系统必需能够在低Eb/N0电平下工作。
诸如数字蜂窝和PCS电话系统之类的数字无线电信系统也采用前向纠错。例如，IS-95空中接口标准及其衍生标准(例如IS-95B)对利用卷积编码提供编码增益以提高系统容量的无线通信系统作了定义。在题为“CDMA蜂窝电话系统中产生信号波形的系统和方法”的美国专利5,103,459中描述了基本上遵守IS95标准的RF信号处理系统和方法，该专利被转让给了本发明的受让人并且作为参考文献(’495专利)包含在本文中。
由于IS-95之类的数字无线通信系统基本上被用于移动通信，因此重要的是使设备功耗尽可能地小并且小巧轻颖。一般而言，这就要求研制完成大多数或全部必要处理的半导体集成电路(“芯片”)。虽然卷积编码比较复杂，但是完成卷积编码和译码所需的电路可以与其他必需的电路集成在单片芯片上。
Turbo编码(特别是译码操作)要比卷积编码明显复杂。毫无疑问，将Turbo编码纳入数字无线电信系统(包括移动数字通信系统)内是非常需要的。因此本发明的目标是降低实现Turbo编码的复杂程度，并便于在移动系统或关注功耗和电路尺寸的系统内使用Turbo编码。
发明内容
本发明为实现特定应用下Turbo编码的新颖改进技术或者迭代编码技术。根据本发明的一个实施例，通过利用PN状态生成器生成存储器地址来实现交织。数据被顺序写入存储器并随后利用PN状态生成器定义的地址读取。为了去交织，利用PN状态生成器将交织数据写入存储器，随后按顺序读取。提供了一组具有出色编码性能的PN状态生成器。
附图简述
通过以下结合附图对本发明的描述将更加深入地理解本发明的特征、目标和优点，附图中相同的标号代表相同或类似的部分，其中：
图1A和1B为根据本发明实施例配置的Turbo编码器的框图；
图2为按照本发明实施例配置的交织器的框图；
图3A和3B为按照本发明实施例配置的PN编码生成器的示意图；
图5A和5B为按照本发明实施例配置的译码器的框图；
图6为本发明实施例性能的曲线图；
图7为本发明另一实施例性能的曲线图。
实施发明的较佳方式
本发明是实现Turbo编码的新颖改进技术。以数字蜂窝电话系统为例描述示意性实施例。虽然这种含义下的应用具有优点，但是本发明不同实施例可以纳入不同的环境或配置。通常，所述各种系统可以利用软件控制的处理器、集成电路或分立逻辑电路来实现，但是比较好的是集成电路方式。用电压、电流、电磁波、磁场或粒子、光学场或光子或者它们的组合表示整个应用中引用的数据、指令、命令、信息、信号、符号和芯片是有益的。此外，每张框图内的方框可以代表硬件或方法步骤。
图1A和1B高度简化地示出了两种Turbo编码器。图1A示出了并联Turbo编码器。编码器1和交织器2接收一般为用户信息或控制数据的编码器输入数据4。编码器1输出系统符号5(一般为原始输入比特)和一致校验符号3。编码器6接收交织器2的交织输出并且输出第二组一致校验符号7。编码器1和编码器6的输出混合入1/3总编码率的输出数据流。附加的编码器和交织器对可以加入以降低编码率从而提高正向纠错能力。
编码器1和6可以是各种类型的编码器，包括块编码器或卷积编码器。作为卷积编码器，编码器1和6一般具有例如4(四)的较小约束长度以减少复杂性，并且是递归系统卷积(RSC)编码器。较小的约束长度降低了相应译码器的复杂程度。一般情况下，对于R＝1/2编码率的每个接收比特，这两个编码器输出两个一致校验符号。但是由于截去了编码器6的系统比特，所以图1ATurbo编码器的总编码率为R＝1/3。附加的交织器和编码器对也可以并联加入以减小编码率，由此提供更强的纠错能力。
图1B示出了串联Turbo编码器。输入数据13由编码器10编码并且一致校验符号被施加到交织器12上。最终的交织一致校验符号被提供给编码器14，完成附加编码以生成一致校验符号15。编码器10(外侧编码器)一般可以是各种类型的编码器，包括块编码器或卷积编码器，但是编码器14(内侧编码器)必需是递归编码器并且一般是递归系统编码器。
作为递归系统卷积(RSC)编码器，编码器10和14以R＜1的码率生成符号。即，对于给定数量的输入比特N，生成M个输出符号，这里M＞N。图1B串联Turbo编码器的总编码率为编码器10的编码率乘以编码器14的编码率。附加的交织器和编码器对也可以串联加入以减小编码率，由此提供附加的纠错能力。
图2为按照本发明实施例配置的交织器的框图。利用交织器可以用作图1A或1B电路内的交织器2或12。在交织器内部，存储器26接收编码器输入数据19以及从混合器20接收地址数据21。混合器20从计数器18或PN状态机22和地址滤除器24提供地址数据21。控制系统(为方便起见未画出)控制混合器20、计数器18、PN状态机22和地址滤除器24。控制系统比较好的是由运行存储在存储器内的软件指令的微处理器或DSP组成。
在运行期间，编码器输入数据19利用混合器20把计数器18用于地址输入而指定的地址写入存储器26。一旦一块编码器输入数据19被写入存储器26，则通过在地址滤除器24滤除之后将PN状态机22经混合器20应用至存储器26的地址输入将数据读取至编码器14。由此，相对编码器10接收的编码器数据，数据被以另一种顺序读取至编码器。
为了实现去交织，当数据被写入时PN状态机被作用于存储器的地址输入上，并且当数据被写出时计数器被作用于存储器的地址输入上。如本申请所述，译码时利用图2的交织器可以得到与编码相同的好处。
地址滤除器24从可寻址存储器空间大于存储器26的PN状态机中去除地址。在运行期间，地址滤除器24从PN状态机22接收地址。长度为L的PN生成器可能的地址组等于2L-1，这里L为PN状态中的比特数。当存储器26的大小为小于2L-1的N时，地址滤除器24确定来自PN状态机22的地址何时大于存储器大小N。如果大于，则地址滤除器传信PN状态机22切换至下一状态，并且再次完成比较。只要来自PN状态机22的地址超过N，地址滤除器24将继续提升PN状态机22的状态直到生成小于N的地址。因此，通过调整N并且增加或减少PN状态机22生成的比特数，可以借助N值的改变容纳不同大小的存储器。
显然，状态生成器必须选择为在覆盖所有可能状态之前PN状态机不会进入同一状态两次。如果PN生成器产生最大长度移位寄存器序列，则将满足条件。使PN生成器成为Galois域GF2中的本原多项式是一种达到这种特性的方式。而且状态机的大部分有效位用逻辑1初始化，随后以逻辑0初始化其余位置。也可以采用其他初始化值。
如上所述，地址滤除器确保仅仅施加存储器范围内的地址。显然，比较好的是选择不产生大于N的较大地址序列的PN状态生成器。换句话说，选取生成器长度L为2L-1≤N＜2L是有好处的。而且比较好的是为PN状态机22配备使PN生成器具有多次进入将来状态的能力，并且存储存储器26处理循环期间的中间状态列表，从而以足够的速度生成合适的地址。这确保PN时钟速率最多是交织器速率的两倍。
在本发明的另一实施例中，可以从PN状态机生成的地址中减去数值V。结果只有落在1-N范围内时才保留地址。数值V为1或64是认可的。在本发明另一实施例中，当状态机最右边寄存器的数值介于V与N-1+V之间时可以减去数字V，否则就不减去V。
众所周知，采用简单的“块”交织对Turbo编码的性能无优化作用。但是不采用块交织，或者采用其他更为常见的交织方案，一般需要采用“查询表”，它定义了应该读取数据的地址序列。
对于需要优化实现Turbo编码的较大尺寸的块，这种查询表需要相当数量的额外的片上存储空间，有时候与交织器存储器本身的容量同等量级。这种存储可能占据可观的芯片空间，从而增加芯片的成本和功耗。因此本发明的优势是更加有效地实现交织，以在尽可能少地增加复杂程度的情况下高质量地完成编码和译码。通过利用PN状态机生成地址，可以实现更为复杂的交织，并且因此可以较少的电路空间和功耗实现较高质量的编码和译码。
在本发明替换实施例中，计数器18可以用另一状态机代替。第二PN状态机可以代替计数器18，只要这两个PN状态机以不同的顺序覆盖所需的地址空间。(另一种办法是将计数器简单地视为其PN序列等于二进制计数序列的PN状态机。)
在本发明的替换实施例中，生成的PN状态序列调整为以略微增加复杂性为代价进一步提高性能。对于一组PN状态S1、S2、S3…SN，寻找相对于PN序列2L-1周期为质数的整数k。随后将状态序列定义为S(ki mod N)+1-指数I，其中0≤I＜N。如果N＝2L-1，这等同于k次计时PN生成器以获得下一PN状态。通过将k选择为L的量级可以明显改进性能。
在本发明另一实施例中，可以交织两个或更多的交织器以生成跨度更大的单个交织器。两个交织器可以都是基于多项式的，并且一般采用不同的多项式。也考虑到将基于多项式的和其他类型的交织器组合起来。
在一个实例中，可以并行使用两个等长度的交织器以生成单个排列(permutation)，其中分开排列一致校验指数。如果译码器需要在不使用双端口存储器的情况下同时访问交织器输入/输出的两个相邻符号，则分开排列是有用的。
在另一实例中，不同大小的交织器可以交织形成更大的非2的整数次幂交织器。例如，跨度为2047和1023的交织器可以交错构造出跨度为3070的更大的交织器。两个组成交织器由阶数分别为11和10的本原多项式获得。
图3A和3B示出了根据本发明实施例配置的两个PN序列生成器。参见图3A，一组锁存器50(1)-50(L)存储状态变量S1-SL。多项式系数C1-CL-1被施加在与门52(1)-52(L-1)上，与门还接收状态变量S1-SL-1。状态变量S1-SL-1还施加在下一锁存器的输入上。
异或门54(1)-(L-1)接收与门52(1)-(L)的输出。异或门54(1)-54(L-2)还接收相邻异或门54(2)-54(L-1)的输出，并且异或门54(L)还接收锁存器50(L)的输出。异或门54(1)的输出为PN状态机的输出以及对锁存器50(1)的输入。
在操作期间，多项式系数确定状态变量随数据计时的变化。不同多项式的应用改变了生成的特定PN序列，并且选择某些多项式生成可以近乎优化地实现交织的地址序列。通过利用PN生成序列，可以采用如图2A所示的电路。这种电路占据的电路面积比相应的查询表要明显的少，并且因此减小了实现Turbo编码器所需的总体芯片面积。
图3B提供了生成PN状态的替换方法。异或门62(1)-62(L-2)耦合于锁存器62(0)-62(L)之间，并且锁存器60(0)的输出施加在与门64(1)-64(L-1)以及锁存器60(L-1)上。与门64(1)-64(L-1)还接收多项式系数C(1)-C(L-1)。与门64(1)-64(L-1)的输出施加在异或门62(1)-62(L-2)上。如图2A所示，不同多项式的应用改变了生成的特定PN序列，并且选择某些多项式生成可以近乎优化地实现交织的地址序列。
根据本发明的实施例，对于某些数值的L并且因此也是对于不同大小的地址空间，表I示出了PN状态机中所用的多项式：
    L 最大存储器容量   多项式
    2 3   1+D+D^2
    3 7   1+D+D^3
    4 15   1+D+D^4
    5 31   1+D^2+D^5
    6 63   1+D+D^6
    7 127   1+D+D^7
    8 255   1+D^2+D^3+D^4+D^8
    9 511   1+D^4+D^9
    10 1023   1+D^3+D^10
    11 2047   1+D^2+D^11
    12 4095   1+D+D^4+D^6+D^12
    13 8191   1+D+D^3+D^4+D^13
    14 16383   1+D+D^3+D^5+D^14
    15 32767   1+D+D^15
                               表I.
一般情况下，多项式内特定阶数单元如果存在，则相应的系数C设定为逻辑1；否则系数设定为0。本领域内技术人员将会发现利用特定多项式或一些变体实现PN状态机的各种方式。而且地址的比特数比较好的是给出的最大地址大于或等于存储器容量N的最小数L。
表II提供了更多可用于本发明替换实施例的多项式：
    L 最大存储器容量  多项式
    9 511  1+D^4+D^5+D^8+D^9
    10 1023  1+D^2+D^3+D^8+D^10
    11 2047  1+D+D^2+D^3+D^4+D^5+D^6+D^8+D^11
                         表II
表III提供了更多可用于本发明替换实施例的多项式：
    L 最大存储器容量  多项式
    9 511  1+D^5+D^6+D^8+D^9
    10 1023  1+D+D^5+D^6+D^8+D^9+D^10
                       表III
图4为本发明的替换和更广义的实施例的框图。在该本发明替换实施例中，通过将行—列地址生成器与一个或多个PN地址生成器组合实现交织器地址生成。如图所示，交织器存储器200具有数据输入—输出(I/O)202和地址输入204。地址输入204由行输入206和列输入208组成。
列多路复用器210向列输入208提供列计数器212或列PN地址生成器的输出。行多路复用器220向行输入206提供行计数器222或行PN地址生成器214的输出。列PN地址生成器214从PN多项式组216接收多项式值并且行PN地址生成器214从PN多项式组226接收多项式值。
在一个实施例中，每行与长度为c的PN地址生成器相连，特定的生成器由PN多项式组226内存储的不同多项式定义。同样，每列与长度为r的PN交织器相连，特定的生成器由PN多项式组216内存储的不同多项式定义。与不同行或列相连的交织器可以相同或不同。此外，在本发明替换实施例中，列或行地址生成器的任意一个可以是基于PN地址生成器以外的生成器，例如比特逆转地址生成器、循环位移地址生成器或者甚至是恒等式地址生成器。
在操作期间，利用行计数器222，将被交织数据逐行写入交织器缓冲器，而利用列PN地址生成器214选择列。当读取数据时，利用行PN地址生成器224寻址每行并且利用列计数器212寻址列。显然，读取和写入的顺序可以互换。
比较好的是，通过从PN多项式组加载新的多项式，对寻址的每行或列改变PN地址生成器采用的多项式。不同的多项式可以利用表I-III列出的多项式的“镜像”生成，此时逻辑1被设定为0并且反之亦如此。其他逐行(或者逐列)改变地址生成的方法也可以采用。例如，PN状态机的起始状态可以逐行改变。对于各行，PN状态机可以不同的次数计时。而且不同的状态机(例如图3的二个状态机)可以用于不同的行。使用图4所示交织器在最小程度增加复杂性的情况下提高了性能。
图5A为根据本发明实施例配置的并行Turbo编码的译码器框图。接收数据在输入40上接收并且施加在译码器44和交织器46上。去交织器46的输出施加在译码器48上并且译码器44和48的输出施加在求和器50上。求和器50的输出构成译码器的输出，但是还作为第二输入，通过混合器42施加以用于迭代译码。此外，译码器48和译码器44经交织器50和去交织器52耦合。
在示意性的操作中，译码器44和译码器48接收的数据在交织器54和去交织器52交织和去交织后被重复译码和交换。一旦完成所需次数的迭代或者达到所需的误差水平，则从求和器50提取输出。
图5B为根据本发明实施例配置的串行Turbo编码的译码框图。输入数据70由译码器72接收，译码器72的输出施加在去交织器76上。去交织器74的去交织输出被施加在译码器76上。译码器76的输出被施加在去交织器78上，去交织器78的输出被施加在译码器72上。译码器76的输出还构成串行高速译码器的输出。
在示意性操作中，接收的符号由译码器72和76重复译码。一旦完成所需次数的译码器迭代或者达到所需的误差水平，则从译码器76提取输出。
在本发明的实施例中，除了PN状态机在写入时作用而计数器在读取时起作用以外，图4A和4B的去交织器的配置方式与图2所示的相似。交织器比较好的是如图2所示配置。
图6为曲线图，示出了利用1/4码率串接Turbo编码的特定多项式的性能，它与其他需要使用查询表的交织方案作了比较。数值K为被处理的数据帧大小。示出了理想交织器和基于PN的交织器下的帧误码率(FER)和比特误码率(BER)。如图所示，基于PN的交织方案的性能与查询表在1×10-3的误码率(误码机率)下几乎相同。对于基于IS-95的CDMA无线电信系统以及许多其他数字无线系统，这种误码率是比较好的操作水平。因此电路空间的节省可以只是略微或者不降低基于PN的交织方案的性能。
图7为曲线图，示出了1/2码率串接Turbo编码，它与其他需要使用查询表的交织方案作了比较。理想与基于PN的交织器的差异在1×10-3的误码率下较小。因此电路空间的节省可以只是略微或者不降低基于PN的交织方案的性能。
以上描述了实现Turbo编码的新颖改进的计数。上述提供的较佳实施例使本领域内的技术人员能够制作或使用本发明。对于本领域内的技术人员来说，对这些实施例作各种修改是显而易见的，并且无需创造性的活动即可将这里定义的通用原理应用于其他实施例。因此本发明并不局限于所示实施例而是由这里揭示的原理和新特征限定。

Claims (15)

1.一种译码编码数据的方法，其特征在于包含以下步骤：
利用第一地址生成单元将编码数据写入存储器；
利用第二地址生成单元从所述存储器读取所述编码数据，包含通过使PN状态机递增生成一组地址的步骤；以及
如果所述地址大于数字N，则从所述地址组去除地址，这里N为待交织的编码数据量。
2.如权利要求1所述的方法，其特征在于所述PN状态机具有L比特的状态，这里L为满足下列方程的最小数
N＜＝2L-1。
3.一种译码编码数据的方法，其特征在于包含以下步骤：
利用第一地址生成单元将编码数据写入存储器；
利用第二地址生成单元从所述存储器读取所述编码数据，其中所述第二地址单元包括利用下列多项式的状态机：
当存储器容量大于256并且小于等于511时，1+D^4+D^9；
当存储器容量大于511并且小于等于1023时，1+D^3+D^10；
当存储器容量大于1023并且小于等于2047时，1+D^2+D^11；
当存储器容量大于2047并且小于等于4095时，1+D+D^4+D^6+D^12；
当存储器容量大于4095并且小于等于8191时，1+D+D^3+D^4+D^13；
当存储器容量大于8191并且小于等于16383时，1+D+D^3+D^5+D^14；
当存储器容量大于16383并且小于等于32767时，1+D+D^15。
4.一种编码数据的系统，其特征在于包括：
大小为N的存储器，包含地址输入和数据输入；
计数器装置，用于当数据写入所述存储器时控制所述地址输入；
PN状态机，用于当读取所述存储器数据时控制所述地址输入；以及
地址滤除器，用于去除大于所述PN状态机生成的N的数值。
5.一种译码数据的方法，其特征在于包含以下步骤：
利用PN状态机定义的第一组地址写入所述数据；
利用计数器定义的第二组地址读取所述数据；以及
如果所述地址大于数字N，则从所述第一组地址去除地址，这里N为待交织的编码数据量。
6.一种译码数据的方法，其特征在于包含以下步骤：
利用PN状态机定义的第一组地址写入所述数据；以及
利用计数器定义的第二组地址读取所述数据，其中所述PN状态机利用下列多项式：
当存储器容量大于256并且小于等于511时，1+D^4+D^9；
当存储器容量大于511并且小于等于1023时，1+D^3+D^10；
当存储器容量大于1023并且小于等于2047时，1+D^2+D^11；
当存储器容量大于2047并且小于等于4095时，1+D+D^4+D^6+D^12；
当存储器容量大于4095并且小于等于8191时，1+D+D^3+D^4+D^13；
当存储器容量大于8191并且小于等于16383时，1+D+D^3+D^5+D^14；
当存储器容量大于16383并且小于等于32767时，1+D+D^15。
7.一种译码器，其特征在于包括：
大小为N的存储器，包含地址输入和数据输入；
PN状态机，用于当数据写入所述存储器时控制所述地址输入；
计数器装置，用于当读取所述存储器数据时控制所述地址输入；以及
地址滤除器，用于去除大于所述PN状态机生成的N的数值。
8.如权利要求7所述的译码器，其特征在于进一步包括：
与所述存储器耦合的第一编码器，用于生成第一一致校验符号以响应输入数据。
9.如权利要求8所述的译码器，其特征在于进一步包含第二编码器，用于编码从所述存储器接收的符号。
10.一种在Turbo编码器内实现交织的方法，其特征在于包含以下步骤：
(a)生成第一组基于PN的地址；
(b)利用所述第一组基于PN的地址作为行地址将数据写入存储器；
(c)利用行地址计数器读取所述数据。
11.如权利要求10所述的方法，其特征在于进一步包括下列步骤：
在所述写入步骤中，利用计数器生成列地址；
在所述读取步骤中，利用计数器生成行地址。
12.如权利要求10所述的方法，其特征在于利用下列多项式组中选定的多项式生成所述基于PN的地址：
  多项式   1+D+D^2   1+D+D^3   1+D+D^4   1+D^2+D^5   1+D+D^6   1+D+D^7   1+D^2+D^3+D^4+D^8   1+D^4+D^9   1+D^3+D^10   1+D^2+D^11   1+D+D^4+D^6+D^12   1+D+D^3+D^4+D^13   1+D+D^3+D^5+D^14   1+D+D^15
13.一种在Turbo编码器内实现交织的方法，其特征在于包含以下步骤：
(d)生成第一组基于PN的地址；
(e)利用所述第一组基于PN的地址作为列地址将数据写入存储器；
(f)利用列地址计数器读取所述数据。
14.如权利要求10所述的方法，其特征在于进一步包括下列步骤：
在所述写入步骤中，利用计数器生成列地址；
在所述读取步骤中，利用计数器生成行地址。
15.如权利要求10所述的方法，其特征在于利用下列多项式组中选定的多项式生成所述基于PN的地址：   多项式   1+D+D^2   1+D+D^3   1+D+D^4
 1+D^2+D^5  1+D+D^6  1+D+D^7  1+D^2+D^3+D^4+D^8  1+D^4+D^9  1+D^3+D^10  1+D^2+D^11  1+D+D^4+D^6+D^12  1+D+D^3+D^4+D^13  1+D+D^3+D^5+D^14  1+D+D^15
CNB998142719A 1998-10-13 1999-10-12 具有基于状态机的交织器的编码系统 Expired - Fee Related CN1186880C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/172,069 1998-10-13
US09/172,069 US6353900B1 (en) 1998-09-22 1998-10-13 Coding system having state machine based interleaver

Publications (2)

Publication Number Publication Date
CN1329777A CN1329777A (zh) 2002-01-02
CN1186880C true CN1186880C (zh) 2005-01-26

Family

ID=22626248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998142719A Expired - Fee Related CN1186880C (zh) 1998-10-13 1999-10-12 具有基于状态机的交织器的编码系统

Country Status (15)

Country Link
US (1) US6353900B1 (zh)
EP (1) EP1121761A1 (zh)
JP (1) JP2002527980A (zh)
KR (1) KR20010080157A (zh)
CN (1) CN1186880C (zh)
AU (1) AU6517299A (zh)
BR (1) BR9914541A (zh)
CA (1) CA2347237A1 (zh)
HK (1) HK1040011B (zh)
ID (1) ID29939A (zh)
IL (1) IL142562A0 (zh)
MX (1) MXPA01003814A (zh)
NO (1) NO20011889L (zh)
RU (1) RU2001112766A (zh)
WO (1) WO2000022738A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
WO2000052834A1 (fr) * 1999-02-26 2000-09-08 Fujitsu Limited Turbodecodeur et appareil d'entrelacement / desentrelacement
WO2000052833A1 (fr) * 1999-03-01 2000-09-08 Fujitsu Limited Procede et appareil de decodage de probabilite maximale a posteriori
US6480976B1 (en) * 1999-03-11 2002-11-12 Globespanvirata, Inc. System and method for resource optimized integrated forward error correction in a DMT communication system
US6536001B1 (en) * 1999-03-11 2003-03-18 Globespanvirata, Inc. Circuit and method for convolutional interleaving using a single modulo operation
WO2000060750A1 (en) * 1999-04-02 2000-10-12 Samsung Electronics Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
KR100480286B1 (ko) * 1999-04-02 2005-04-06 삼성전자주식회사 터보 인터리빙 어드레스 발생 장치 및 방법
US6591391B1 (en) * 1999-09-08 2003-07-08 Sencore Inc. Method of generating an 8-VSB modulated signal
JP3973066B2 (ja) * 1999-09-10 2007-09-05 パイオニア株式会社 符号誤り訂正回路及び符号誤り訂正方法
US7302621B2 (en) * 2000-01-03 2007-11-27 Icoding Technology, Inc. High spread highly randomized generatable interleavers
US6714606B1 (en) * 2000-01-04 2004-03-30 Lsi Logic Corporation Integrated services digital broadcasting deinterleaver architecture
JP4532637B2 (ja) * 2000-01-11 2010-08-25 キヤノン株式会社 データ順序変更装置
US6769093B1 (en) * 2000-12-15 2004-07-27 Conexant Systems, Inc. Synchronization of a communications system
DE10206727A1 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Kombinierter Ver-und Entschachteler sowie Turbo-Decodierer mit kombiniertem Ver-und Entschachteler
US7051261B1 (en) * 2002-10-29 2006-05-23 Lattice Semiconductor Corporation Turbo encoder with reduced processing delay
KR100925429B1 (ko) * 2002-12-28 2009-11-06 엘지전자 주식회사 터보 코더
KR100518295B1 (ko) * 2003-03-14 2005-10-04 삼성전자주식회사 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
GB2454195A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454194A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 1k OFDM sub-carrier mode interleaver
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
US8155178B2 (en) * 2007-10-30 2012-04-10 Sony Corporation 16k mode interleaver in a digital video broadcasting (DVB) standard
US20040267968A1 (en) * 2003-06-25 2004-12-30 Agilent Technologies Belgium S.A./N.V Implementation of a column interleaving function with a limited amount of columns
US7509556B2 (en) * 2003-11-20 2009-03-24 Seagate Technology Llc Method and apparatus for combining output of different type interleavers based on an input data sequence to obtain a combined output
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US7395461B2 (en) 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7843988B1 (en) * 2006-09-21 2010-11-30 Rockwell Collins, Inc. System and method for pre-processing transmission sequences in a jammed environment
US8959403B2 (en) 2006-11-10 2015-02-17 Optis Wireless Technology, Llc QPP interleaver/de-interleaver for turbo codes
US8239711B2 (en) * 2006-11-10 2012-08-07 Telefonaktiebolaget Lm Ericsson (Publ) QPP interleaver/de-interleaver for turbo codes
US20080133997A1 (en) * 2006-12-01 2008-06-05 Broadcom Corporation, A California Corporation Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave
CN101217336B (zh) * 2007-01-04 2011-02-09 浙江华立通信集团有限公司 TD-SCDMA/3G硬核turbo译码器
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
PL2056472T3 (pl) * 2007-10-30 2010-05-31 Sony Corp Urządzenie i sposób do przetwarzania danych
PL2056464T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI538415B (zh) * 2007-11-26 2016-06-11 Sony Corp Data processing device and data processing method
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
PL2509270T3 (pl) 2007-11-26 2017-09-29 Sony Corporation Urządzenie do dekodowania i sposób dla kodu LDPC 64K o współczynniku 2/3
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
KR101209824B1 (ko) 2011-10-12 2012-12-07 고려대학교 산학협력단 블록 인터리빙 장치
CN103166735B (zh) * 2011-12-15 2015-11-25 无锡中星微电子有限公司 一种交织器的读写方法
CN114978420B (zh) * 2022-05-05 2023-05-16 重庆邮电大学 一种基于有限状态机的数字分集拷贝编码器及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US4547887A (en) * 1983-11-30 1985-10-15 The United States Of America As Represented By The Secretary Of The Army Pseudo-random convolutional interleaving
FR2639781B1 (fr) * 1988-11-25 1991-01-04 Alcatel Thomson Faisceaux Procede d'entrelacement pour dispositif de transmission numerique
US5042033A (en) 1989-06-05 1991-08-20 Canadian Marconi Corporation RAM-implemented convolutional interleaver
US5241563A (en) * 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置

Also Published As

Publication number Publication date
CA2347237A1 (en) 2000-04-20
WO2000022738A1 (en) 2000-04-20
JP2002527980A (ja) 2002-08-27
HK1040011A1 (en) 2002-05-17
KR20010080157A (ko) 2001-08-22
US6353900B1 (en) 2002-03-05
IL142562A0 (en) 2002-03-10
HK1040011B (zh) 2005-09-02
CN1329777A (zh) 2002-01-02
RU2001112766A (ru) 2003-06-10
NO20011889D0 (no) 2001-04-17
MXPA01003814A (es) 2003-07-21
EP1121761A1 (en) 2001-08-08
BR9914541A (pt) 2002-01-02
NO20011889L (no) 2001-06-05
AU6517299A (en) 2000-05-01
ID29939A (id) 2001-10-25

Similar Documents

Publication Publication Date Title
CN1186880C (zh) 具有基于状态机的交织器的编码系统
CN1178399C (zh) 高度并行最大后验概率(map)解码器
CN1168223C (zh) 位倒置随机交织的综合地址发生
CN1138352C (zh) 通信系统的交织/解交织装置和方法
RU2235424C2 (ru) Перемежитель турбокода, использующий линейные конгруэнтные последовательности
US8407561B2 (en) Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave
CN1615592A (zh) 通信系统的交织设备和方法
WO2000072448A1 (en) Interleaving apparatus and method for use in serial concatenated convolutional code encoder in a mobile communication system
US6304985B1 (en) Coding system having state machine based interleaver
JP2003198386A (ja) インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法
EP1695443A1 (en) Multi-standard turbo interleaver using tables
CN1140148C (zh) 在移动通信系统中执行特博解码的方法
CN1249588C (zh) 公用存储器设备及其控制方法
CN1211931C (zh) 用于最大后验概率解码器的存储器体系结构
CN1129887A (zh) 用于对数字数据去交错的系统和方法
CN101777923B (zh) Ctc编码器、内码交织器以及内码交织方法、编码处理方法
CN101741505A (zh) 通信系统中内码交织的方法及装置
Omeira et al. Dithered largest spread cubic permutation polynomial interleavers for Turbo codes
JP2003198385A (ja) インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050126

Termination date: 20111012