JP2003198385A

JP2003198385A - インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法

Info

Publication number: JP2003198385A
Application number: JP2001391378A
Authority: JP
Inventors: Mineshi Yokogawa; 峰志横川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】少ない回路規模のもとにインターリーブ処理
を実現する。【解決手段】データ送受信システムにおける符号化装
置及び／又は復号装置に適用されるインターリーバ１０
０は、２バンクのシングルポートのＲＡＭ１０１ _１，１
０１_２と、これらのＲＡＭ１０１_１，１０１_２に対する
データの書き込み及び読み出しを制御する制御部１０３
とを有する。インターリーバ１００は、ＲＡＭ１０
１_１，１０１_２に対して所定の順序で書き込んだ入力デ
ータを所定の順序と異なる順序で読み出すインターリー
ブ動作と、所定の順序と異なる順序でＲＡＭ１０１_１，
１０１_２に対して書き込んだ入力データを所定の順序で
読み出すデインターリーブ動作とを、インターリーブ単
位であるフレーム毎に交互に行うように、制御部１０３
によってＲＡＭ１０１_１，１０１_２に対するデータの書
き込み及び読み出しを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力された入力デ
ータの順序を所定のアドレスにしたがって置換して並べ
替えて出力データとして出力するインターリーブ装置及
びインターリーブ方法、複数の要素符号をインターリー
ブ処理を介して並列又は縦列に連接して符号化を行う符
号化装置及び符号化方法、並びに複数の要素符号をイン
ターリーブ処理を介して並列又は縦列に連接して生成さ
れた符号の復号を行う復号装置及び復号方法に関する。

【０００２】

【従来の技術】近年、例えば、移動体通信や深宇宙通信
といった通信分野、及び地上波又は衛星ディジタル放送
といった放送分野の研究が著しく進められているが、そ
れに伴い、誤り訂正符号化及び復号の効率化を目的とし
て符号理論に関する研究も盛んに行われている。

【０００３】符号性能の理論的限界としては、いわゆる
シャノン（C. E. Shannon）の通信路符号化定理によっ
て与えられるシャノン限界が知られている。

【０００４】符号理論に関する研究は、このシャノン限
界に近い性能を示す符号を開発することを目的として行
われている。近年では、シャノン限界に近い性能を示す
符号化方法として、例えば、いわゆるターボ符号と称さ
れる並列連接畳み込み符号（Parallel Concatenated Co
nvolutional Codes；以下、ＰＣＣＣという。）や縦列
連接畳み込み符号（Serially Concatenated Convolutio
nal Codes；以下、ＳＣＣＣという。）が開発されてい
る。

【０００５】一方、近年では、これらの符号に対する復
号方法についても研究が盛んに行われている。具体的に
は、連接符号における内符号の復号出力や繰り返し復号
法における各繰り返し復号動作の出力を軟出力とするこ
とで、シンボル誤り率を小さくする研究がなされてお
り、それに適した復号方法に関する研究が盛んに行われ
ている。例えば畳み込み符号等の所定の符号を復号した
際のシンボル誤り率を最小にする方法としては、「Bah
l, Cocke, Jelinek and Raviv, "Optimal decoding of
linear codes for minimizing symbol error rate", IE
EE Trans. Inf. Theory, vol. IT-20, pp. 284-287, Ma
r. 1974」に記載されているＢＣＪＲアルゴリズムが知
られている。このＢＣＪＲアルゴリズムにおいては、復
号結果として各シンボルを出力するのではなく、各シン
ボルの尤度を出力する。このような出力は、軟出力（so
ft-output）と呼ばれる。

【０００６】以下、このＢＣＪＲアルゴリズムの内容に
ついて説明する。なお、以下の説明では、図２３に示す
ように、ディジタル情報を図示しない送信装置が備える
符号化装置２０１によって畳み込み符号化し、その出力
を雑音のある無記憶通信路２０２を介して図示しない受
信装置に入力して、この受信装置が備える復号装置２０
３によって復号し、観測する場合を考える。

【０００７】まず、符号化装置２０１が備えるシフトレ
ジスタの内容を表すＭ個のステート（遷移状態）をｍ
（０，１，・・・，Ｍ−１）で表し、時刻ｔのステート
をＳ_ｔで表す。また、１タイムスロットにｋビットの情
報が入力されるものとすると、時刻ｔにおける入力をｉ
_ｔ＝（ｉ_ｔ１，ｉ_ｔ２，・・・，ｉ_ｔｋ）で表し、入力
系統をＩ_１ ^Ｔ＝（ｉ_１，ｉ_２，・・・，ｉ_Ｔ）で表す。
このとき、ステートｍ'からステートｍへの遷移がある
場合には、その遷移に対応する情報ビットをｉ（ｍ'，
ｍ）＝（ｉ_１（ｍ'，ｍ），ｉ_２（ｍ'，ｍ），・・・，
ｉ_ｋ（ｍ'，ｍ））で表す。さらに、１タイムスロット
にｎビットの符号が出力されるものとすると、時刻ｔに
おける出力をｘ_ｔ＝（ｘ_ｔ１，ｘ_ｔ２，・・・，
ｘ_ｔｎ）で表し、出力系統をＸ_１ ^Ｔ＝（ｘ_１，ｘ_２，・
・・，ｘ_Ｔ）で表す。このとき、ステートｍ'からステ
ートｍへの遷移がある場合には、その遷移に対応する符
号ビットをｘ（ｍ'，ｍ）＝（ｘ_１（ｍ'，ｍ），ｘ
_２（ｍ'，ｍ），・・・，ｘ_ｎ（ｍ'，ｍ））で表す。

【０００８】符号化装置２０１による畳み込み符号化
は、ステートＳ_０＝０から始まり、Ｘ _１ ^Ｔを出力してＳ
_Ｔ＝０で終了するものとする。ここで、各ステート間の
遷移確率Ｐ_ｔ（ｍ｜ｍ'）を次式（１）によって定義す
る。

【０００９】

【数１】

【００１０】なお、上式（１）における右辺に示すＰｒ
｛Ａ｜Ｂ｝は、Ｂが生じた条件の下でのＡが生じる条件
付き確率である。この遷移確率Ｐ_ｔ（ｍ｜ｍ'）は、次
式（２）に示すように、入力ｉでステートｍ'からステ
ートｍへと遷移するときに、時刻ｔでの入力ｉ_ｔがｉで
ある確率Ｐｒ｛ｉ_ｔ＝ｉ｝と等しいものである。

【００１１】

【数２】

【００１２】雑音のある無記憶通信路２０２は、Ｘ_１ ^Ｔ
を入力とし、Ｙ_１ ^Ｔを出力する。ここで、１タイムスロ
ットにｎビットの受信値が出力されるものとすると、時
刻ｔにおける出力をｙ_ｔ＝（ｙ_ｔ１，ｙ_ｔ２，・・・，
ｙ_ｔｎ）で表し、Ｙ_１ ^Ｔ＝（ｙ_１，ｙ_２，・・・，
ｙ_Ｔ）で表す。雑音のある無記憶通信路２０２の遷移確
率は、全てのｔ（１≦ｔ≦Ｔ）について、次式（３）に
示すように、各シンボルの遷移確率Ｐｒ｛ｙ_ｊ｜ｘ_ｊ｝
を用いて定義することができる。

【００１３】

【数３】

【００１４】ここで、次式（４）のようにλ_ｔｊを定義
する。この次式（４）に示すλ_ｔｊは、Ｙ_１ ^Ｔを受信し
た際の時刻ｔでの入力情報の尤度を表し、本来求めるべ
き軟出力である。

【００１５】

【数４】

【００１６】ＢＣＪＲアルゴリズムにおいては、次式
（５）乃至次式（７）に示すような確率α_ｔ，β_ｔ，γ
_ｔを定義する。なお、Ｐｒ｛Ａ；Ｂ｝は、ＡとＢとがと
もに生じる確率を表すものとする。

【００１７】

【数５】

【００１８】

【数６】

【００１９】

【数７】

【００２０】ここで、これらの確率α_ｔ，β_ｔ，γ_ｔの
内容について、符号化装置２０１における状態遷移図で
あるトレリスを図２４を用いて説明する。同図におい
て、α _ｔ−１は、符号化開始ステートＳ_０＝０から受信
値をもとに時系列順に算出した時刻ｔ−１における各ス
テートの通過確率に対応する。また、β_ｔは、符号化終
了ステートＳ_Ｔ＝０から受信値をもとに時系列の逆順に
算出した時刻ｔにおける各ステートの通過確率に対応す
る。さらに、γ_ｔは、時刻ｔにおける受信値と入力確率
とをもとに算出した時刻ｔにステート間を遷移する各枝
の出力の受信確率に対応する。

【００２１】これらの確率α_ｔ，β_ｔ，γ_ｔを用いる
と、軟出力λ_ｔｊは、次式（８）のように表すことがで
きる。

【００２２】

【数８】

【００２３】ところで、ｔ＝１，２，・・・，Ｔについ
て、次式（９）が成立する。

【００２４】

【数９】

【００２５】同様に、ｔ＝１，２，・・・，Ｔについ
て、次式（１０）が成立する。

【００２６】

【数１０】

【００２７】さらに、γ_ｔについて、次式（１１）が成
立する。

【００２８】

【数１１】

【００２９】したがって、復号装置２０３は、ＢＣＪＲ
アルゴリズムを適用して軟出力復号を行う場合には、こ
れらの関係に基づいて、図２５に示す一連の工程を経る
ことによって軟出力λ_ｔを求める。

【００３０】まず、復号装置２０３は、同図に示すよう
に、ステップＳ２０１において、ｙ _ｔを受信する毎に、
上式（９）及び上式（１１）を用いて、確率α
_ｔ（ｍ），γ _ｔ（ｍ'，ｍ）を算出する。

【００３１】続いて、復号装置２０３は、ステップＳ２
０２において、系列Ｙ_１ ^Ｔの全てを受信した後に、上式
（１０）を用いて、全ての時刻ｔにおける各ステートｍ
について、確率β_ｔ（ｍ）を算出する。

【００３２】そして、復号装置２０３は、ステップＳ２
０３において、ステップＳ２０１及びステップＳ２０２
において算出した確率α_ｔ，β_ｔ，γ_ｔを上式（８）に
代入し、各時刻ｔにおける軟出力λ_ｔを算出する。

【００３３】復号装置２０３は、このような一連の処理
を経ることにより、ＢＣＪＲアルゴリズムを適用した軟
出力復号を行うことができる。

【００３４】ところで、このようなＢＣＪＲアルゴリズ
ムにおいては、確率を直接値として保持して演算を行う
必要があり、積演算を含むために演算量が大きいという
問題があった。そこで、演算量を削減する手法として、
「Robertson, Villebrun andHoeher, "A comparison of
optimal and sub-optimal MAP decoding algorithms o
perating in the domain", IEEE Int. Conf. on Commun
ications, pp. 1009-1013, June 1995」に記載されてい
るＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム及びＬｏｇ−Ｍ
ＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪＲア
ルゴリズム及びＬｏｇ−ＢＣＪＲアルゴリズムとい
う。）がある。

【００３５】まず、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズムについて説明する。Ｍａｘ−Ｌｏｇ−ＢＣＪＲアル
ゴリズムは、確率α_ｔ，β_ｔ，γ_ｔ、及び軟出力λ_ｔを
自然対数を用いて対数表記し、次式（１２）に示すよう
に、確率の積演算を対数の和演算に置き換えるととも
に、次式（１３）に示すように、確率の和演算を対数の
最大値演算で近似するものである。なお、次式（１３）
に示すｍａｘ（ｘ，ｙ）は、ｘ，ｙのうち大きい値を有
するものを選択する関数である。

【００３６】

【数１２】

【００３７】

【数１３】

【００３８】ここで、記載を簡略化するため、自然対数
をＩと略記し、α_ｔ，β_ｔ，γ_ｔ，λ_ｔの自然対数値
を、それぞれ、次式（１４）に示すように、Ｉα_ｔ，Ｉ
β_ｔ，Ｉγ_ｔ，Ｉλ_ｔと表すものとする。なお、次式
（１４）に示すｓｇｎは、正負を識別する符号を示す定
数、すなわち、"＋１"又は"−１"のいずれかである。

【００３９】

【数１４】

【００４０】このような定数ｓｇｎを与える理由として
は、主に、確率α_ｔ，β_ｔ，γ_ｔが０乃至１の値をとる
ことから、一般に算出される対数尤度（log likelihoo
d）Ｉα_ｔ，Ｉβ_ｔ，Ｉγ_ｔが負値をとることにある。

【００４１】例えば、復号装置２０３がソフトウェアと
して構成される場合には、正負いずれの値をも処理可能
であるため、定数ｓｇｎは"＋１"又は"−１"のいずれで
あってもよいが、復号装置２０３がハードウェアとして
構成される場合には、ビット数の削減を目的として、算
出される負値の正負識別符号を反転して正値として扱う
方が望ましい。

【００４２】すなわち、定数ｓｇｎは、復号装置２０３
が対数尤度として負値のみを扱う系として構成される場
合には、"＋１"をとり、復号装置２０３が対数尤度とし
て正値のみを扱う系として構成される場合には、"−１"
をとる。以下では、このような定数ｓｇｎを考慮したア
ルゴリズムの説明を行うものとする。

【００４３】Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズムに
おいては、これらの対数尤度Ｉα_ｔ，Ｉβ_ｔ，Ｉγ
_ｔを、それぞれ、次式（１５）乃至次式（１７）に示す
ように近似する。ここで、次式（１５）及び次式（１
６）に示すｍｓｇｎ（ｘ，ｙ）は、定数ｓｇｎが"＋１"
の場合には、ｘ，ｙのうち大きい値を有するものを選択
する関数ｍａｘ（ｘ，ｙ）を示し、定数ｓｇｎが"−１"
の場合には、ｘ，ｙのうち小さい値を有するものを選択
する関数ｍｉｎ（ｘ，ｙ）を示すものである。次式（１
５）における右辺のステートｍ'における関数ｍｓｇｎ
は、ステートｍへの遷移が存在するステートｍ'の中で
求めるものとし、次式（１６）における右辺のステート
ｍ'における関数ｍｓｇｎは、ステートｍからの遷移が
存在するステートｍ'の中で求めるものとする。

【００４４】

【数１５】

【００４５】

【数１６】

【００４６】

【数１７】

【００４７】また、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズムにおいては、対数軟出力Ｉλ_ｔについても同様に、
次式（１８）に示すように近似する。ここで、次式（１
８）における右辺第１項の関数ｍｓｇｎは、入力が"１"
のときにステートｍへの遷移が存在するステートｍ'の
中で求め、第２項の関数ｍｓｇｎは、入力が"０"のとき
にステートｍへの遷移が存在するステートｍ'の中で求
めるものとする。

【００４８】

【数１８】

【００４９】したがって、復号装置２０３は、Ｍａｘ−
Ｌｏｇ−ＢＣＪＲアルゴリズムを適用して軟出力復号を
行う場合には、これらの関係に基づいて、図２６に示す
一連の工程を経ることによって軟出力λ_ｔを求める。

【００５０】まず、復号装置２０３は、同図に示すよう
に、ステップＳ２１１において、ｙ _ｔを受信する毎に、
上式（１５）及び上式（１７）を用いて、対数尤度Ｉα
_ｔ（ｍ）及びＩγ_ｔ（ｍ'，ｍ）を算出する。

【００５１】続いて、復号装置２０３は、ステップＳ２
１２において、系列Ｙ_１ ^Ｔの全てを受信した後に、上式
（１６）を用いて、全ての時刻ｔにおける各ステートｍ
について、対数尤度Ｉβ_ｔ（ｍ）を算出する。

【００５２】そして、復号装置２０３は、ステップＳ２
１３において、ステップＳ２１１及びステップＳ２１２
において算出した対数尤度Ｉα_ｔ，Ｉβ_ｔ，Ｉγ_ｔを上
式（１８）に代入し、各時刻ｔにおける対数軟出力Ｉλ
_ｔを算出する。

【００５３】復号装置２０３は、このような一連の処理
を経ることにより、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズムを適用した軟出力復号を行うことができる。

【００５４】このように、Ｍａｘ−Ｌｏｇ−ＢＣＪＲア
ルゴリズムは、積演算が含まれないことから、ＢＣＪＲ
アルゴリズムと比較して、演算量を大幅に削減すること
ができる。

【００５５】つぎに、Ｌｏｇ−ＢＣＪＲアルゴリズムに
ついて説明する。Ｌｏｇ−ＢＣＪＲアルゴリズムは、Ｍ
ａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズムによる近似の精度
をより向上させたものである。具体的には、Ｌｏｇ−Ｂ
ＣＪＲアルゴリズムは、上式（１３）に示した確率の和
演算を次式（１９）に示すように補正項を追加すること
で変形し、和演算の正確な対数値を求めるものである。
ここでは、このような補正をｌｏｇ−ｓｕｍ補正と称す
るものとする。

【００５６】

【数１９】

【００５７】ここで、上式（１９）における左辺に示す
演算をｌｏｇ−ｓｕｍ演算と称するものとし、このｌｏ
ｇ−ｓｕｍ演算の演算子を、「S. S. Pietrobon, "Impl
ementation and performance of a turbo/MAP decode
r", Int. J. Satellite Commun., vol. 16, pp. 23-46,
Jan.-Feb. 1998」に記載されている記数法を踏襲し、
次式（２０）に示すように、便宜上"＃"（ただし、同論
文中では、"Ｅ"。）と表すものとする。

【００５８】

【数２０】

【００５９】なお、上式（１９）及び上式（２０）は、
上述した定数ｓｇｎが"＋１"の場合を示している。定数
ｓｇｎが"−１"の場合には、上式（１９）及び上式（２
０）に相当する演算は、それぞれ、次式（２１）及び次
式（２２）に示すようになる。

【００６０】

【数２１】

【００６１】

【数２２】

【００６２】さらに、ｌｏｇ−ｓｕｍ演算の累積加算演
算の演算子を、次式（２３）に示すように、"＃Σ"（た
だし、同論文中では、"Ｅ"。）と表すものとする。

【００６３】

【数２３】

【００６４】これらの演算子を用いると、Ｌｏｇ−ＢＣ
ＪＲアルゴリズムにおける対数尤度Ｉα_ｔ，Ｉβ_ｔ及び
対数軟出力Ｉλ_ｔは、それぞれ、次式（２４）乃至次式
（２６）に示すように表すことができる。なお、対数尤
度Ｉγ_ｔは、上式（１７）で表されるため、ここでは、
その記述を省略する。

【００６５】

【数２４】

【００６６】

【数２５】

【００６７】

【数２６】

【００６８】なお、上式（２４）における右辺のステー
トｍ'におけるｌｏｇ−ｓｕｍ演算の累積加算演算は、
ステートｍへの遷移が存在するステートｍ'の中で求め
るものとし、上式（２５）における右辺のステートｍ'
におけるｌｏｇ−ｓｕｍ演算の累積加算演算は、ステー
トｍからの遷移が存在するステートｍ'の中で求めるも
のとする。また、上式（２６）における右辺第１項のｌ
ｏｇ−ｓｕｍ演算の累積加算演算は、入力が"１"のとき
にステートｍへの遷移が存在するステートｍ'の中で求
め、第２項のｌｏｇ−ｓｕｍ演算の累積加算演算は、入
力が"０"のときにステートｍへの遷移が存在するステー
トｍ'の中で求めるものとする。

【００６９】したがって、復号装置２０３は、Ｌｏｇ−
ＢＣＪＲアルゴリズムを適用して軟出力復号を行う場合
には、これらの関係に基づいて、先に図２６に示した一
連の工程を経ることによって軟出力λ_ｔを求めることが
できる。

【００７０】まず、復号装置２０３は、同図に示すよう
に、ステップＳ２１１において、ｙ _ｔ受信する毎に、上
式（２４）及び上式（１７）を用いて、対数尤度Ｉα_ｔ
（ｍ），Ｉγ_ｔ（ｍ'，ｍ）を算出する。

【００７１】続いて、復号装置２０３は、ステップＳ２
１２において、系列Ｙ_１ ^Ｔの全てを受信した後に、上式
（２５）を用いて、全ての時刻ｔにおける各ステートｍ
について、対数尤度Ｉβ_ｔ（ｍ）を算出する。

【００７２】そして、復号装置２０３は、ステップＳ２
１３において、ステップＳ２１１及びステップＳ２１２
において算出した対数尤度Ｉα_ｔ，Ｉβ_ｔ，Ｉγ_ｔを上
式（２６）に代入し、各時刻ｔにおける対数軟出力Ｉλ
_ｔを算出する。

【００７３】復号装置２０３は、このような一連の処理
を経ることにより、Ｌｏｇ−ＢＣＪＲアルゴリズムを適
用した軟出力復号を行うことができる。なお、上式（１
９）及び上式（２１）において、右辺第２項に示す補正
項は、変数｜ｘ−ｙ｜に対する１次元の関数で表される
ことから、復号装置２０３は、この値を図示しないＲＯ
Ｍ（Read Only Memory）等にテーブルとして予め記憶さ
せておくことにより、正確な確率計算を行うことができ
る。

【００７４】このようなＬｏｇ−ＢＣＪＲアルゴリズム
は、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズムと比較する
と演算量は増えるものの積演算を含むものではなく、そ
の出力は、量子化誤差を除けば、ＢＣＪＲアルゴリズム
の軟出力の対数値そのものに他ならない。

【００７５】

【発明が解決しようとする課題】ところで、上述したＢ
ＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴ
リズム又はＬｏｇ−ＢＣＪＲアルゴリズムは、畳み込み
符号等のトレリス符号の復号を可能とするアルゴリズム
であるが、このトレリス符号を要素符号とし、複数の要
素符号化器をインターリーバを介して連接することによ
って生成される符号の復号にも適用することができる。
すなわち、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−Ｂ
ＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズム
は、上述したＰＣＣＣ又はＳＣＣＣや、これらのＰＣＣ
Ｃ又はＳＣＣＣを応用して多値変調と組み合わせ、信号
点の配置と誤り訂正符号の復号特性とを統括して考慮す
るターボ符号化変調（Turbo Trellis Coded Modulatio
n；以下、ＴＴＣＭという。）又は縦列連接符号化変調
（Serial Concatenated Trellis Coded Modulation；以
下、ＳＣＴＣＭという。）の復号に適用することができ
る。

【００７６】これらのＰＣＣＣ、ＳＣＣＣ、ＴＴＣＭ又
はＳＣＴＣＭを復号する復号装置は、ＢＣＪＲアルゴリ
ズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏ
ｇ−ＢＣＪＲアルゴリズムに基づく最大事後確率（Maxi
mum A Posteriori probability；ＭＡＰ）復号を行う複
数の復号器をインターリーバを介して連接し、いわゆる
繰り返し復号を行うことになる。

【００７７】ここで、復号装置においては、インターリ
ーバとして、全てのフレームについて同一のインターリ
ーブパターンを用い、ＲＡＭ（Random Access Memory）
等の記憶素子に対してデータを書き込み、この書き込み
順序と異なる順序でデータを読み出すことにより、イン
ターリーブを実現する。この場合、インターリーバとし
ては、データの格納用にインターリーブ長の２倍の容量
を有する記憶素子を用いる必要がある。

【００７８】具体的に説明するために、１０タイムスロ
ット分のワード数のＲＡＭを２バンク用いて、１フレー
ムが１０タイムスロット分のインターリーブ長に相当す
る長さのデータをインターリーブする例について図２７
乃至図３２を用いて示す。ここでは、説明の便宜上、２
バンクのうち同図中上段に示すものをバンクＡと称する
とともに、同図中下段に示すものをバンクＢと称するも
のとする。また、ここでは、各バンクのＲＡＭには、そ
れぞれ、同図中左側から０，１，２，・・・，９のアド
レスが割り当てられているものとする。さらに、同図に
おいては、データの書き込みを"Ｗ"で表し、データの読
み出しを"Ｒ"で表すものとする。

【００７９】まず、インターリーバは、１フレーム目の
データをバンクＡのＲＡＭに対して書き込む。

【００８０】すなわち、インターリーバは、図２７に示
すように、０タイムスロット目では、バンクＡのＲＡＭ
におけるアドレス０の記憶領域に対して、データＤＤ０
を書き込む。続いて、インターリーバは、１タイムスロ
ット目では、バンクＡのＲＡＭにおけるアドレス１の記
憶領域に対して、データＤＤ１を書き込み、２タイムス
ロット目では、バンクＡのＲＡＭにおけるアドレス２の
記憶領域に対して、データＤＤ２を書き込み、３タイム
スロット目では、バンクＡのＲＡＭにおけるアドレス３
の記憶領域に対して、データＤＤ３を書き込む。同様
に、インターリーバは、各タイムスロット毎に、バンク
ＡのＲＡＭにおける各アドレスの記憶領域に対して、デ
ータを書き込み、９タイムスロット目では、バンクＡの
ＲＡＭにおけるアドレス９の記憶領域に対して、データ
ＤＤ９を書き込む。

【００８１】このようにして、インターリーバは、１フ
レーム目のデータを、ＤＤ０，ＤＤ１，ＤＤ２，ＤＤ
３，ＤＤ４，ＤＤ５，ＤＤ６，ＤＤ７，ＤＤ８，ＤＤ９
の順序でバンクＡのＲＡＭに対して書き込む。

【００８２】続いて、インターリーバは、バンクＡのＲ
ＡＭに対して書き込んだ１フレーム目のデータを書き込
み順序と異なる順序で読み出すとともに、２フレーム目
のデータをバンクＢのＲＡＭに対して書き込む。

【００８３】すなわち、インターリーバは、図２８に示
すように、１０タイムスロット目では、バンクＡのＲＡ
Ｍにおけるアドレス２の記憶領域、すなわち、２タイム
スロット目でデータＤＤ２が書き込まれた記憶領域から
データＤＤ２を読み出すとともに、バンクＢのＲＡＭに
おけるアドレス０の記憶領域に対して、データＤＤ１０
を書き込む。続いて、インターリーバは、１１タイムス
ロット目では、バンクＡのＲＡＭにおけるアドレス７の
記憶領域、すなわち、７タイムスロット目でデータＤＤ
７が書き込まれた記憶領域からデータＤＤ７を読み出す
とともに、バンクＢのＲＡＭにおけるアドレス１の記憶
領域に対して、データＤＤ１１を書き込む。続いて、イ
ンターリーバは、１２タイムスロット目では、バンクＡ
のＲＡＭにおけるアドレス６の記憶領域、すなわち、６
タイムスロット目でデータＤＤ６が書き込まれた記憶領
域からデータＤＤ６を読み出すとともに、バンクＢのＲ
ＡＭにおけるアドレス２の記憶領域に対して、データＤ
Ｄ１２を書き込む。続いて、インターリーバは、１３タ
イムスロット目では、バンクＡのＲＡＭにおけるアドレ
ス３の記憶領域、すなわち、３タイムスロット目でデー
タＤＤ３が書き込まれた記憶領域からデータＤＤ３を読
み出すとともに、バンクＢのＲＡＭにおけるアドレス３
の記憶領域に対して、データＤＤ１３を書き込む。続い
て、インターリーバは、１４タイムスロット目では、バ
ンクＡのＲＡＭにおけるアドレス０の記憶領域、すなわ
ち、０タイムスロット目でデータＤＤ０が書き込まれた
記憶領域からデータＤＤ０を読み出すとともに、バンク
ＢのＲＡＭにおけるアドレス４の記憶領域に対して、デ
ータＤＤ１４を書き込む。

【００８４】さらに、インターリーバは、図２９に示す
ように、１５タイムスロット目では、バンクＡのＲＡＭ
におけるアドレス９の記憶領域、すなわち、９タイムス
ロット目でデータＤＤ９が書き込まれた記憶領域からデ
ータＤＤ９を読み出すとともに、バンクＢのＲＡＭにお
けるアドレス５の記憶領域に対して、データＤＤ１５を
書き込む。続いて、インターリーバは、１６タイムスロ
ット目では、バンクＡのＲＡＭにおけるアドレス８の記
憶領域、すなわち、８タイムスロット目でデータＤＤ８
が書き込まれた記憶領域からデータＤＤ８を読み出すと
ともに、バンクＢのＲＡＭにおけるアドレス６の記憶領
域に対して、データＤＤ１６を書き込む。続いて、イン
ターリーバは、１７タイムスロット目では、バンクＡの
ＲＡＭにおけるアドレス１の記憶領域、すなわち、１タ
イムスロット目でデータＤＤ１が書き込まれた記憶領域
からデータＤＤ１を読み出すとともに、バンクＢのＲＡ
Ｍにおけるアドレス７の記憶領域に対して、データＤＤ
１７を書き込む。続いて、インターリーバは、１８タイ
ムスロット目では、バンクＡのＲＡＭにおけるアドレス
４の記憶領域、すなわち、４タイムスロット目でデータ
ＤＤ４が書き込まれた記憶領域からデータＤＤ４を読み
出すとともに、バンクＢのＲＡＭにおけるアドレス８の
記憶領域に対して、データＤＤ１８を書き込む。そし
て、インターリーバは、１９タイムスロット目では、バ
ンクＡのＲＡＭにおけるアドレス５の記憶領域、すなわ
ち、５タイムスロット目でデータＤＤ５が書き込まれた
記憶領域からデータＤＤ５を読み出すとともに、バンク
ＢのＲＡＭにおけるアドレス９の記憶領域に対して、デ
ータＤＤ１９を書き込む。

【００８５】このようにして、インターリーバは、バン
クＡのＲＡＭに対して、ＤＤ０，ＤＤ１，ＤＤ２，ＤＤ
３，ＤＤ４，ＤＤ５，ＤＤ６，ＤＤ７，ＤＤ８，ＤＤ９
の順序で書き込んだ１フレーム目のデータを、書き込み
順序と異なる順序、すなわち、ＤＤ２，ＤＤ７，ＤＤ
６，ＤＤ３，ＤＤ０，ＤＤ９，ＤＤ８，ＤＤ１，ＤＤ
４，ＤＤ５の順序で全て読み出すとともに、２フレーム
目のデータを、ＤＤ１０，ＤＤ１１，ＤＤ１２，ＤＤ１
３，ＤＤ１４，ＤＤ１５，ＤＤ１６，ＤＤ１７，ＤＤ１
８，ＤＤ１９の順序でバンクＢのＲＡＭに対して書き込
む。

【００８６】続いて、インターリーバは、バンクＢのＲ
ＡＭに対して書き込んだ２フレーム目のデータを書き込
み順序と異なる順序で読み出すとともに、３フレーム目
のデータをバンクＡのＲＡＭに対して書き込む。

【００８７】すなわち、インターリーバは、図３０に示
すように、２０タイムスロット目では、バンクＢのＲＡ
Ｍにおけるアドレス２の記憶領域、すなわち、１２タイ
ムスロット目でデータＤＤ１２が書き込まれた記憶領域
からデータＤＤ１２を読み出すとともに、バンクＡのＲ
ＡＭにおけるアドレス０の記憶領域、すなわち、１４タ
イムスロット目でデータＤＤ０が読み出されて空いてい
る記憶領域に対して、データＤＤ２０を書き込む。続い
て、インターリーバは、２１タイムスロット目では、バ
ンクＢのＲＡＭにおけるアドレス７の記憶領域、すなわ
ち、１７タイムスロット目でデータＤＤ１７が書き込ま
れた記憶領域からデータＤＤ１７を読み出すとともに、
バンクＡのＲＡＭにおけるアドレス１の記憶領域、すな
わち、１７タイムスロット目でデータＤＤ１が読み出さ
れて空いている記憶領域に対して、データＤＤ２１を書
き込む。続いて、インターリーバは、２２タイムスロッ
ト目では、バンクＢのＲＡＭにおけるアドレス６の記憶
領域、すなわち、１６タイムスロット目でデータＤＤ１
６が書き込まれた記憶領域からデータＤＤ１６を読み出
すとともに、バンクＡのＲＡＭにおけるアドレス２の記
憶領域、すなわち、１０タイムスロット目でデータＤＤ
２が読み出されて空いている記憶領域に対して、データ
ＤＤ２２を書き込む。続いて、インターリーバは、２３
タイムスロット目では、バンクＢのＲＡＭにおけるアド
レス４の記憶領域、すなわち、１３タイムスロット目で
データＤＤ１３が書き込まれた記憶領域からデータＤＤ
１３を読み出すとともに、バンクＡのＲＡＭにおけるア
ドレス３の記憶領域、すなわち、１３タイムスロット目
でデータＤＤ３が読み出されて空いている記憶領域に対
して、データＤＤ２３を書き込む。続いて、インターリ
ーバは、２４タイムスロット目では、バンクＢのＲＡＭ
におけるアドレス０の記憶領域、すなわち、１０タイム
スロット目でデータＤＤ１０が書き込まれた記憶領域か
らデータＤＤ１０を読み出すとともに、バンクＡのＲＡ
Ｍにおけるアドレス４の記憶領域、すなわち、１８タイ
ムスロット目でデータＤＤ４が読み出されて空いている
記憶領域に対して、データＤＤ２４を書き込む。

【００８８】さらに、インターリーバは、図３１に示す
ように、２５タイムスロット目では、バンクＢのＲＡＭ
におけるアドレス９の記憶領域、すなわち、１９タイム
スロット目でデータＤＤ１９が書き込まれた記憶領域か
らデータＤＤ１９を読み出すとともに、バンクＡのＲＡ
Ｍにおけるアドレス５の記憶領域、すなわち、１９タイ
ムスロット目でデータＤＤ５が読み出されて空いている
記憶領域に対して、データＤＤ２５を書き込む。続い
て、インターリーバは、２６タイムスロット目では、バ
ンクＢのＲＡＭにおけるアドレス８の記憶領域、すなわ
ち、１８タイムスロット目でデータＤＤ１８が書き込ま
れた記憶領域からデータＤＤ１８を読み出すとともに、
バンクＡのＲＡＭにおけるアドレス６の記憶領域、すな
わち、１２タイムスロット目でデータＤＤ６が読み出さ
れて空いている記憶領域に対して、データＤＤ２６を書
き込む。続いて、インターリーバは、２７タイムスロッ
ト目では、バンクＢのＲＡＭにおけるアドレス１の記憶
領域、すなわち、１１タイムスロット目でデータＤＤ１
１が書き込まれた記憶領域からデータＤＤ１１を読み出
すとともに、バンクＡのＲＡＭにおけるアドレス７の記
憶領域、すなわち、１１タイムスロット目でデータＤＤ
７が読み出されて空いている記憶領域に対して、データ
ＤＤ２７を書き込む。続いて、インターリーバは、２８
タイムスロット目では、バンクＢのＲＡＭにおけるアド
レス４の記憶領域、すなわち、１４タイムスロット目で
データＤＤ１４が書き込まれた記憶領域からデータＤＤ
１４を読み出すとともに、バンクＡのＲＡＭにおけるア
ドレス８の記憶領域、すなわち、１６タイムスロット目
でデータＤＤ８が読み出されて空いている記憶領域に対
して、データＤＤ２８を書き込む。そして、インターリ
ーバは、２９タイムスロット目では、バンクＢのＲＡＭ
におけるアドレス５の記憶領域、すなわち、１５タイム
スロット目でデータＤＤ１５が書き込まれた記憶領域か
らデータＤＤ１５を読み出すとともに、バンクＡのＲＡ
Ｍにおけるアドレス９の記憶領域、すなわち、１５タイ
ムスロット目でデータＤＤ９が読み出されて空いている
記憶領域に対して、データＤＤ２９を書き込む。

【００８９】このようにして、インターリーバは、バン
クＢのＲＡＭに対して、ＤＤ１０，ＤＤ１１，ＤＤ１
２，ＤＤ１３，ＤＤ１４，ＤＤ１５，ＤＤ１６，ＤＤ１
７，ＤＤ１８，ＤＤ１９の順序で書き込んだ２フレーム
目のデータを、書き込み順序と異なる順序、すなわち、
ＤＤ１２，ＤＤ１７，ＤＤ１６，ＤＤ１３，ＤＤ１０，
ＤＤ１９，ＤＤ１８，ＤＤ１１，ＤＤ１４，ＤＤ１５の
順序で全て読み出すとともに、３フレーム目のデータ
を、ＤＤ２０，ＤＤ２１，ＤＤ２２，ＤＤ２３，ＤＤ２
４，ＤＤ２５，ＤＤ２６，ＤＤ２７，ＤＤ２８，ＤＤ２
９の順序でバンクＡのＲＡＭに対して書き込む。

【００９０】同様に、インターリーバは、バンクＡのＲ
ＡＭに対して書き込んだ３フレーム目のデータを書き込
み順序と異なる順序で読み出すとともに、４フレーム目
のデータをバンクＢのＲＡＭに対して書き込む。

【００９１】すなわち、インターリーバは、図３２に示
すように、３０タイムスロット目では、バンクＡのＲＡ
Ｍにおけるアドレス２の記憶領域、すなわち、２２タイ
ムスロット目でデータＤＤ２２が書き込まれた記憶領域
からデータＤＤ２２を読み出すとともに、バンクＢのＲ
ＡＭにおけるアドレス０の記憶領域、すなわち、２４タ
イムスロット目でデータＤＤ１０が読み出されて空いて
いる記憶領域に対して、データＤＤ３０を書き込む。続
いて、インターリーバは、３１タイムスロット目では、
バンクＡのＲＡＭにおけるアドレス７の記憶領域、すな
わち、２７タイムスロット目でデータＤＤ２７が書き込
まれた記憶領域からデータＤＤ２７を読み出すととも
に、バンクＢのＲＡＭにおけるアドレス１の記憶領域、
すなわち、２７タイムスロット目でデータＤＤ１１が読
み出されて空いている記憶領域に対して、データＤＤ３
１を書き込む。続いて、インターリーバは、３２タイム
スロット目では、バンクＡのＲＡＭにおけるアドレス６
の記憶領域、すなわち、２６タイムスロット目でデータ
ＤＤ２６が書き込まれた記憶領域からデータＤＤ２６を
読み出すとともに、バンクＢのＲＡＭにおけるアドレス
２の記憶領域、すなわち、２０タイムスロット目でデー
タＤＤ１２が読み出されて空いている記憶領域に対し
て、データＤＤ３２を書き込む。そして、インターリー
バは、３３タイムスロット目では、バンクＡのＲＡＭに
おけるアドレス３の記憶領域、すなわち、２３タイムス
ロット目でデータＤＤ２３が書き込まれた記憶領域から
データＤＤ２３を読み出すとともに、バンクＢのＲＡＭ
におけるアドレス３の記憶領域、すなわち、２３タイム
スロット目でデータＤ１３が読み出されて空いている記
憶領域に対して、データＤＤ３３を書き込む。

【００９２】このようにして、インターリーバは、バン
クＡのＲＡＭに対して、ＤＤ２０，ＤＤ２１，ＤＤ２
２，ＤＤ２３，ＤＤ２４，ＤＤ２５，ＤＤ２６，ＤＤ２
７，ＤＤ２８，ＤＤ２９の順序で書き込んだ３フレーム
目のデータを、書き込み順序と異なる順序、すなわち、
ＤＤ２２，ＤＤ２７，ＤＤ２６，ＤＤ２３，・・・の順
序で全て読み出すとともに、４フレーム目のデータを、
ＤＤ３０，ＤＤ３１，ＤＤ３２，ＤＤ３３，・・・の順
序でバンクＢのＲＡＭに対して書き込む。

【００９３】このように、インターリーバは、インター
リーブ長と同じ容量を有するＲＡＭを２バンク、すなわ
ち、インターリーブ長の２倍の容量を有するＲＡＭを用
い、一方のバンクに対してデータを書き込むとともに、
この書き込み順序と異なる順序で他方のバンクからデー
タを読み出すといった動作を、２つのバンクの間で切り
替えることにより、データの書き込みと読み出しとを連
続的に行うインターリーブを実現することができる。こ
のとき、インターリーバは、上述したように、ＲＡＭに
対してデータをシーケンシャルな順序で書き込む一方
で、ＲＡＭに書き込まれたデータの読み出しについて
は、読み出し順序を所定の回路によって発生してもよ
く、読み出し順序としてのインターリーブパターンを所
定の記憶媒体に格納しておき、このインターリーブパタ
ーンを読み出すようにしてもよい。また、インターリー
バは、これとは逆に、ＲＡＭに対するデータの書き込み
については、書き込み順序を所定の回路によって発生す
るか、又は書き込み順序としてのインターリーブパター
ンを所定の記憶媒体に格納しておき、このインターリー
ブパターンを読み出す一方で、ＲＡＭに書き込まれたデ
ータをシーケンシャルな順序で読み出すようにしてもよ
い。

【００９４】ところで、インターリーバを上述したＰＣ
ＣＣ、ＳＣＣＣ、ＴＴＣＭ又はＳＣＴＣＭを復号する復
号装置に適用する場合には、インターリーバとしては、
インターリーブ長が長いものを用いるほど、符号の性能
が向上することが知られている。

【００９５】しかしながら、インターリーバは、上述し
たように、データの書き込み順序と読み出し順序とが異
なるために、インターリーブするデータをインターリー
バ長の記憶素子に対して一旦書き込むとともに、既に記
憶素子に対して書き込まれたデータを読み出すという操
作を必要とすることから、データの格納用にインターリ
ーブ長の２倍の容量を有する記憶素子を用いる必要があ
った。したがって、このようなインターリーバを復号装
置に適用する場合には、インターリーバのインターリー
ブ長が長いほど、当該復号装置を占める記憶素子の大き
さが増大し、当該復号装置の回路規模も増大するといっ
た問題があった。

【００９６】また、ＰＣＣＣ、ＳＣＣＣ、ＴＴＣＭ又は
ＳＣＴＣＭによる符号化を行う符号化装置においても、
インターリーバは必須の構成となることから、インター
リーバを符号化装置に適用した場合にも、インターリー
バのインターリーブ長が長いほど、当該符号化装置を占
める記憶素子の大きさが増大し、当該符号化装置の回路
規模も増大するといった問題があった。

【００９７】本発明は、このような実情に鑑みてなされ
たものであり、回路規模の削減を図ることができ、優れ
た利便を提供することができるインターリーブ装置及び
インターリーブ方法、これらのインターリーブ装置及び
インターリーブ方法を適用して符号の性能を維持しつつ
ＰＣＣＣ、ＳＣＣＣ、ＴＴＣＭ又はＳＣＴＣＭによる符
号化を行うことができる符号化装置及び符号化方法、並
びにこれらのインターリーブ装置及びインターリーブ方
法を適用して繰り返し復号を行うことができる復号装置
及び復号方法を提供することを目的とする。

【００９８】

【課題を解決するための手段】上述した目的を達成する
本発明にかかるインターリーブ装置は、入力された入力
データの順序を所定のアドレスにしたがって置換して並
べ替えて出力データとして出力するインターリーブ装置
であって、データを記憶する記憶手段と、この記憶手段
に対して所定の順序で書き込んだ入力データを所定の順
序と異なる順序で読み出すインターリーブ動作と、所定
の順序と異なる順序で記憶手段に対して書き込んだ入力
データを所定の順序で読み出すデインターリーブ動作と
を、インターリーブ単位であるフレーム毎に交互に行う
ように、記憶手段に対するデータの書き込み及び読み出
しを制御する制御手段とを備えることを特徴としてい
る。

【００９９】このような本発明にかかるインターリーブ
装置は、記憶手段に対して所定の順序で書き込んだ入力
データを所定の順序と異なる順序で読み出すインターリ
ーブ動作と、所定の順序と異なる順序で記憶手段に対し
て書き込んだ入力データを所定の順序で読み出すデイン
ターリーブ動作とを、フレーム毎に交互に行うように、
制御手段によって記憶手段に対するデータの書き込み及
び読み出しを制御する。

【０１００】また、上述した目的を達成する本発明にか
かるインターリーブ方法は、入力された入力データの順
序を所定のアドレスにしたがって置換して並べ替えて出
力データとして出力するインターリーブ方法であって、
入力データを入力する入力工程と、データを記憶する記
憶手段に対して所定の順序で書き込んだ入力データを所
定の順序と異なる順序で読み出すインターリーブ動作
と、所定の順序と異なる順序で記憶手段に対して書き込
んだ入力データを所定の順序で読み出すデインターリー
ブ動作とが、インターリーブ単位であるフレーム毎に交
互に行われるように、記憶手段に対するデータの書き込
み及び読み出しを制御する制御工程と、出力データを出
力する出力工程とを備えることを特徴としている。

【０１０１】このような本発明にかかるインターリーブ
方法は、記憶手段に対して所定の順序で書き込んだ入力
データを所定の順序と異なる順序で読み出すインターリ
ーブ動作と、所定の順序と異なる順序で記憶手段に対し
て書き込んだ入力データを所定の順序で読み出すデイン
ターリーブ動作とを、フレーム毎に交互に行うように、
記憶手段に対するデータの書き込み及び読み出しを制御
する。

【０１０２】さらに、上述した目的を達成する本発明に
かかる符号化装置は、複数の要素符号をインターリーブ
処理を介して並列又は縦列に連接して符号化を行う符号
化装置であって、入力されたデータに対して所定の符号
化を行う複数の要素符号化手段と、並列又は縦列に連接
される複数の要素符号化手段のそれぞれの間に設けら
れ、入力された入力データの順序を所定のアドレスにし
たがって置換して並べ替えて出力データとして出力する
インターリーブ手段とを備え、インターリーブ手段は、
データを記憶する記憶手段と、この記憶手段に対して所
定の順序で書き込んだ入力データを所定の順序と異なる
順序で読み出すインターリーブ動作と、所定の順序と異
なる順序で記憶手段に対して書き込んだ入力データを所
定の順序で読み出すデインターリーブ動作とを、インタ
ーリーブ単位であるフレーム毎に交互に行うように、記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御手段とを有することを特徴としている。

【０１０３】このような本発明にかかる符号化装置は、
各要素符号化手段の間に設けられるインターリーブ手段
により、記憶手段に対して所定の順序で書き込んだ入力
データを所定の順序と異なる順序で読み出すインターリ
ーブ動作と、所定の順序と異なる順序で記憶手段に対し
て書き込んだ入力データを所定の順序で読み出すデイン
ターリーブ動作とを、フレーム毎に交互に行うように、
記憶手段に対するデータの書き込み及び読み出しを制御
したインターリーブ処理を行う。

【０１０４】さらにまた、上述した目的を達成する本発
明にかかる符号化方法は、複数の要素符号をインターリ
ーブ処理を介して並列又は縦列に連接して符号化を行う
符号化方法であって、入力されたデータに対して所定の
符号化を行う複数の要素符号化工程と、並列又は縦列に
連接される複数の要素符号化工程のそれぞれの間に行わ
れ、入力された入力データの順序を所定のアドレスにし
たがって置換して並べ替えて出力データとして出力する
インターリーブ工程とを備え、インターリーブ工程は、
入力データを入力する入力工程と、データを記憶する記
憶手段に対して所定の順序で書き込んだ入力データを所
定の順序と異なる順序で読み出すインターリーブ動作
と、所定の順序と異なる順序で記憶手段に対して書き込
んだ入力データを所定の順序で読み出すデインターリー
ブ動作とが、インターリーブ単位であるフレーム毎に交
互に行われるように、記憶手段に対するデータの書き込
み及び読み出しを制御する制御工程と、出力データを出
力する出力工程とを備えることを特徴としている。

【０１０５】このような本発明にかかる符号化方法は、
各要素符号化工程の間に行われるインターリーブ工程に
て、記憶手段に対して所定の順序で書き込んだ入力デー
タを所定の順序と異なる順序で読み出すインターリーブ
動作と、所定の順序と異なる順序で記憶手段に対して書
き込んだ入力データを所定の順序で読み出すデインター
リーブ動作とを、フレーム毎に交互に行うように、記憶
手段に対するデータの書き込み及び読み出しを制御した
インターリーブ処理を行う。

【０１０６】また、上述した目的を達成する本発明にか
かる復号装置は、複数の要素符号をインターリーブ処理
を介して並列又は縦列に連接して生成された符号の復号
を行う復号装置であって、複数の要素符号に対応して設
けられ、軟入力とされる受信値及び事前確率情報を入力
して軟出力復号を行い、各時刻における軟出力及び／又
は外部情報を生成する複数の軟出力復号手段と、これら
の軟出力復号手段によって生成された外部情報を入力
し、符号化におけるインターリーブ処理と同一の置換位
置情報に基づいて、外部情報の順序を所定のアドレスに
したがって置換して並べ替えるインターリーブ処理、又
は符号化におけるインターリーブ処理によって並べ替え
られた情報の配列を元に戻すように、外部情報の順序を
所定のアドレスにしたがって置換して並べ替えるデイン
ターリーブ処理を行うインターリーブ手段とを備え、イ
ンターリーブ手段は、データを記憶する記憶手段と、こ
の記憶手段に対して所定の順序で書き込んだ入力データ
を所定の順序と異なる順序で読み出すインターリーブ動
作と、所定の順序と異なる順序で記憶手段に対して書き
込んだ入力データを所定の順序で読み出すデインターリ
ーブ動作とを、インターリーブ単位であるフレーム毎に
交互に行うように、記憶手段に対するデータの書き込み
及び読み出しを制御する制御手段とを有することを特徴
としている。

【０１０７】このような本発明にかかる復号装置は、イ
ンターリーブ手段により、記憶手段に対して所定の順序
で書き込んだ入力データを所定の順序と異なる順序で読
み出すインターリーブ動作と、所定の順序と異なる順序
で記憶手段に対して書き込んだ入力データを所定の順序
で読み出すデインターリーブ動作とを、フレーム毎に交
互に行うように、記憶手段に対するデータの書き込み及
び読み出しを制御したインターリーブ処理又はデインタ
ーリーブ処理を行う。

【０１０８】さらに、上述した目的を達成する本発明に
かかる復号方法は、複数の要素符号をインターリーブ処
理を介して並列又は縦列に連接して生成された符号の復
号を行う復号方法であって、複数の要素符号に対応して
設けられ、軟入力とされる受信値及び事前確率情報を入
力して軟出力復号を行い、各時刻における軟出力及び／
又は外部情報を生成する複数の軟出力復号工程と、これ
らの軟出力復号工程にて生成された外部情報を入力し、
符号化におけるインターリーブ処理と同一の置換位置情
報に基づいて、外部情報の順序を所定のアドレスにした
がって置換して並べ替えるインターリーブ処理、又は符
号化におけるインターリーブ処理によって並べ替えられ
た情報の配列を元に戻すように、外部情報の順序を所定
のアドレスにしたがって置換して並べ替えるデインター
リーブ処理を行うインターリーブ工程とを備え、インタ
ーリーブ工程は、データを入力する入力工程と、データ
を記憶する記憶手段に対して所定の順序で書き込んだ入
力工程にて入力された入力データを所定の順序と異なる
順序で読み出すインターリーブ動作と、所定の順序と異
なる順序で記憶手段に対して書き込んだ入力データを所
定の順序で読み出すデインターリーブ動作とが、インタ
ーリーブ単位であるフレーム毎に交互に行われるよう
に、記憶手段に対するデータの書き込み及び読み出しを
制御する制御工程と、記憶手段から読み出されたデータ
を出力データとして出力する出力工程とを有することを
特徴としている。

【０１０９】このような本発明にかかる復号方法は、イ
ンターリーブ工程にて、記憶手段に対して所定の順序で
書き込んだ入力データを所定の順序と異なる順序で読み
出すインターリーブ動作と、所定の順序と異なる順序で
記憶手段に対して書き込んだ入力データを所定の順序で
読み出すデインターリーブ動作とを、フレーム毎に交互
に行うように、記憶手段に対するデータの書き込み及び
読み出しを制御したインターリーブ処理又はデインター
リーブ処理を行う。

【０１１０】

【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。

【０１１１】この実施の形態は、図１に示すように、デ
ィジタル情報を図示しない送信装置が備える符号化装置
１によって符号化し、その出力を雑音のある無記憶通信
路２を介して図示しない受信装置に入力して、この受信
装置が備える復号装置３によって復号する通信モデルに
適用したデータ送受信システムである。

【０１１２】このデータ送受信システムにおいて、符号
化装置１は、畳み込み符号等のトレリス符号を要素符号
とする並列連接畳み込み符号（Parallel Concatenated
Convolutional Codes；以下、ＰＣＣＣという。）又は
縦列連接畳み込み符号（Serially Concatenated Convol
utional Codes；以下、ＳＣＣＣという。）や、これら
のＰＣＣＣ又はＳＣＣＣを応用して多値変調と組み合わ
せたターボ符号化変調（Turbo Trellis Coded Modulati
on；以下、ＴＴＣＭという。）又は縦列連接符号化変調
（Serial Concatenated Trellis Coded Modulation；以
下、ＳＣＴＣＭという。）を行うものとして構成され
る。これらの符号化は、いわゆるターボ符号化（Turbo
coding）の一種として知られているものであって、符号
化装置１は、複数の要素符号化器と、入力されたデータ
を並べ替えるインターリーバとを連接することにより、
ターボ符号化を行うものとして構成される。

【０１１３】一方、復号装置３は、符号化装置１によっ
て符号化がなされた符号の復号を行うものであって、
「Bahl, Cocke, Jelinek and Raviv, "Optimal decodin
g of linear codes for minimizing symbol error rat
e", IEEE Trans. Inf. Theory,vol. IT-20, pp. 284-28
7, Mar. 1974」に記載されているＢＣＪＲアルゴリズ
ム、「Robertson, Villebrun and Hoeher, "A comparis
on of optimal and sub-optimal MAP decoding algorit
hms operating in the domain", IEEE Int. Conf.on Co
mmunications, pp. 1009-1013, June 1995」に記載され
ているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ
−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪ
Ｒアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムとい
う。）に基づく最大事後確率（Maximum A Posteriori p
robability；以下、ＭＡＰという。）復号を行い、いわ
ゆる事後確率情報（a posteriori probability informa
tion）に対応する軟出力（soft-output）及び／又はい
わゆる外部情報（extrinsic information）を求める複
数の軟出力復号回路と、入力されたデータを並べ替える
インターリーバとを連接することにより、繰り返し復号
を行うものとして構成される。

【０１１４】特に、符号化装置１及び／又は復号装置３
においては、インターリーバが、全てのフレームについ
て同一のインターリーブパターンを用いるのではなく、
インターリーブとデインターリーブとをフレーム毎に交
互に行うことにより、インターリーブ長と同じ容量の記
憶素子を用いるのみでインターリーブを実現することが
できるものである。

【０１１５】まず、本発明の外延をより明確にするため
に、本発明の詳細な説明に先立って、図２及び図３に示
すＰＣＣＣによる符号化・復号を行う符号化装置１'及
び復号装置３'と、図４及び図５に示すＳＣＣＣによる
符号化・復号を行う符号化装置１''及び復号装置３''と
について説明する。これらの符号化装置１'，１''は、
符号化装置１の例として位置付けられるものであり、復
号装置３'，３''は、復号装置３の例として位置付けら
れるものである。

【０１１６】まず、ＰＣＣＣによる符号化を行う符号化
装置１'と、この符号化装置１'による符号の復号を行う
復号装置３'とについて説明する。

【０１１７】符号化装置１'としては、図２に示すよう
に、入力されたデータを遅延させる遅延器１１と、畳み
込み演算を行う２つの畳み込み符号化器１２，１４と、
入力されたデータの順序を並べ替えるインターリーバ１
３とを備えるものがある。この符号化装置１'は、入力
された１ビットの入力データＤ１に対して、符号化率
が"１／３"の並列連接畳み込み演算を行い、３ビットの
出力データＤ４，Ｄ５，Ｄ６を生成し、例えば２相位相
（Binary Phase Shift Keying；以下、ＢＰＳＫとい
う。）変調方式や４相位相（Quadrature Phase Shift K
eying；以下、ＱＰＳＫという。）変調方式による変調
を行う図示しない変調器を介して外部に出力する。

【０１１８】遅延器１１は、３ビットの出力データＤ
４，Ｄ５，Ｄ６が出力されるタイミングを合わせるため
に備えられるものであり、１ビットの入力データＤ１を
入力すると、この入力データＤ１をインターリーバ１３
が要する処理時間と同時間だけ遅延させる。遅延器１１
は、遅延させて得られた遅延データＤ２を、出力データ
Ｄ４として外部に出力するとともに、後段の畳み込み符
号化器１２に供給する。

【０１１９】畳み込み符号化器１２は、遅延器１１から
出力された１ビットの遅延データＤ２を入力すると、こ
の遅延データＤ２に対して畳み込み演算を行い、演算結
果を出力データＤ５として外部に出力する。

【０１２０】インターリーバ１３は、１つのビット系列
からなる入力データＤ１を入力し、この入力データＤ１
を構成する各ビットの順序を並べ替え、生成したインタ
ーリーブデータＤ３を後段の畳み込み符号化器１４に供
給する。

【０１２１】畳み込み符号化器１４は、インターリーバ
１３から供給される１ビットのインターリーブデータＤ
３を入力すると、このインターリーブデータＤ３に対し
て畳み込み演算を行い、演算結果を出力データＤ６とし
て外部に出力する。

【０１２２】このような符号化装置１'は、１ビットの
入力データＤ１を入力すると、この入力データＤ１を組
織成分の出力データＤ４として、遅延器１１を介してそ
のまま外部に出力するとともに、畳み込み符号化器１２
による遅延データＤ２の畳み込み演算の結果得られる出
力データＤ５と、畳み込み符号化器１４によるインター
リーブデータＤ３の畳み込み演算の結果得られる出力デ
ータＤ６とを外部に出力することにより、全体として、
符号化率が"１／３"の並列連接畳み込み演算を行う。こ
の符号化装置１'によって符号化されたデータは、図示
しない変調器によって所定の変調方式に基づいて信号点
のマッピングが行われ、無記憶通信路２を介して受信装
置に出力される。

【０１２３】一方、符号化装置１'による符号の復号を
行う復号装置３'としては、図３に示すように、軟出力
復号を行う２つの軟出力復号回路１５，１７と、入力さ
れたデータの順序を並べ替えるインターリーバ１６と、
入力されたデータの順序を元に戻す２つのデインターリ
ーバ１８，２０と、２つのデータを加算する加算器１９
とを備えるものがある。この復号装置３'は、無記憶通
信路２上で発生したノイズの影響によって軟入力（soft
-input）とされる受信値Ｄ７から符号化装置１'におけ
る入力データＤ１を推定し、復号データＤ１３として出
力する。

【０１２４】軟出力復号回路１５は、符号化装置１'に
おける畳み込み符号化器１２に対応して備えられるもの
であり、上述したＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏ
ｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴ
リズムに基づくＭＡＰ復号を行う。すなわち、軟出力復
号回路１５は、軟入力の受信値Ｄ７を入力するととも
に、デインターリーバ１８から出力された軟入力の情報
ビットに対する事前確率情報（a priori probability i
nformation）Ｄ８を入力し、これらの受信値Ｄ７と事前
確率情報Ｄ８とを用いて、軟出力復号を行う。そして、
軟出力復号回路１５は、符号の拘束条件によって求めら
れる情報ビットに対する外部情報Ｄ９を生成し、この外
部情報Ｄ９を後段のインターリーバ１６に軟出力として
出力する。

【０１２５】インターリーバ１６は、軟出力復号回路１
５から出力された軟入力である情報ビットに対する外部
情報Ｄ９に対して、符号化装置１'におけるインターリ
ーバ１３と同一の置換位置情報に基づいたインターリー
ブを施す。インターリーバ１６は、インターリーブして
得られたデータを後段の軟出力復号回路１７における情
報ビットに対する事前確率情報Ｄ１０として出力すると
ともに、後段の加算器１９に出力する。

【０１２６】軟出力復号回路１７は、符号化装置１'に
おける畳み込み符号化器１４に対応して備えられるもの
であり、軟出力復号回路１５と同様に、ＢＣＪＲアルゴ
リズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬ
ｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行
う。すなわち、軟出力復号回路１７は、軟入力の受信値
Ｄ７を入力するとともに、インターリーバ１６から出力
された軟入力の情報ビットに対する事前確率情報Ｄ１０
を入力し、これらの受信値Ｄ７と事前確率情報Ｄ１０と
を用いて、軟出力復号を行う。そして、軟出力復号回路
１７は、符号の拘束条件によって求められる情報ビット
に対する外部情報Ｄ１１を生成し、この外部情報Ｄ１１
をデインターリーバ１８に軟出力として出力するととも
に、加算器１９に出力する。

【０１２７】デインターリーバ１８は、符号化装置１'
におけるインターリーバ１３によってインターリーブさ
れたインターリーブデータＤ３のビット配列を、元の入
力データＤ１のビット配列に戻すように、軟出力復号回
路１７から出力される軟入力の外部情報Ｄ１１にデイン
ターリーブを施す。デインターリーバ１８は、デインタ
ーリーブして得られたデータを軟出力復号回路１５にお
ける情報ビットに対する事前確率情報Ｄ８として出力す
る。

【０１２８】加算器１９は、インターリーバ１６から出
力された軟入力の情報ビットに対する事前確率情報Ｄ１
０と、軟出力復号回路１７から出力された情報ビットに
対する外部情報Ｄ１１とを加算する。加算器１９は、得
られたデータＤ１２を後段のデインターリーバ２０に軟
出力として出力する。

【０１２９】デインターリーバ２０は、符号化装置１'
におけるインターリーバ１３によってインターリーブさ
れたインターリーブデータＤ３のビット配列を、元の入
力データＤ１のビット配列に戻すように、加算器１９か
ら出力される軟出力のデータＤ１２にデインターリーブ
を施す。デインターリーバ２０は、デインターリーブし
て得られたデータを復号データＤ１３として外部に出力
する。

【０１３０】このような復号装置３'は、符号化装置１'
における畳み込み符号化器１２，１４のそれぞれに対応
する軟出力復号回路１５，１７を備えることにより、復
号複雑度が高い符号を複雑度の小さい要素に分解し、軟
出力復号回路１５，１７の間の相互作用によって特性を
逐次的に向上させることができる。復号装置３'は、受
信値Ｄ７を受信すると、所定の繰り返し回数での繰り返
し復号を行い、この復号動作の結果得られた軟出力の外
部情報に基づいて、復号データＤ１３を出力する。

【０１３１】なお、ＴＴＣＭによる符号化を行う符号化
装置は、符号化装置１'の最終段に、例えば８相位相（8
-Phase Shift Keying；以下、８ＰＳＫという。）変調
方式による変調を行う変調器を備えることによって実現
することができる。また、ＴＴＣＭによる符号の復号を
行う復号装置は、復号装置３'と同様の構成で実現する
ことができ、受信値として、同相成分及び直交成分のシ
ンボルを直接入力することになる。

【０１３２】つぎに、ＳＣＣＣによる符号化を行う符号
化装置１''と、この符号化装置１''による符号の復号を
行う復号装置３''とについて説明する。

【０１３３】符号化装置１''としては、図４に示すよう
に、外符号と呼ばれる符号の符号化を行う畳み込み符号
化器３１と、入力されたデータの順序を並べ替えるイン
ターリーバ３２と、内符号と呼ばれる符号の符号化を行
う畳み込み符号化器３３とを備えるものがある。この符
号化装置１''は、入力された１ビットの入力データＤ２
１に対して、符号化率が"１／３"の縦列連接畳み込み演
算を行い、３ビットの出力データＤ２６，Ｄ２７，Ｄ２
８を生成し、例えばＢＰＳＫ変調方式やＱＰＳＫ変調方
式による変調を行う図示しない変調器を介して外部に出
力する。

【０１３４】畳み込み符号化器３１は、１ビットの入力
データＤ２１を入力すると、この入力データＤ２１に対
して畳み込み演算を行い、演算結果を２ビットの符号化
データＤ２２，Ｄ２３として後段のインターリーバ３２
に供給する。すなわち、畳み込み符号化器３１は、外符
号の符号化として符号化率が"１／２"の畳み込み演算を
行い、生成した符号化データＤ２２，Ｄ２３を後段のイ
ンターリーバ３２に供給する。

【０１３５】インターリーバ３２は、畳み込み符号化器
３１から供給された２つのビット系列からなる符号化デ
ータＤ２２，Ｄ２３を入力し、これらの符号化データＤ
２２，Ｄ２３を構成する各ビットの順序を並べ替え、生
成した２つのビット系列からなるインターリーブデータ
Ｄ２４，Ｄ２５を後段の畳み込み符号化器３３に供給す
る。

【０１３６】畳み込み符号化器３３は、インターリーバ
３２から供給される２ビットのインターリーブデータＤ
２４，Ｄ２５を入力すると、これらのインターリーブデ
ータＤ２４，Ｄ２５に対して畳み込み演算を行い、演算
結果を３ビットの出力データＤ２６，Ｄ２７，Ｄ２８と
して外部に出力する。すなわち、畳み込み符号化器３３
は、内符号の符号化として符号化率が"２／３"の畳み込
み演算を行い、出力データＤ２６，Ｄ２７，Ｄ２８を外
部に出力する。

【０１３７】このような符号化装置１''は、畳み込み符
号化器３１によって外符号の符号化として符号化率が"
１／２"の畳み込み演算を行い、畳み込み符号化器３３
によって内符号の符号化として符号化率が"２／３"の畳
み込み演算を行うことにより、全体として、符号化率
が"（１／２）×（２／３）＝１／３"の縦列連接畳み込
み演算を行う。この符号化装置１''によって符号化され
たデータは、図示しない変調器によって所定の変調方式
に基づいて信号点のマッピングが行われ、無記憶通信路
２を介して受信装置に出力される。

【０１３８】一方、符号化装置１''による符号の復号を
行う復号装置３''としては、図５に示すように、軟出力
復号を行う２つの軟出力復号回路３４，３６と、入力さ
れたデータの順序を元に戻すデインターリーバ３５と、
入力されたデータの順序を並べ替えるインターリーバ３
７とを備えるものがある。この復号装置３''は、無記憶
通信路２上で発生したノイズの影響によって軟入力とさ
れる受信値Ｄ２９から符号化装置１''における入力デー
タＤ２１を推定し、復号データＤ３６として出力する。

【０１３９】軟出力復号回路３４は、符号化装置１''に
おける畳み込み符号化器３３に対応して備えられるもの
であり、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣ
ＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに
基づくＭＡＰ復号を行う。すなわち、軟出力復号回路３
４は、軟入力の受信値Ｄ２９を入力するとともに、イン
ターリーバ３７から出力された軟入力の情報ビットに対
する事前確率情報Ｄ３０を入力し、これらの受信値Ｄ２
９と事前確率情報Ｄ３０とを用いて、ＢＣＪＲアルゴリ
ズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏ
ｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、
内符号の軟出力復号を行う。そして、軟出力復号回路３
４は、符号の拘束条件によって求められる情報ビットに
対する外部情報Ｄ３１を生成し、この外部情報Ｄ３１を
後段のデインターリーバ３５に軟出力として出力する。
なお、この外部情報Ｄ３１は、符号化装置１''における
インターリーバ３２によってインターリーブされたイン
ターリーブデータＤ２４，Ｄ２５に対応するものであ
る。

【０１４０】デインターリーバ３５は、符号化装置１''
におけるインターリーバ３２によってインターリーブさ
れたインターリーブデータＤ２４，Ｄ２５のビット配列
を、それぞれ、元の符号化データＤ２２，Ｄ２３のビッ
ト配列に戻すように、軟出力復号回路３４から出力され
る軟入力の外部情報Ｄ３１にデインターリーブを施す。
デインターリーバ３５は、デインターリーブして得られ
たデータを後段の軟出力復号回路３６における符号ビッ
トに対する事前確率情報Ｄ３２として出力する。

【０１４１】軟出力復号回路３６は、符号化装置１''に
おける畳み込み符号化器３１に対応して備えられるもの
であり、軟出力復号回路３４と同様に、ＢＣＪＲアルゴ
リズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬ
ｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行
う。すなわち、軟出力復号回路３６は、デインターリー
バ３５から出力された軟入力の符号ビットに対する事前
確率情報Ｄ３２を入力するとともに、値が"０"である情
報ビットに対する事前確率情報Ｄ３３を入力し、これら
の事前確率情報Ｄ３２，Ｄ３３を用いて、ＢＣＪＲアル
ゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又は
Ｌｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行
い、外符号の軟出力復号を行う。軟出力復号回路３６
は、符号の拘束条件によって求められる外部情報Ｄ３
４，Ｄ３５を生成し、外部情報Ｄ３４を復号データＤ３
６として外部に出力するとともに、外部情報Ｄ３５をイ
ンターリーバ３７に軟出力として出力する。

【０１４２】インターリーバ３７は、軟出力復号回路３
６から出力された軟入力である符号ビットに対する外部
情報Ｄ３５に対して、符号化装置１''におけるインター
リーバ３２と同一の置換位置情報に基づいたインターリ
ーブを施す。インターリーバ３７は、インターリーブし
て得られたデータを軟出力復号回路３４における情報ビ
ットに対する事前確率情報Ｄ３０として出力する。

【０１４３】このような復号装置３''は、符号化装置
１''における畳み込み符号化器３１，３３のそれぞれに
対応する軟出力復号回路３６，３４を備えることによ
り、復号装置３'と同様に、復号複雑度が高い符号を複
雑度の小さい要素に分解し、軟出力復号回路３４，３６
の間の相互作用によって特性を逐次的に向上させること
ができる。復号装置３''は、受信値Ｄ２９を受信する
と、所定の繰り返し回数での繰り返し復号を行い、この
復号動作の結果得られた軟出力の外部情報に基づいて、
復号データＤ３６を出力する。

【０１４４】なお、ＳＣＴＣＭによる符号化を行う符号
化装置は、符号化装置１''の最終段に、例えば８ＰＳＫ
変調方式による変調を行う変調器を備えることによって
実現することができる。また、ＳＣＴＣＭによる符号の
復号を行う復号装置は、復号装置３''と同様の構成で実
現することができ、受信値として、同相成分及び直交成
分のシンボルを直接入力することになる。

【０１４５】さて、以下では、符号化装置１及び／又は
復号装置３に備えられるインターリーバについて説明す
る。ここで、デインターリーバは、インターリーバと逆
の置換位置情報に基づいてデータを並べ替えるものであ
ることから、インターリーバの１形態として擬制するこ
とができる。そこで、以下では、特に区別を要しない場
合には、デインターリーバについてもインターリーバと
称して説明する。すなわち、ここでのインターリーバと
は、例えば、上述した符号化装置１'におけるインター
リーバ１３、復号装置３'におけるインターリーバ１６
若しくはデインターリーバ１８，２０、符号化装置１''
におけるインターリーバ３２、又は復号装置３''におけ
るデインターリーバ３５若しくはインターリーバ３７を
具体例とすることができるものであり、これらを総称す
るものである。

【０１４６】インターリーバは、上述したように、全て
のフレームについて同一のインターリーブパターンを用
いるのではなく、インターリーブとデインターリーブと
をフレーム毎に交互に行うものである。

【０１４７】ここで、インターリーバは、さらに、偶数
番目の入力データは偶数番目に出力されるとともに、奇
数番目の入力データは奇数番目に出力されるアドレスに
したがった置換を行うようにすることもできる。

【０１４８】具体的に説明するために、ハードウェアで
の実装例として、１０タイムスロット分のワード数のＲ
ＡＭ（Random Access Memory）等の記憶素子に対してデ
ータの書き込み及び読み出しを行うものを考える。この
インターリーバは、あるフレームについては、例えば、
図６（Ａ）に示すように、左側から０，１，２，・・
・，９のアドレスが割り当てられている記憶素子に対し
て、左側からデータＤＤ０，ＤＤ１，ＤＤ２，ＤＤ３，
ＤＤ４，ＤＤ５，ＤＤ６，ＤＤ７，ＤＤ８，ＤＤ９を入
力データとしてシーケンシャルに順次書き込んだ場合に
は、同図（Ｂ）に示すように、出力データとしてアドレ
スにしたがってデータＤＤ２，ＤＤ７，ＤＤ６，ＤＤ
３，ＤＤ０，ＤＤ９，ＤＤ８，ＤＤ１，ＤＤ４，ＤＤ５
を読み出すインターリーブ動作を行うものとする。一
方、このインターリーバは、次のフレームについては、
例えば、図７（Ａ）に示すように、記憶素子に対して、
左側からデータＤＤ０，ＤＤ１，ＤＤ２，ＤＤ３，ＤＤ
４，ＤＤ５，ＤＤ６，ＤＤ７，ＤＤ８，ＤＤ９を入力デ
ータとしてシーケンシャルに順次書き込んだ場合には、
図６に示した元の配列に戻すべく、同図（Ｂ）に示すよ
うに、出力データとしてアドレスにしたがってデータＤ
Ｄ４，ＤＤ７，ＤＤ０，ＤＤ３，ＤＤ８，ＤＤ９，ＤＤ
２，ＤＤ１，ＤＤ６，ＤＤ５を読み出すデインターリー
ブ動作を行うことになる。

【０１４９】さらに、インターリーバは、２以上の整数
ｉと０以上ｉ未満の整数ｊ，ｋとに対して、ｉで除算し
た剰余がｊになる任意の位置の入力データが、ｉで除算
した剰余がｋになる位置に出力データとして出力される
インターリーブを行うものとすることもできる。

【０１５０】インターリーバは、アドレスにしたがって
ランダムに読み出しを行いつつ直前にデータを読み出し
た位置にデータを書き込むインターリーブ動作と、シー
ケンシャルに順次読み出しを行いつつ直前にデータを読
み出した位置にデータを書き込むデインターリーブ動作
とを、インターリーブ単位であるフレーム毎に交互に行
う。

【０１５１】インターリーバは、同時刻に行われる読み
出し順序と書き込み順序とを同じとすることにより、デ
ータの格納用にインターリーブ長の２倍の容量を有する
記憶素子を用いる必要がなく、インターリーブ長と同じ
容量を有する記憶素子を用いれば足りることになる。

【０１５２】このような性質を有するインターリーバを
上述した符号化装置１'及び復号装置３'、並びに符号化
装置１''及び復号装置３''に適用した場合には、これら
の符号化装置１'及び復号装置３'、並びに符号化装置
１''及び復号装置３''は、それぞれ、概念的には、図８
乃至図１１に示すように構成される。

【０１５３】すなわち、符号化装置１'におけるインタ
ーリーバ１３は、図８に当該符号化装置１'の要部概念
を示すように、アドレスにしたがって上述した入力デー
タＤ１の読み出しを行いつつ直前にデータを読み出した
位置に入力データＤ１を書き込むインターリーブ動作を
行うインターリーバ１３_１と、このインターリーバ１３
_１によるインターリーブ動作とは逆にシーケンシャルに
入力データＤ１の順次読み出しを行いつつ直前にデータ
を読み出した位置に入力データＤ１を書き込むデインタ
ーリーブ動作を行うデインターリーバ１３_２と、出力デ
ータとしての上述したインターリーブデータＤ３として
これらのインターリーバ１３_１及びデインターリーバ１
３_２による出力をフレーム毎に切り替えるスイッチ１３
_３とを有するものとして捉えることができる。

【０１５４】このインターリーバ１３は、インターリー
バ１３_１によるインターリーブ動作と、デインターリー
バ１３_２によるデインターリーブ動作とを、フレーム毎
に交互に切り替えて行うことにより、インターリーブを
実現することができる。

【０１５５】一方、復号装置３'におけるインターリー
バ１６は、図９（Ａ）に当該復号装置３'の要部概念を
示すように、アドレスにしたがって上述した外部情報Ｄ
９の読み出しを行いつつ直前にデータを読み出した位置
に外部情報Ｄ９を書き込む上述したインターリーバ１３
_１と同様のインターリーブ動作を行うインターリーバ１
６_１と、このインターリーバ１６_１によるインターリー
ブ動作とは逆にシーケンシャルに外部情報Ｄ９の順次読
み出しを行いつつ直前にデータを読み出した位置に外部
情報Ｄ９を書き込む上述したデインターリーバ１３_２と
同様のデインターリーブ動作を行うデインターリーバ１
６_２と、出力データとしての上述した事前確率情報Ｄ１
０としてこれらのインターリーバ１６_１及びデインター
リーバ１６_２による出力をフレーム毎に切り替えるスイ
ッチ１６_３とを有するものとして捉えることができる。

【０１５６】このインターリーバ１６は、インターリー
バ１６_１によるインターリーブ動作と、デインターリー
バ１６_２によるデインターリーブ動作とを、フレーム毎
に交互に切り替えて行うことにより、インターリーバ１
３と同様のインターリーブを実現することができる。

【０１５７】また、復号装置３'におけるデインターリ
ーバ１８は、同図（Ｂ）に当該復号装置３'の要部概念
を示すように、アドレスにしたがって上述した外部情報
Ｄ１１の読み出しを行いつつ直前にデータを読み出した
位置に外部情報Ｄ１１を書き込むインターリーブ動作を
行うインターリーバ１８_１と、このインターリーバ１８
_１によるインターリーブ動作とは逆にシーケンシャルに
外部情報Ｄ１１の順次読み出しを行いつつ直前にデータ
を読み出した位置に外部情報Ｄ１１を書き込むデインタ
ーリーブ動作を行うデインターリーバ１８_２と、出力デ
ータとしての上述した事前確率情報Ｄ８としてこれらの
インターリーバ１８_１及びデインターリーバ１８_２によ
る出力をフレーム毎に切り替えるスイッチ１８_３とを有
するものとして捉えることができる。

【０１５８】このデインターリーバ１８は、インターリ
ーバ１８_１によるインターリーブ動作と、デインターリ
ーバ１８_２によるデインターリーブ動作とを、フレーム
毎に交互に切り替えて行うことにより、インターリーバ
１３，１６とは逆の置換動作を行うデインターリーブを
実現することができる。

【０１５９】さらに、復号装置３'におけるデインター
リーバ２０は、同図（Ｃ）に当該復号装置３'の要部概
念を示すように、アドレスにしたがって上述したデータ
Ｄ１２の読み出しを行いつつ直前にデータを読み出した
位置にデータＤ１２を書き込む上述したインターリーバ
１８_１と同様のインターリーブ動作を行うインターリー
バ２０_１と、このインターリーバ２０_１によるインター
リーブ動作とは逆にシーケンシャルにデータＤ１２の順
次読み出しを行いつつ直前にデータを読み出した位置に
データＤ１２を書き込む上述したデインターリーバ１８
_２と同様のデインターリーブ動作を行うデインターリー
バ２０_２と、出力データとしての上述した復号データＤ
１３としてこれらのインターリーバ２０_１及びデインタ
ーリーバ２０_２による出力をフレーム毎に切り替えるス
イッチ２０_３とを有するものとして捉えることができ
る。

【０１６０】このデインターリーバ２０は、インターリ
ーバ２０_１によるインターリーブ動作と、デインターリ
ーバ２０_２によるデインターリーブ動作とを、フレーム
毎に交互に切り替えて行うことにより、デインターリー
バ１８と同様のデインターリーブを実現することができ
る。

【０１６１】同様に、符号化装置１''におけるインター
リーバ３２は、図１０に当該符号化装置１''の要部概念
を示すように、アドレスにしたがって上述した符号化デ
ータＤ２２，Ｄ２３の読み出しを行いつつ直前にデータ
を読み出した位置に符号化データＤ２２，Ｄ２３を書き
込むインターリーブ動作を行うインターリーバ３２
_１と、このインターリーバ３２_１によるインターリーブ
動作とは逆にシーケンシャルに符号化データＤ２２，Ｄ
２３の順次読み出しを行いつつ直前にデータを読み出し
た位置に符号化データＤ２２，Ｄ２３を書き込むデイン
ターリーブ動作を行うデインターリーバ３２_２と、出力
データとしての上述したインターリーブデータＤ２４，
Ｄ２５としてこれらのインターリーバ３２_１及びデイン
ターリーバ３２_２による出力をフレーム毎に切り替える
スイッチ３２_３とを有するものとして捉えることができ
る。

【０１６２】このインターリーバ３２は、インターリー
バ３２_１によるインターリーブ動作と、デインターリー
バ３２_２によるデインターリーブ動作とを、フレーム毎
に交互に切り替えて行うことにより、インターリーブを
実現することができる。

【０１６３】一方、復号装置３'におけるデインターリ
ーバ３５は、図１１（Ａ）に当該復号装置３''の要部概
念を示すように、アドレスにしたがって上述した外部情
報Ｄ３１の読み出しを行いつつ直前にデータを読み出し
た位置に外部情報Ｄ３１を書き込むインターリーブ動作
を行うインターリーバ３５_１と、このインターリーバ３
５_１によるインターリーブ動作とは逆にシーケンシャル
に外部情報Ｄ３１の順次読み出しを行いつつ直前にデー
タを読み出した位置に外部情報Ｄ３１を書き込むデイン
ターリーブ動作を行うデインターリーバ３５_２と、出力
データとしての上述した事前確率情報Ｄ３２としてこれ
らのインターリーバ３５_１及びデインターリーバ３５_２
による出力をフレーム毎に切り替えるスイッチ３５_３と
を有するものとして捉えることができる。

【０１６４】このデインターリーバ３５は、インターリ
ーバ３５_１によるインターリーブ動作と、デインターリ
ーバ３５_２によるデインターリーブ動作とを、フレーム
毎に交互に切り替えて行うことにより、インターリーバ
３２とは逆の置換動作を行うデインターリーブを実現す
ることができる。

【０１６５】また、復号装置３''におけるインターリー
バ３７は、同図（Ｂ）に当該復号装置３''の要部概念を
示すように、アドレスにしたがって上述した外部情報Ｄ
３５の読み出しを行いつつ直前にデータを読み出した位
置に外部情報Ｄ３５を書き込む上述したインターリーバ
３２_１と同様のインターリーブ動作を行うインターリー
バ３７_１と、このインターリーバ３７_１によるインター
リーブ動作とは逆にシーケンシャルに外部情報Ｄ３５の
順次読み出しを行いつつ直前にデータを読み出した位置
に外部情報Ｄ３５を書き込む上述したデインターリーバ
３２_２と同様のデインターリーブ動作を行うデインター
リーバ３７_２と、出力データとしての上述した事前確率
情報Ｄ３０としてこれらのインターリーバ３７_１及びデ
インターリーバ３７_２による出力をフレーム毎に切り替
えるスイッチ３７_３とを有するものとして捉えることが
できる。

【０１６６】このインターリーバ３７は、インターリー
バ３７_１によるインターリーブ動作と、デインターリー
バ３７_２によるデインターリーブ動作とを、フレーム毎
に交互に切り替えて行うことにより、インターリーバ３
２と同様のインターリーブを実現することができる。

【０１６７】このように、符号化装置１'及び復号装置
３'、並びに符号化装置１''及び復号装置３''に適用す
ることができるインターリーバは、具体的には、図１２
に示すようにハードウェアとして構成される。なお、こ
こでは、インターリーブ長を１０タイムスロット分のワ
ード数とする。ここで、インターリーバは、インターリ
ーブ長の"１／ｉ"の容量を有する記憶素子をｉ個用い、
シーケンシャルな順次読み出しとアドレスにしたがった
ランダムな読み出しとを交互に行い、前時刻にデータを
読み出した位置に次のデータを書き込むといった動作を
繰り返し行うと、同時刻に同一の記憶素子に対して、読
み出し又は書き込みのいずれかのみを行えばよいことか
ら、記憶素子としては、いわゆるシングルポートのＲＡ
Ｍのみを用いることができる。ＲＡＭは、一般に、同じ
容量であれば、いわゆるデュアルポートのものよりもシ
ングルポートのものの方が半分程度の大きさであること
から、インターリーバとしては、シングルポートのＲＡ
Ｍを用いることにより、デュアルポートのＲＡＭを用い
た場合に比べて、より回路規模の削減を図ることができ
る。したがって、同図に示すインターリーバ１００にお
いては、データの書き込み及び読み出しを行うための記
憶素子として、シングルポートのＲＡＭを用いるものと
する。

【０１６８】すなわち、インターリーバ１００は、例え
ば同図に示すように、２バンクのシングルポートのＲＡ
Ｍ１０１_１，１０１_２と、置換先のアドレスデータを保
持するアドレス用記憶回路１０２と、このアドレス用記
憶回路１０２を参照して読み出したアドレスデータに基
づいてＲＡＭ１０１_１，１０１_２に対するデータの書き
込み及び読み出しを制御する制御部１０３と、この制御
部１０３の制御のもとにＲＡＭ１０１_１，１０１_２から
の出力を１タイムスロット毎に切り替えるスイッチ１０
４とを有する。

【０１６９】ＲＡＭ１０１_１，１０１_２は、それぞれ、
インターリーブ長の半分の容量を有する。ＲＡＭ１０１
_１，１０１_２には、それぞれ、制御部１０３の制御のも
とに、１タイムスロット毎に交互に入力データが入力さ
れる。そして、ＲＡＭ１０１ _１，１０１_２には、それぞ
れ、制御部１０３によって指定されたアドレスにデータ
が書き込まれる。また、ＲＡＭ１０１_１，１０１_２から
は、それぞれ、制御部１０３の制御のもとに、１タイム
スロット毎に交互に出力データが出力される。このと
き、ＲＡＭ１０１_１，１０１_２からは、それぞれ、制御
部１０３によって指定されたアドレスからデータが読み
出される。

【０１７０】アドレス用記憶回路１０２は、任意のイン
ターリーブパターンが書き込み可能に構成されるもので
あって、図示しないが、例えば、複数バンクのＲＡＭや
選択回路等を有し、制御部１０３によって参照されるデ
ータの置換位置情報をアドレスデータとして保持する。
ここで、インターリーバ１００は、シーケンシャルな順
次読み出しとアドレスにしたがった読み出しとを行うこ
とから、アドレス用記憶回路１０２は、２種類の置換位
置情報を保持することになるが、２種類の置換位置情報
のうち、シーケンシャルな順次読み出しのアドレスにつ
いては、カウンタによってカウントアップ又はカウント
ダウンしていくことによって発生されるシーケンシャル
なアドレスにしたがえば足り、実際には１種類の置換位
置情報を保持すればよい。このアドレス用記憶回路１０
２に保持されているアドレスデータは、制御部１０３に
よって当該アドレス用記憶回路１０２のアドレスがアド
レスデータとして指定されることにより、読み出され
る。

【０１７１】制御部１０３は、例えばフレームの先頭を
検出すると、アドレス用記憶回路１０２に保持されたア
ドレスデータを参照することによってＲＡＭ１０１_１，
１０１_２に対するデータの書き込み及び読み出しを制御
する。具体的には、制御部１０３は、ＲＡＭ１０１_１，
１０１_２から直前にデータを読み出した位置にデータを
書き込むという動作を実現するために、ＲＡＭ１０
１_１，１０１_２のそれぞれに対してアドレスを供給する
ことによるＲＡＭ１０１_１，１０１_２のうちの一方から
の読み出しに用いた当該アドレスを、図示しないレジス
タで１タイムスロットだけ遅延させ、次のタイムスロッ
トにてこのアドレスを用いてＲＡＭ１０１_１，１０１_２
のうちの同じものに対して書き込むように、ＲＡＭ１０
１_１，１０１ _２に対するデータの書き込み及び読み出し
を制御し、ＲＡＭ１０１_１，１０１_２のそれぞれから出
力される出力データを１タイムスロット毎に選択的に切
り替えるための制御信号をスイッチ１０４に対して供給
する。なお、この動作は、ＲＡＭ１０１_１，１０１_２の
それぞれの側から見ると、２タイムスロットの間、同じ
アドレスが入力され、その１タイムスロット目でデータ
の読み出しが行われ、２タイムスロット目でそのアドレ
スに対してデータの書き込みが行われるものとなる。制
御部１０３は、このような動作を、ランダムに行うかシ
ーケンシャルに行うかをフレーム毎に切り替える。すな
わち、制御部１０３は、ランダムなアドレスにしたがっ
たデータの読み出し及びこのアドレスを１タイムスロッ
トだけ遅延させたデータの書き込みと、シーケンシャル
なデータの順次読み出し及びこのアドレスを１タイムス
ロットだけ遅延させたデータの書き込みとを、フレーム
毎に切り替える。

【０１７２】スイッチ１０４は、制御部１０３から供給
される制御信号に基づいて、ＲＡＭ１０１_１，１０１_２
のそれぞれから出力される出力データを１タイムスロッ
ト毎に切り替える。

【０１７３】このようなインターリーバ１００において
は、あるフレームについて、制御部１０３の制御のもと
に、ＲＡＭ１０１_１，１０１_２のうちの一方における所
定のアドレスからデータが読み出されるとともに、ＲＡ
Ｍ１０１_１，１０１_２のうちの他方における所定のアド
レスに対してデータが書き込まれるインターリーブ動作
を行うと、次のフレームについては、ＲＡＭ１０１_１，
１０１_２のうちの一方からのデータの読み出しに用いた
アドレスに対してデータが書き込まれるとともに、ＲＡ
Ｍ１０１_１，１０１_２のうちの他方における所定のアド
レスからデータが読み出されるデインターリーブ動作を
行う。

【０１７４】具体的には、インターリーバ１００は、図
１３乃至図２０に示すように、データの書き込み及び読
み出しを行うことにより、インターリーブを実現する。
なお、ここでは、説明の便宜上、２バンクのうち同図中
上段に示すＲＡＭ１０１_１をバンクＡと称するととも
に、同図中下段に示すＲＡＭ１０１_２をバンクＢと称す
るものとする。また、ここでは、ＲＡＭ１０１_１，１０
１_２には、それぞれ、同図中左側から０，１，２，３，
４のアドレスが割り当てられているものとする。さら
に、同図においては、データの書き込みを"Ｗ"で表し、
データの読み出しを"Ｒ"で表すものとする。

【０１７５】まず、インターリーバ１００は、１フレー
ム目のデータをＲＡＭ１０１_１，１０１_２に対して書き
込む。

【０１７６】すなわち、インターリーバ１００は、図１
３に示すように、０タイムスロット目では、バンクＡの
ＲＡＭ１０１_１におけるアドレス０の記憶領域に対し
て、データＤＤ０を書き込む。続いて、インターリーバ
１００は、１タイムスロット目では、バンクＢのＲＡＭ
１０１_２におけるアドレス０の記憶領域に対して、デー
タＤＤ１を書き込む。続いて、インターリーバ１００
は、２タイムスロット目では、バンクＡのＲＡＭ１０１
_１におけるアドレス１の記憶領域に対して、データＤＤ
２を書き込み、３タイムスロット目では、バンクＢのＲ
ＡＭ１０１_２におけるアドレス１の記憶領域に対して、
データＤＤ３を書き込む。同様に、インターリーバ１０
０は、各タイムスロット毎に、バンクＡのＲＡＭ１０１
_１における各アドレスの記憶領域とバンクＢのＲＡＭ１
０１_２における各アドレスの記憶領域とに対して、交互
にデータを書き込み、８タイムスロット目では、バンク
ＡのＲＡＭ１０１_１におけるアドレス４の記憶領域に対
して、データＤＤ８を書き込む。

【０１７７】このようにして、インターリーバ１００
は、１フレーム目のデータのうち、最後のデータＤＤ９
を除く全てのデータを、ＤＤ０，ＤＤ１，ＤＤ２，ＤＤ
３，ＤＤ４，ＤＤ５，ＤＤ６，ＤＤ７，ＤＤ８の順序で
ＲＡＭ１０１_１，１０１_２に対して書き込む。

【０１７８】続いて、インターリーバ１００は、１フレ
ーム目のデータの残りのデータＤＤ９と２フレーム目の
データとをＲＡＭ１０１_１，１０１_２に対して書き込む
とともに、ＲＡＭ１０１_１，１０１_２に対して書き込ん
だ１フレーム目のデータを書き込み順序と異なる順序で
読み出すインターリーブ動作を行う。

【０１７９】すなわち、インターリーバ１００は、図１
４に示すように、９タイムスロット目では、バンクＢの
ＲＡＭ１０１_２におけるアドレス４の記憶領域に対し
て、データＤＤ９を書き込むとともに、バンクＡのＲＡ
Ｍ１０１_１におけるアドレス１の記憶領域、すなわち、
２タイムスロット目でデータＤＤ２が書き込まれた記憶
領域からデータＤＤ２を読み出す。続いて、インターリ
ーバ１００は、１０タイムスロット目では、バンクＢの
ＲＡＭ１０１_２におけるアドレス３の記憶領域、すなわ
ち、７タイムスロット目でデータＤＤ７が書き込まれた
記憶領域からデータＤＤ７を読み出すとともに、バンク
ＡのＲＡＭ１０１_１におけるアドレス１の記憶領域、す
なわち、直前の９タイムスロット目でデータＤＤ２が読
み出されて空いている記憶領域に対して、データＤＤ１
０を書き込む。続いて、インターリーバ１００は、１１
タイムスロット目では、バンクＡのＲＡＭ１０１_１にお
けるアドレス３の記憶領域、すなわち、６タイムスロッ
ト目でデータＤＤ６が書き込まれた記憶領域からデータ
ＤＤ６を読み出すとともに、バンクＢのＲＡＭ１０１ _２
におけるアドレス３の記憶領域、すなわち、直前の１０
タイムスロット目でデータＤＤ７が読み出されて空いて
いる記憶領域に対して、データＤＤ１１を書き込む。続
いて、インターリーバ１００は、１２タイムスロット目
では、バンクＢのＲＡＭ１０１_２におけるアドレス１の
記憶領域、すなわち、３タイムスロット目でデータＤＤ
３が書き込まれた記憶領域からデータＤＤ３を読み出す
とともに、バンクＡのＲＡＭ１０１_１におけるアドレス
３の記憶領域、すなわち、直前の１１タイムスロット目
でデータＤＤ６が読み出されて空いている記憶領域に対
して、データＤＤ１２を書き込む。続いて、インターリ
ーバ１００は、１３タイムスロット目では、バンクＡの
ＲＡＭ１０１_１におけるアドレス０の記憶領域、すなわ
ち、０タイムスロット目でデータＤＤ０が書き込まれた
記憶領域からデータＤＤ０を読み出すとともに、バンク
ＢのＲＡＭ１０１_２におけるアドレス１の記憶領域、す
なわち、直前の１２タイムスロット目でデータＤＤ３が
読み出されて空いている記憶領域に対して、データＤＤ
１３を書き込む。

【０１８０】さらに、インターリーバ１００は、図１５
に示すように、１４タイムスロット目では、バンクＢの
ＲＡＭ１０１_２におけるアドレス４の記憶領域、すなわ
ち、９タイムスロット目でデータＤＤ９が書き込まれた
記憶領域からデータＤＤ９を読み出すとともに、バンク
ＡのＲＡＭ１０１_１におけるアドレス０の記憶領域、す
なわち、直前の１３タイムスロット目でデータＤＤ０が
読み出されて空いている記憶領域に対して、データＤＤ
１４を書き込む。続いて、インターリーバ１００は、１
５タイムスロット目では、バンクＡのＲＡＭ１０１_１に
おけるアドレス４の記憶領域、すなわち、８タイムスロ
ット目でデータＤＤ８が書き込まれた記憶領域からデー
タＤＤ８を読み出すとともに、バンクＢのＲＡＭ１０１
_２におけるアドレス４の記憶領域、すなわち、直前の１
４タイムスロット目でデータＤＤ９が読み出されて空い
ている記憶領域に対して、データＤＤ１５を書き込む。
続いて、インターリーバ１００は、１６タイムスロット
目では、バンクＢのＲＡＭ１０１_２におけるアドレス０
の記憶領域、すなわち、１タイムスロット目でデータＤ
Ｄ１が書き込まれた記憶領域からデータＤＤ１を読み出
すとともに、バンクＡのＲＡＭ１０１_１におけるアドレ
ス４の記憶領域、すなわち、直前の１５タイムスロット
目でデータＤＤ８が読み出されて空いている記憶領域に
対して、データＤＤ１６を書き込む。続いて、インター
リーバ１００は、１７タイムスロット目では、バンクＡ
のＲＡＭ１０１_１におけるアドレス２の記憶領域、すな
わち、４タイムスロット目でデータＤＤ４が書き込まれ
た記憶領域からデータＤＤ４を読み出すとともに、バン
クＢのＲＡＭ１０１_２におけるアドレス０の記憶領域、
すなわち、直前の１６タイムスロット目でデータＤＤ１
が読み出されて空いている記憶領域に対して、データＤ
Ｄ１７を書き込む。そして、インターリーバ１００は、
１８タイムスロット目では、バンクＢのＲＡＭ１０１_１
におけるアドレス２の記憶領域、すなわち、５タイムス
ロット目でデータＤＤ５が書き込まれた記憶領域からデ
ータＤＤ５を読み出すとともに、バンクＡのＲＡＭ１０
１_１におけるアドレス２の記憶領域、すなわち、直前の
１７タイムスロット目でデータＤＤ４が読み出されて空
いている記憶領域に対して、データＤＤ１８を書き込
む。

【０１８１】このようにして、インターリーバ１００
は、ＲＡＭ１０１_１，１０１_２に対して、ＤＤ０，ＤＤ
１，ＤＤ２，ＤＤ３，ＤＤ４，ＤＤ５，ＤＤ６，ＤＤ
７，ＤＤ８，ＤＤ９の順序で書き込んだ１フレーム目の
データを、書き込み順序と異なる順序、すなわち、ＤＤ
２，ＤＤ７，ＤＤ６，ＤＤ３，ＤＤ０，ＤＤ９，ＤＤ
８，ＤＤ１，ＤＤ４，ＤＤ５の順序で全て読み出すイン
ターリーブ動作を行うとともに、２フレーム目のデータ
のうち、最後のデータＤＤ１９を除く全てのデータを、
ＤＤ１０，ＤＤ１１，ＤＤ１２，ＤＤ１３，ＤＤ１４，
ＤＤ１５，ＤＤ１６，ＤＤ１７，ＤＤ１８の順序でＲＡ
Ｍ１０１_１，１０１_２に対して書き込む。

【０１８２】続いて、インターリーバ１００は、２フレ
ーム目のデータの残りのデータＤＤ１９と３フレーム目
のデータとをＲＡＭ１０１_１，１０１_２に対して書き込
むとともに、ＲＡＭ１０１_１，１０１_２に対して書き込
んだ２フレーム目のデータを書き込み順序と異なる順序
で読み出すデインターリーブ動作を行う。

【０１８３】すなわち、インターリーバ１００は、図１
６に示すように、１９タイムスロット目では、バンクＡ
のＲＡＭ１０１_１におけるアドレス０の記憶領域、すな
わち、１４タイムスロット目でデータＤＤ１４が書き込
まれた記憶領域からデータＤＤ１４を読み出すととも
に、バンクＢのＲＡＭ１０１_２におけるアドレス２の記
憶領域、すなわち、直前の１８タイムスロット目でデー
タＤＤ５が読み出されて空いている記憶領域に対して、
データＤＤ１９を書き込む。続いて、インターリーバ１
００は、２０タイムスロット目では、バンクＢのＲＡＭ
１０１_２におけるアドレス０の記憶領域、すなわち、１
７タイムスロット目でデータＤＤ１７が書き込まれた記
憶領域からデータＤＤ１７を読み出すとともに、バンク
ＡのＲＡＭ１０１_１におけるアドレス０の記憶領域、す
なわち、直前の１９タイムスロット目でデータＤＤ１４
が読み出されて空いている記憶領域に対して、データＤ
Ｄ２０を書き込む。続いて、インターリーバ１００は、
２１タイムスロット目では、バンクＡのＲＡＭ１０１_１
におけるアドレス１の記憶領域、すなわち、１０タイム
スロット目でデータＤＤ１０が書き込まれた記憶領域か
らデータＤＤ１０を読み出すとともに、バンクＢのＲＡ
Ｍ１０１_２におけるアドレス０の記憶領域、すなわち、
直前の２０タイムスロット目でデータＤＤ１７が読み出
されて空いている記憶領域に対して、データＤＤ２１を
書き込む。続いて、インターリーバ１００は、２２タイ
ムスロット目では、バンクＢのＲＡＭ１０１_２における
アドレス１の記憶領域、すなわち、１３タイムスロット
目でデータＤＤ１３が書き込まれた記憶領域からデータ
ＤＤ１３を読み出すとともに、バンクＡのＲＡＭ１０１
_１におけるアドレス１の記憶領域、すなわち、直前の２
１タイムスロット目でデータＤＤ１０が読み出されて空
いている記憶領域に対して、データＤＤ２２を書き込
む。続いて、インターリーバ１００は、２３タイムスロ
ット目では、バンクＡのＲＡＭ１０１_１におけるアドレ
ス２の記憶領域、すなわち、１８タイムスロット目でデ
ータＤＤ１８が書き込まれた記憶領域からデータＤＤ１
８を読み出すとともに、バンクＢのＲＡＭ１０１_２にお
けるアドレス１の記憶領域、すなわち、直前の２２タイ
ムスロット目でデータＤＤ１３が読み出されて空いてい
る記憶領域に対して、データＤＤ２３を書き込む。

【０１８４】さらに、インターリーバ１００は、図１７
に示すように、２４タイムスロット目では、バンクＢの
ＲＡＭ１０１_２におけるアドレス２の記憶領域、すなわ
ち、１９タイムスロット目でデータＤＤ１９が書き込ま
れた記憶領域からデータＤＤ１９を読み出すとともに、
バンクＡのＲＡＭ１０１_１におけるアドレス２の記憶領
域、すなわち、直前の２３タイムスロット目でデータＤ
Ｄ１８が読み出されて空いている記憶領域に対して、デ
ータＤＤ２４を書き込む。続いて、インターリーバ１０
０は、２５タイムスロット目では、バンクＡのＲＡＭ１
０１_１におけるアドレス３の記憶領域、すなわち、１２
タイムスロット目でデータＤＤ１２が書き込まれた記憶
領域からデータＤＤ１２を読み出すとともに、バンクＢ
のＲＡＭ１０１_２におけるアドレス２の記憶領域、すな
わち、直前の２４タイムスロット目でデータＤＤ１９が
読み出されて空いている記憶領域に対して、データＤＤ
２５を書き込む。続いて、インターリーバ１００は、２
６タイムスロット目では、バンクＢのＲＡＭ１０１_２に
おけるアドレス３の記憶領域、すなわち、１１タイムス
ロット目でデータＤＤ１１が書き込まれた記憶領域から
データＤＤ１１を読み出すとともに、バンクＡのＲＡＭ
１０１_１におけるアドレス３の記憶領域、すなわち、直
前の２５タイムスロット目でデータＤＤ１２が読み出さ
れて空いている記憶領域に対して、データＤＤ２６を書
き込む。続いて、インターリーバ１００は、２７タイム
スロット目では、バンクＡのＲＡＭ１０１_１におけるア
ドレス４の記憶領域、すなわち、１６タイムスロット目
でデータＤＤ１６が書き込まれた記憶領域からデータＤ
Ｄ１６を読み出すとともに、バンクＢのＲＡＭ１０１_２
におけるアドレス３の記憶領域、すなわち、直前の２６
タイムスロット目でデータＤＤ１１が読み出されて空い
ている記憶領域に対して、データＤＤ２７を書き込む。
そして、インターリーバ１００は、２８タイムスロット
目では、バンクＢのＲＡＭ１０１_２におけるアドレス４
の記憶領域、すなわち、１５タイムスロット目でデータ
ＤＤ１５が書き込まれた記憶領域からデータＤＤ１５を
読み出すとともに、バンクＡのＲＡＭ１０１_１における
アドレス４の記憶領域、すなわち、直前の２７タイムス
ロット目でデータＤＤ１６が読み出されて空いている記
憶領域に対して、データＤＤ２８を書き込む。

【０１８５】このようにして、インターリーバ１００
は、ＲＡＭ１０１_１，１０１_２に対して、ＤＤ１０，Ｄ
Ｄ１１，ＤＤ１２，ＤＤ１３，ＤＤ１４，ＤＤ１５，Ｄ
Ｄ１６，ＤＤ１７，ＤＤ１８，ＤＤ１９の順序で書き込
んだ２フレーム目のデータを、書き込み順序と異なる順
序、すなわち、ＤＤ１４，ＤＤ１７，ＤＤ１０，ＤＤ１
３，ＤＤ１８，ＤＤ１９，ＤＤ１２，ＤＤ１１，ＤＤ１
６，ＤＤ１５の順序で全て読み出すデインターリーブ動
作を行うとともに、３フレーム目のデータのうち、最後
のデータＤＤ２９を除く全てのデータを、ＤＤ２０，Ｄ
Ｄ２１，ＤＤ２２，ＤＤ２３，ＤＤ２４，ＤＤ２５，Ｄ
Ｄ２６，ＤＤ２７，ＤＤ２８の順序でＲＡＭ１０１_１，
１０１_２に対して書き込む。

【０１８６】続いて、インターリーバ１００は、３フレ
ーム目のデータの残りのデータＤＤ２９と４フレーム目
のデータとをＲＡＭ１０１_１，１０１_２に対して書き込
むとともに、ＲＡＭ１０１_１，１０１_２に対して書き込
んだ３フレーム目のデータを書き込み順序と異なる順序
で読み出すインターリーブ動作を行う。

【０１８７】すなわち、インターリーバ１００は、図１
８に示すように、２９タイムスロット目では、バンクＡ
のＲＡＭ１０１_１におけるアドレス１の記憶領域、すな
わち、２２タイムスロット目でデータＤＤ２２が書き込
まれた記憶領域からデータＤＤ２２を読み出すととも
に、バンクＢのＲＡＭ１０１_２におけるアドレス４の記
憶領域、すなわち、直前の２８タイムスロット目でデー
タＤＤ１５が読み出されて空いている記憶領域に対し
て、データＤＤ２９を書き込む。続いて、インターリー
バ１００は、３０タイムスロット目では、バンクＢのＲ
ＡＭ１０１_２におけるアドレス３の記憶領域、すなわ
ち、２７タイムスロット目でデータＤＤ２７が書き込ま
れた記憶領域からデータＤＤ２７を読み出すとともに、
バンクＡのＲＡＭ１０１_１におけるアドレス１の記憶領
域、すなわち、直前の２９タイムスロット目でデータＤ
Ｄ２２が読み出されて空いている記憶領域に対して、デ
ータＤＤ３０を書き込む。続いて、インターリーバ１０
０は、３１タイムスロット目では、バンクＡのＲＡＭ１
０１_１におけるアドレス３の記憶領域、すなわち、２６
タイムスロット目でデータＤＤ２６が書き込まれた記憶
領域からデータＤＤ２６を読み出すとともに、バンクＢ
のＲＡＭ１０１_２におけるアドレス３の記憶領域、すな
わち、直前の３０タイムスロット目でデータＤＤ２７が
読み出されて空いている記憶領域に対して、データＤＤ
３１を書き込む。続いて、インターリーバ１００は、３
２タイムスロット目では、バンクＢのＲＡＭ１０１_２に
おけるアドレス１の記憶領域、すなわち、２３タイムス
ロット目でデータＤＤ２３が書き込まれた記憶領域から
データＤＤ２３を読み出すとともに、バンクＡのＲＡＭ
１０１ _１におけるアドレス３の記憶領域、すなわち、直
前の３１タイムスロット目でデータＤＤ２６が読み出さ
れて空いている記憶領域に対して、データＤＤ３２を書
き込む。続いて、インターリーバ１００は、３３タイム
スロット目では、バンクＡのＲＡＭ１０１_１におけるア
ドレス０の記憶領域、すなわち、２０タイムスロット目
でデータＤＤ２０が書き込まれた記憶領域からデータＤ
Ｄ２０を読み出すとともに、バンクＢのＲＡＭ１０１_２
におけるアドレス１の記憶領域、すなわち、直前の３２
タイムスロット目でデータＤＤ２３が読み出されて空い
ている記憶領域に対して、データＤＤ３３を書き込む。

【０１８８】さらに、インターリーバ１００は、図１９
に示すように、３４タイムスロット目では、バンクＢの
ＲＡＭ１０１_２におけるアドレス４の記憶領域、すなわ
ち、２９タイムスロット目でデータＤＤ２９が書き込ま
れた記憶領域からデータＤＤ２９を読み出すとともに、
バンクＡのＲＡＭ１０１_１におけるアドレス０の記憶領
域、すなわち、直前の３３タイムスロット目でデータＤ
Ｄ２０が読み出されて空いている記憶領域に対して、デ
ータＤＤ３４を書き込む。続いて、インターリーバ１０
０は、３５タイムスロット目では、バンクＡのＲＡＭ１
０１_１におけるアドレス４の記憶領域、すなわち、２８
タイムスロット目でデータＤＤ２８が書き込まれた記憶
領域からデータＤＤ２８を読み出すとともに、バンクＢ
のＲＡＭ１０１_２におけるアドレス４の記憶領域、すな
わち、直前の３４タイムスロット目でデータＤＤ２９が
読み出されて空いている記憶領域に対して、データＤＤ
３５を書き込む。続いて、インターリーバ１００は、３
６タイムスロット目では、バンクＢのＲＡＭ１０１_２に
おけるアドレス０の記憶領域、すなわち、２１タイムス
ロット目でデータＤＤ２１が書き込まれた記憶領域から
データＤＤ２１を読み出すとともに、バンクＡのＲＡＭ
１０１_１におけるアドレス４の記憶領域、すなわち、直
前の３５タイムスロット目でデータＤＤ２８が読み出さ
れて空いている記憶領域に対して、データＤＤ３６を書
き込む。続いて、インターリーバ１００は、３７タイム
スロット目では、バンクＡのＲＡＭ１０１_１におけるア
ドレス２の記憶領域、すなわち、２４タイムスロット目
でデータＤＤ２４が書き込まれた記憶領域からデータＤ
Ｄ２４を読み出すとともに、バンクＢのＲＡＭ１０１_２
におけるアドレス０の記憶領域、すなわち、直前の３６
タイムスロット目でデータＤＤ２１が読み出されて空い
ている記憶領域に対して、データＤＤ３７を書き込む。
そして、インターリーバ１００は、３８タイムスロット
目では、バンクＢのＲＡＭ１０１_２におけるアドレス２
の記憶領域、すなわち、２５タイムスロット目でデータ
ＤＤ２５が書き込まれた記憶領域からデータＤＤ２５を
読み出すとともに、バンクＡのＲＡＭ１０１_１における
アドレス２の記憶領域、すなわち、直前の３７タイムス
ロット目でデータＤＤ２４が読み出されて空いている記
憶領域に対して、データＤＤ３８を書き込む。

【０１８９】このようにして、インターリーバ１００
は、ＲＡＭ１０１_１，１０１_２に対して、ＤＤ２０，Ｄ
Ｄ２１，ＤＤ２２，ＤＤ２３，ＤＤ２４，ＤＤ２５，Ｄ
Ｄ２６，ＤＤ２７，ＤＤ２８，ＤＤ２９の順序で書き込
んだ３フレーム目のデータを、書き込み順序と異なる順
序、すなわち、ＤＤ２２，ＤＤ２７，ＤＤ２６，ＤＤ２
３，ＤＤ２０，ＤＤ２９，ＤＤ２８，ＤＤ２１，ＤＤ２
４，ＤＤ２５の順序で全て読み出すインターリーブ動作
を行うとともに、４フレーム目のデータのうち、最後の
データＤＤ３９を除く全てのデータを、ＤＤ３０，ＤＤ
３１，ＤＤ３２，ＤＤ３３，ＤＤ３４，ＤＤ３５，ＤＤ
３６，ＤＤ３７，ＤＤ３８の順序でＲＡＭ１０１_１，１
０１_２に対して書き込む。

【０１９０】続いて、インターリーバ１００は、４フレ
ーム目のデータの残りのデータＤＤ３９と５フレーム目
のデータとをＲＡＭ１０１_１，１０１_２に対して書き込
むとともに、ＲＡＭ１０１_１，１０１_２に対して書き込
んだ４フレーム目のデータを書き込み順序と異なる順序
で読み出すデインターリーブ動作を行う。

【０１９１】すなわち、インターリーバ１００は、図２
０に示すように、３９タイムスロット目では、バンクＡ
のＲＡＭ１０１_１におけるアドレス０の記憶領域、すな
わち、３４タイムスロット目でデータＤＤ３４が書き込
まれた記憶領域からデータＤＤ３４を読み出すととも
に、バンクＢのＲＡＭ１０１_２におけるアドレス２の記
憶領域、すなわち、直前の３８タイムスロット目でデー
タＤＤ２５が読み出されて空いている記憶領域に対し
て、データＤＤ３９を書き込む。続いて、インターリー
バ１００は、４０タイムスロット目では、バンクＢのＲ
ＡＭ１０１_２におけるアドレス０の記憶領域、すなわ
ち、３７タイムスロット目でデータＤＤ３７が書き込ま
れた記憶領域からデータＤＤ３７を読み出すとともに、
バンクＡのＲＡＭ１０１_１におけるアドレス０の記憶領
域、すなわち、直前の３９タイムスロット目でデータＤ
Ｄ３４が読み出されて空いている記憶領域に対して、デ
ータＤＤ４０を書き込む。続いて、インターリーバ１０
０は、４１タイムスロット目では、バンクＡのＲＡＭ１
０１_１におけるアドレス１の記憶領域、すなわち、３０
タイムスロット目でデータＤＤ３０が書き込まれた記憶
領域からデータＤＤ３０を読み出すとともに、バンクＢ
のＲＡＭ１０１_２におけるアドレス０の記憶領域、すな
わち、直前の４０タイムスロット目でデータＤＤ３７が
読み出されて空いている記憶領域に対して、データＤＤ
４１を書き込む。続いて、インターリーバ１００は、４
２タイムスロット目では、バンクＢのＲＡＭ１０１_２に
おけるアドレス１の記憶領域、すなわち、３３タイムス
ロット目でデータＤＤ３３が書き込まれた記憶領域から
データＤＤ３３を読み出すとともに、バンクＡのＲＡＭ
１０１ _１におけるアドレス１の記憶領域、すなわち、直
前の４１タイムスロット目でデータＤＤ３０が読み出さ
れて空いている記憶領域に対して、データＤＤ４２を書
き込む。続いて、インターリーバ１００は、４３タイム
スロット目では、バンクＡのＲＡＭ１０１_１におけるア
ドレス２の記憶領域、すなわち、３８タイムスロット目
でデータＤＤ３８が書き込まれた記憶領域からデータＤ
Ｄ３８を読み出すとともに、バンクＢのＲＡＭ１０１_２
におけるアドレス１の記憶領域、すなわち、直前の４２
タイムスロット目でデータＤＤ３３が読み出されて空い
ている記憶領域に対して、データＤＤ４３を書き込む。

【０１９２】さらに、インターリーバ１００は、図２１
に示すように、４４タイムスロット目では、バンクＢの
ＲＡＭ１０１_２におけるアドレス２の記憶領域、すなわ
ち、３９タイムスロット目でデータＤＤ３９が書き込ま
れた記憶領域からデータＤＤ３９を読み出すとともに、
バンクＡのＲＡＭ１０１_１におけるアドレス２の記憶領
域、すなわち、直前の４３タイムスロット目でデータＤ
Ｄ３８が読み出されて空いている記憶領域に対して、デ
ータＤＤ４４を書き込む。続いて、インターリーバ１０
０は、４５タイムスロット目では、バンクＡのＲＡＭ１
０１_１におけるアドレス３の記憶領域、すなわち、３２
タイムスロット目でデータＤＤ３２が書き込まれた記憶
領域からデータＤＤ３２を読み出すとともに、バンクＢ
のＲＡＭ１０１_２におけるアドレス２の記憶領域、すな
わち、直前の４４タイムスロット目でデータＤＤ３９が
読み出されて空いている記憶領域に対して、データＤＤ
４５を書き込む。続いて、インターリーバ１００は、４
６タイムスロット目では、バンクＢのＲＡＭ１０１_２に
おけるアドレス３の記憶領域、すなわち、３１タイムス
ロット目でデータＤＤ３１が書き込まれた記憶領域から
データＤＤ３１を読み出すとともに、バンクＡのＲＡＭ
１０１_１におけるアドレス３の記憶領域、すなわち、直
前の４５タイムスロット目でデータＤＤ３２が読み出さ
れて空いている記憶領域に対して、データＤＤ４６を書
き込む。続いて、インターリーバ１００は、４７タイム
スロット目では、バンクＡのＲＡＭ１０１_１におけるア
ドレス４の記憶領域、すなわち、３６タイムスロット目
でデータＤＤ３６が書き込まれた記憶領域からデータＤ
Ｄ３６を読み出すとともに、バンクＢのＲＡＭ１０１_２
におけるアドレス３の記憶領域、すなわち、直前の４６
タイムスロット目でデータＤＤ３１が読み出されて空い
ている記憶領域に対して、データＤＤ４７を書き込む。
そして、インターリーバ１００は、４８タイムスロット
目では、バンクＢのＲＡＭ１０１_２におけるアドレス４
の記憶領域、すなわち、３５タイムスロット目でデータ
ＤＤ３５が書き込まれた記憶領域からデータＤＤ３５を
読み出すとともに、バンクＡのＲＡＭ１０１_１における
アドレス４の記憶領域、すなわち、直前の４７タイムス
ロット目でデータＤＤ３６が読み出されて空いている記
憶領域に対して、データＤＤ４８を書き込む。

【０１９３】このようにして、インターリーバ１００
は、ＲＡＭ１０１_１，１０１_２に対して、ＤＤ３０，Ｄ
Ｄ３１，ＤＤ３２，ＤＤ３３，ＤＤ３４，ＤＤ３５，Ｄ
Ｄ３６，ＤＤ３７，ＤＤ３８，ＤＤ３９の順序で書き込
んだ４フレーム目のデータを、書き込み順序と異なる順
序、すなわち、ＤＤ３４，ＤＤ３７，ＤＤ３０，ＤＤ３
３，ＤＤ３８，ＤＤ３９，ＤＤ３２，ＤＤ３１，ＤＤ３
６，ＤＤ３５の順序で全て読み出すデインターリーブ動
作を行うとともに、５フレーム目のデータのうち、最後
のデータＤＤ４９を除く全てのデータを、ＤＤ４０，Ｄ
Ｄ４１，ＤＤ４２，ＤＤ４３，ＤＤ４４，ＤＤ４５，Ｄ
Ｄ４６，ＤＤ４７，ＤＤ４８の順序でＲＡＭ１０１_１，
１０１_２に対して書き込む。

【０１９４】同様に、インターリーバ１００は、５フレ
ーム目のデータの残りのデータＤＤ４９と６フレーム目
のデータとをＲＡＭ１０１_１，１０１_２に対して書き込
むとともに、ＲＡＭ１０１_１，１０１_２に対して書き込
んだ５フレーム目のデータを書き込み順序と異なる順序
で読み出すインターリーブ動作を行う。

【０１９５】すなわち、インターリーバ１００は、図２
２に示すように、４９タイムスロット目では、バンクＡ
のＲＡＭ１０１_１におけるアドレス１の記憶領域、すな
わち、４２タイムスロット目でデータＤＤ４２が書き込
まれた記憶領域からデータＤＤ４２を読み出すととも
に、バンクＢのＲＡＭ１０１_２におけるアドレス４の記
憶領域、すなわち、直前の４８タイムスロット目でデー
タＤＤ３５が読み出されて空いている記憶領域に対し
て、データＤＤ４９を書き込む。続いて、インターリー
バ１００は、５０タイムスロット目では、バンクＢのＲ
ＡＭ１０１_２におけるアドレス３の記憶領域、すなわ
ち、４７タイムスロット目でデータＤＤ４７が書き込ま
れた記憶領域からデータＤＤ４７を読み出すとともに、
バンクＡのＲＡＭ１０１_１におけるアドレス１の記憶領
域、すなわち、直前の４９タイムスロット目でデータＤ
Ｄ４２が読み出されて空いている記憶領域に対して、デ
ータＤＤ５０を書き込む。続いて、インターリーバ１０
０は、５１タイムスロット目では、バンクＡのＲＡＭ１
０１_１におけるアドレス３の記憶領域、すなわち、４６
タイムスロット目でデータＤＤ４６が書き込まれた記憶
領域からデータＤＤ４６を読み出すとともに、バンクＢ
のＲＡＭ１０１_２におけるアドレス３の記憶領域、すな
わち、直前の５０タイムスロット目でデータＤＤ４７が
読み出されて空いている記憶領域に対して、データＤＤ
５１を書き込む。続いて、インターリーバ１００は、５
２タイムスロット目では、バンクＢのＲＡＭ１０１_２に
おけるアドレス１の記憶領域、すなわち、４３タイムス
ロット目でデータＤＤ４３が書き込まれた記憶領域から
データＤＤ４３を読み出すとともに、バンクＡのＲＡＭ
１０１ _１におけるアドレス３の記憶領域、すなわち、直
前の５１タイムスロット目でデータＤＤ４６が読み出さ
れて空いている記憶領域に対して、データＤＤ５２を書
き込む。そして、インターリーバ１００は、５３タイム
スロット目では、バンクＡのＲＡＭ１０１_１におけるア
ドレス０の記憶領域、すなわち、４０タイムスロット目
でデータＤＤ４０が書き込まれた記憶領域からデータＤ
Ｄ４０を読み出すとともに、バンクＢのＲＡＭ１０１_２
におけるアドレス１の記憶領域、すなわち、直前の５２
タイムスロット目でデータＤＤ４３が読み出されて空い
ている記憶領域に対して、データＤＤ５３を書き込む。

【０１９６】このようにして、インターリーバ１００
は、ＲＡＭ１０１_１，１０１_２に対して、ＤＤ４０，Ｄ
Ｄ４１，ＤＤ４２，ＤＤ４３，ＤＤ４４，ＤＤ４５，Ｄ
Ｄ４６，ＤＤ４７，ＤＤ４８，ＤＤ４９の順序で書き込
んだ５フレーム目のデータを、書き込み順序と異なる順
序、すなわち、ＤＤ４２，ＤＤ４７，ＤＤ４６，ＤＤ４
３，ＤＤ４０，・・・の順序で全て読み出すとともに、
６フレーム目のデータのうち、最後のデータＤＤ５９を
除く全てのデータを、ＤＤ５０，ＤＤ５１，ＤＤ５２，
ＤＤ５３，・・・の順序でＲＡＭ１０１_１，１０１_２に
対して書き込む。

【０１９７】このように、インターリーバ１００は、イ
ンターリーブ長の半分の容量を有するＲＡＭ１０１_１，
１０１_２を用い、すなわち、全体としてインターリーブ
長と同じ容量を有する記憶素子を用い、あるフレームに
ついて、ＲＡＭ１０１_１，１０１_２のうちの一方におけ
る所定のアドレスからデータを読み出すとともに、ＲＡ
Ｍ１０１_１，１０１_２のうちの他方における所定のアド
レスに対してデータを書き込むインターリーブ動作を行
い、次のフレームについては、ＲＡＭ１０１_１，１０１
_２のうちの一方からのデータの読み出しに用いたアドレ
スに対してデータを書き込むとともに、ＲＡＭ１０
１_１，１０１_２のうちの他方における所定のアドレスか
らデータを読み出すデインターリーブ動作を行う。イン
ターリーバ１００は、このように、直前にデータを読み
出した位置にデータを書き込むインターリーブ動作及び
デインターリーブ動作を、フレーム毎にＲＡＭ１０
１_１，１０１_２を交互に切り替えて行うことにより、少
ない回路規模のもとに、インターリーブを実現すること
ができる。

【０１９８】以上説明したように、データ送受信システ
ムにおいては、符号化装置１及び／又は復号装置３は、
偶数番目の入力データは偶数番目に出力されるととも
に、奇数番目の入力データは奇数番目に出力されるアド
レスにしたがった置換を行うインターリーバ１００を備
え、全てのフレームについて同一のインターリーブパタ
ーンを用いるのではなく、アドレスにしたがったランダ
ムな読み出しを行うインターリーブ動作とシーケンシャ
ルな順次読み出しを行うデインターリーブ動作とをフレ
ーム毎に交互に行うことにより、インターリーブ長と同
じ容量、すなわち、従来要していた容量の半分の容量の
記憶素子を用いるのみでインターリーブを実現すること
ができる。

【０１９９】このとき、インターリーバ１００は、イン
ターリーブ長が長いほど、回路規模の削減効果を大きく
することができる。また、アドレスの規則性に基づく性
能の劣化についても、インターリーブ長を例えば１００
００ビット程度以上にすれば、影響が殆ど見受けられな
いことを確認している。

【０２００】したがって、データ送受信システムは、符
号の性能を維持しつつ回路規模の削減を図ることがで
き、優れた利便を提供することができるものである。

【０２０１】なお、本発明は、上述した実施の形態に限
定されるものではない。例えば、上述した実施の形態で
は、インターリーバ１００における記憶素子としてＲＡ
Ｍを用いるものとして説明したが、本発明は、ＲＡＭ以
外の記憶素子であっても、同様の書き込み及び読み出し
を行うことができるものであれば、いかなるものであっ
ても適用することができるのは勿論である。

【０２０２】また、上述した実施の形態では、インター
リーバは、偶数番目の入力データは偶数番目に出力され
るとともに、奇数番目の入力データは奇数番目に出力さ
れるものとして、すなわち、２以上の整数ｉと０以上ｉ
未満の整数ｊ，ｋとに対して、ｉで除算した剰余がｊに
なる任意の位置の入力データが、ｉで除算した剰余がｋ
になる位置に出力データとして出力されるインターリー
ブを行うものとして説明したが、本発明は、このような
インターリーブパターンを用いるインターリーバに限定
されるものではなく、任意のインターリーブパターンを
用いるインターリーバに適用することができるものであ
る。

【０２０３】そして、上述した実施の形態では、インタ
ーリーバは、ランダムな順序で書き込みを行うととも
に、シーケンシャルな順序で読み出しを行うか、若しく
はシーケンシャルな順序で書き込みを行うとともに、ラ
ンダムな順序で読み出しを行うものとして説明したが、
本発明は、このような順序で書き込み及び読み出しを行
うものに拘泥するものではなく、例えば、あるランダム
な順序で書き込みを行い、これとは異なる別のランダム
な順序で読み出しを行うインターリーバにも適用するこ
とができるのは勿論である。

【０２０４】さらに、上述した実施の形態では、インタ
ーリーバ１００として、２バンクのＲＡＭ１０１_１，１
０１_２を用いるものとして説明したが、本発明は、２バ
ンク以上であってもよい。すなわち、本発明は、全体と
してインターリーブ長と同じ容量を有する記憶素子を用
いるのみでインターリーブを実現することを目的するも
のであればよい。より換言すれば、本発明は、上述した
整数ｉ，ｊ，ｋの関係が、ｉ＝２，ｊ＝ｋとなる場合の
みならず、ｉ≧３，ｊ！＝ｋとなる場合であれば、適用
することができるものである。

【０２０５】さらにまた、上述した実施の形態では、シ
ングルポートのＲＡＭを用いてインターリーバ１００を
構成するものとして説明したが、本発明は、デュアルポ
ートのＲＡＭを用いてもインターリーバを構成すること
ができる。この場合、インターリーバは、インターリー
バ１００におけるバンクＡのＲＡＭ１０１_１における各
アドレスの記憶領域と、インターリーバ１００における
バンクＢのＲＡＭ１０１_２における各アドレスの記憶領
域とを交互に連接した１つのＲＡＭを用いた構成となる
のみで、データの入出力の規則性については、インター
リーバ１００と同様のアドレス制御に基づくものとなる
ことはいうまでもない。

【０２０６】また、上述した実施の形態では、複数の要
素符号化器と入力されたデータを並べ替えるインターリ
ーバとを連接することによってターボ符号化を行う符号
化装置１と、この符号化装置１によって符号化がなされ
た符号に対して複数の軟出力復号と入力されたデータを
並べ替えるインターリーバとを連接することによって繰
り返し復号を行う復号装置３とを備えるデータ送受信シ
ステムに適用するものとして説明したが、本発明は、デ
ータ送受信システムに拘泥するものではなく、インター
リーブ及び／又はデインターリーブを行うものであれ
ば、いかなるものであっても適用することができるもの
である。

【０２０７】このように、本発明は、その趣旨を逸脱し
ない範囲で適宜変更が可能であることはいうまでもな
い。

【０２０８】

【発明の効果】以上詳細に説明したように、本発明にか
かるインターリーブ装置は、入力された入力データの順
序を所定のアドレスにしたがって置換して並べ替えて出
力データとして出力するインターリーブ装置であって、
データを記憶する記憶手段と、この記憶手段に対して所
定の順序で書き込んだ入力データを所定の順序と異なる
順序で読み出すインターリーブ動作と、所定の順序と異
なる順序で記憶手段に対して書き込んだ入力データを所
定の順序で読み出すデインターリーブ動作とを、インタ
ーリーブ単位であるフレーム毎に交互に行うように、記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御手段とを備える。

【０２０９】したがって、本発明にかかるインターリー
ブ装置は、記憶手段に対して所定の順序で書き込んだ入
力データを所定の順序と異なる順序で読み出すインター
リーブ動作と、所定の順序と異なる順序で記憶手段に対
して書き込んだ入力データを所定の順序で読み出すデイ
ンターリーブ動作とを、フレーム毎に交互に行うよう
に、制御手段によって記憶手段に対するデータの書き込
み及び読み出しを制御することにより、少ない回路規模
のもとに、インターリーブ処理を実現することができ
る。

【０２１０】また、本発明にかかるインターリーブ方法
は、入力された入力データの順序を所定のアドレスにし
たがって置換して並べ替えて出力データとして出力する
インターリーブ方法であって、入力データを入力する入
力工程と、データを記憶する記憶手段に対して所定の順
序で書き込んだ入力データを所定の順序と異なる順序で
読み出すインターリーブ動作と、所定の順序と異なる順
序で記憶手段に対して書き込んだ入力データを所定の順
序で読み出すデインターリーブ動作とが、インターリー
ブ単位であるフレーム毎に交互に行われるように、記憶
手段に対するデータの書き込み及び読み出しを制御する
制御工程と、出力データを出力する出力工程とを備え
る。

【０２１１】したがって、本発明にかかるインターリー
ブ方法は、記憶手段に対して所定の順序で書き込んだ入
力データを所定の順序と異なる順序で読み出すインター
リーブ動作と、所定の順序と異なる順序で記憶手段に対
して書き込んだ入力データを所定の順序で読み出すデイ
ンターリーブ動作とを、フレーム毎に交互に行うよう
に、記憶手段に対するデータの書き込み及び読み出しを
制御することにより、少ない回路規模のもとに、インタ
ーリーブ処理を実現することが可能となる。

【０２１２】さらに、本発明にかかる符号化装置は、複
数の要素符号をインターリーブ処理を介して並列又は縦
列に連接して符号化を行う符号化装置であって、入力さ
れたデータに対して所定の符号化を行う複数の要素符号
化手段と、並列又は縦列に連接される複数の要素符号化
手段のそれぞれの間に設けられ、入力された入力データ
の順序を所定のアドレスにしたがって置換して並べ替え
て出力データとして出力するインターリーブ手段とを備
え、インターリーブ手段は、データを記憶する記憶手段
と、この記憶手段に対して所定の順序で書き込んだ入力
データを所定の順序と異なる順序で読み出すインターリ
ーブ動作と、所定の順序と異なる順序で記憶手段に対し
て書き込んだ入力データを所定の順序で読み出すデイン
ターリーブ動作とを、インターリーブ単位であるフレー
ム毎に交互に行うように、記憶手段に対するデータの書
き込み及び読み出しを制御する制御手段とを有する。

【０２１３】したがって、本発明にかかる符号化装置
は、各要素符号化手段の間に設けられるインターリーブ
手段により、記憶手段に対して所定の順序で書き込んだ
入力データを所定の順序と異なる順序で読み出すインタ
ーリーブ動作と、所定の順序と異なる順序で記憶手段に
対して書き込んだ入力データを所定の順序で読み出すデ
インターリーブ動作とを、フレーム毎に交互に行うよう
に、記憶手段に対するデータの書き込み及び読み出しを
制御したインターリーブ処理を行うことにより、符号の
性能を維持しつつ少ない回路規模のもとに、インターリ
ーブ処理を実現することができる。

【０２１４】さらにまた、本発明にかかる符号化方法
は、複数の要素符号をインターリーブ処理を介して並列
又は縦列に連接して符号化を行う符号化方法であって、
入力されたデータに対して所定の符号化を行う複数の要
素符号化工程と、並列又は縦列に連接される複数の要素
符号化工程のそれぞれの間に行われ、入力された入力デ
ータの順序を所定のアドレスにしたがって置換して並べ
替えて出力データとして出力するインターリーブ工程と
を備え、インターリーブ工程は、入力データを入力する
入力工程と、データを記憶する記憶手段に対して所定の
順序で書き込んだ入力データを所定の順序と異なる順序
で読み出すインターリーブ動作と、所定の順序と異なる
順序で記憶手段に対して書き込んだ入力データを所定の
順序で読み出すデインターリーブ動作とが、インターリ
ーブ単位であるフレーム毎に交互に行われるように、記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御工程と、出力データを出力する出力工程とを備え
る。

【０２１５】したがって、本発明にかかる符号化方法
は、各要素符号化工程の間に行われるインターリーブ工
程にて、記憶手段に対して所定の順序で書き込んだ入力
データを所定の順序と異なる順序で読み出すインターリ
ーブ動作と、所定の順序と異なる順序で記憶手段に対し
て書き込んだ入力データを所定の順序で読み出すデイン
ターリーブ動作とを、フレーム毎に交互に行うように、
記憶手段に対するデータの書き込み及び読み出しを制御
したインターリーブ処理を行うことにより、符号の性能
を維持しつつ少ない回路規模のもとに、インターリーブ
処理を実現することが可能となる。

【０２１６】また、本発明にかかる復号装置は、複数の
要素符号をインターリーブ処理を介して並列又は縦列に
連接して生成された符号の復号を行う復号装置であっ
て、複数の要素符号に対応して設けられ、軟入力とされ
る受信値及び事前確率情報を入力して軟出力復号を行
い、各時刻における軟出力及び／又は外部情報を生成す
る複数の軟出力復号手段と、これらの軟出力復号手段に
よって生成された外部情報を入力し、符号化におけるイ
ンターリーブ処理と同一の置換位置情報に基づいて、外
部情報の順序を所定のアドレスにしたがって置換して並
べ替えるインターリーブ処理、又は符号化におけるイン
ターリーブ処理によって並べ替えられた情報の配列を元
に戻すように、外部情報の順序を所定のアドレスにした
がって置換して並べ替えるデインターリーブ処理を行う
インターリーブ手段とを備え、インターリーブ手段は、
データを記憶する記憶手段と、この記憶手段に対して所
定の順序で書き込んだ入力データを所定の順序と異なる
順序で読み出すインターリーブ動作と、所定の順序と異
なる順序で記憶手段に対して書き込んだ入力データを所
定の順序で読み出すデインターリーブ動作とを、インタ
ーリーブ単位であるフレーム毎に交互に行うように、記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御手段とを有する。

【０２１７】したがって、本発明にかかる復号装置は、
インターリーブ手段により、記憶手段に対して所定の順
序で書き込んだ入力データを所定の順序と異なる順序で
読み出すインターリーブ動作と、所定の順序と異なる順
序で記憶手段に対して書き込んだ入力データを所定の順
序で読み出すデインターリーブ動作とを、フレーム毎に
交互に行うように、記憶手段に対するデータの書き込み
及び読み出しを制御したインターリーブ処理又はデイン
ターリーブ処理を行うことにより、符号の性能を維持し
つつ少ない回路規模のもとに、インターリーブ処理又は
デインターリーブ処理を実現することができる。

【０２１８】さらに、本発明にかかる復号方法は、複数
の要素符号をインターリーブ処理を介して並列又は縦列
に連接して生成された符号の復号を行う復号方法であっ
て、複数の要素符号に対応して設けられ、軟入力とされ
る受信値及び事前確率情報を入力して軟出力復号を行
い、各時刻における軟出力及び／又は外部情報を生成す
る複数の軟出力復号工程と、これらの軟出力復号工程に
て生成された外部情報を入力し、符号化におけるインタ
ーリーブ処理と同一の置換位置情報に基づいて、外部情
報の順序を所定のアドレスにしたがって置換して並べ替
えるインターリーブ処理、又は符号化におけるインター
リーブ処理によって並べ替えられた情報の配列を元に戻
すように、外部情報の順序を所定のアドレスにしたがっ
て置換して並べ替えるデインターリーブ処理を行うイン
ターリーブ工程とを備え、インターリーブ工程は、デー
タを入力する入力工程と、データを記憶する記憶手段に
対して所定の順序で書き込んだ入力工程にて入力された
入力データを所定の順序と異なる順序で読み出すインタ
ーリーブ動作と、所定の順序と異なる順序で記憶手段に
対して書き込んだ入力データを所定の順序で読み出すデ
インターリーブ動作とが、インターリーブ単位であるフ
レーム毎に交互に行われるように、記憶手段に対するデ
ータの書き込み及び読み出しを制御する制御工程と、記
憶手段から読み出されたデータを出力データとして出力
する出力工程とを有する。

【０２１９】したがって、本発明にかかる復号方法は、
インターリーブ工程にて、記憶手段に対して所定の順序
で書き込んだ入力データを所定の順序と異なる順序で読
み出すインターリーブ動作と、所定の順序と異なる順序
で記憶手段に対して書き込んだ入力データを所定の順序
で読み出すデインターリーブ動作とを、フレーム毎に交
互に行うように、記憶手段に対するデータの書き込み及
び読み出しを制御したインターリーブ処理又はデインタ
ーリーブ処理を行うことにより、符号の性能を維持しつ
つ少ない回路規模のもとに、インターリーブ処理又はデ
インターリーブ処理を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態として示すデータ送受信シ
ステムを適用する通信モデルの構成を説明するブロック
図である。

【図２】同データ送受信システムにおける符号化装置の
一例の構成を説明するブロック図であって、ＰＣＣＣに
よる符号化を行う符号化装置の構成を説明するブロック
図である。

【図３】同データ送受信システムにおける復号装置の一
例の構成を説明するブロック図であって、図２に示す符
号化装置による符号の復号を行う復号装置の構成を説明
するブロック図である。

【図４】同データ送受信システムにおける符号化装置の
一例の構成を説明するブロック図であって、ＳＣＣＣに
よる符号化を行う符号化装置の構成を説明するブロック
図である。

【図５】同データ送受信システムにおける復号装置の一
例の構成を説明するブロック図であって、図４に示す符
号化装置による符号の復号を行う復号装置の構成を説明
するブロック図である。

【図６】同符号化装置及び／又は同復号装置に備えられ
るインターリーバによってインターリーブ動作を行う際
のデータの書き込み及び読み出し動作を説明するための
図であって、（Ａ）は、各記憶素子に対して入力データ
をシーケンシャルに順次書き込んだ様子を示し、（Ｂ）
は、各記憶素子に書き込んだデータを出力データとして
読み出す様子を示す図である。

【図７】同符号化装置及び／又は同復号装置に備えられ
るインターリーバによってデインターリーブ動作を行う
際のデータの書き込み及び読み出し動作を説明するため
の図であって、（Ａ）は、各記憶素子に対して入力デー
タをシーケンシャルに順次書き込んだ様子を示し、
（Ｂ）は、各記憶素子に書き込んだデータを出力データ
として読み出す様子を示す図である。

【図８】図２に示す符号化装置に適用したインターリー
バの概念を説明するための当該符号化装置の要部概念を
説明する図である。

【図９】図３に示す復号装置に適用したインターリーバ
の概念を説明するための当該復号装置の要部概念を説明
する図であって、（Ａ）は、当該復号装置が備えるイン
ターリーバを示し、（Ｂ）は、当該復号装置が備えるデ
インターリーバを示し、（Ｃ）は、当該復号装置が備え
る他のデインターリーバを示す図である。

【図１０】図４に示す符号化装置に適用したインターリ
ーバの概念を説明するための当該符号化装置の要部概念
を説明する図である。

【図１１】図５に示す復号装置に適用したインターリー
バの概念を説明するための当該復号装置の要部概念を説
明する図であって、（Ａ）は、当該復号装置が備えるデ
インターリーバを示し、（Ｂ）は、当該復号装置が備え
るインターリーバを示す図である。

【図１２】同符号化装置及び／又は同復号装置に適用さ
れるインターリーバの具体的なハードウェア構成を説明
するブロック図である。

【図１３】同インターリーバによるデータの書き込み及
び読み出し動作を説明するための図であって、１フレー
ム目のデータのうち、最後のデータを除く全てのデータ
をＲＡＭに対して書き込む様子を説明する図である。

【図１４】同インターリーバによる図１３に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、１フレーム目の最後のデータと２フレー
ム目のデータの途中までのデータとをＲＡＭに対して書
き込むとともに、ＲＡＭに対して書き込んだ１フレーム
目のデータを書き込み順序と異なる順序で読み出す様子
を説明する図である。

【図１５】同インターリーバによる図１４に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、２フレーム目のデータのうち、最後のデ
ータを除く残りのデータをＲＡＭに対して書き込むとと
もに、ＲＡＭに対して書き込んだ１フレーム目のデータ
を書き込み順序と異なる順序で読み出す様子を説明する
図である。

【図１６】同インターリーバによる図１５に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、２フレーム目の最後のデータと３フレー
ム目のデータの途中までのデータとをＲＡＭに対して書
き込むとともに、ＲＡＭに対して書き込んだ２フレーム
目のデータを書き込み順序と異なる順序で読み出す様子
を説明する図である。

【図１７】同インターリーバによる図１６に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、３フレーム目のデータのうち、最後のデ
ータを除く残りのデータをＲＡＭに対して書き込むとと
もに、ＲＡＭに対して書き込んだ２フレーム目のデータ
を書き込み順序と異なる順序で読み出す様子を説明する
図である。

【図１８】同インターリーバによる図１７に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、３フレーム目の最後のデータと４フレー
ム目のデータの途中までのデータとをＲＡＭに対して書
き込むとともに、ＲＡＭに対して書き込んだ３フレーム
目のデータを書き込み順序と異なる順序で読み出す様子
を説明する図である。

【図１９】同インターリーバによる図１８に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、４フレーム目のデータのうち、最後のデ
ータを除く残りのデータをＲＡＭに対して書き込むとと
もに、ＲＡＭに対して書き込んだ３フレーム目のデータ
を書き込み順序と異なる順序で読み出す様子を説明する
図である。

【図２０】同インターリーバによる図１９に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、４フレーム目の最後のデータと５フレー
ム目のデータの途中までのデータとをＲＡＭに対して書
き込むとともに、ＲＡＭに対して書き込んだ４フレーム
目のデータを書き込み順序と異なる順序で読み出す様子
を説明する図である。

【図２１】同インターリーバによる図２０に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、５フレーム目のデータのうち、最後のデ
ータを除く残りのデータをＲＡＭに対して書き込むとと
もに、ＲＡＭに対して書き込んだ４フレーム目のデータ
を書き込み順序と異なる順序で読み出す様子を説明する
図である。

【図２２】同インターリーバによる図２１に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、５フレーム目の最後のデータと６フレー
ム目のデータの途中までのデータとをＲＡＭに対して書
き込むとともに、ＲＡＭに対して書き込んだ５フレーム
目のデータを書き込み順序と異なる順序で読み出す様子
を説明する図である。

【図２３】通信モデルの構成を説明するブロック図であ
る。

【図２４】従来の符号化装置におけるトレリスを説明す
る図であって、確率α，β及びγの内容を説明するため
の図である。

【図２５】従来の復号装置において、ＢＣＪＲアルゴリ
ズムを適用して軟出力復号を行う際の一連の工程を説明
するフローチャートである。

【図２６】従来の復号装置において、Ｍａｘ−Ｌｏｇ−
ＢＣＪＲアルゴリズムを適用して軟出力復号を行う際の
一連の工程を説明するフローチャートである。

【図２７】従来のインターリーバによるデータの書き込
み及び読み出し動作を説明するための図であって、１フ
レーム目のデータを一方のバンクのＲＡＭに対して書き
込む様子を説明する図である。

【図２８】同インターリーバによる図２７に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、２フレーム目のデータの途中までのデー
タを他方のバンクのＲＡＭに対して書き込むとともに、
一方のバンクのＲＡＭに対して書き込んだ１フレーム目
のデータを書き込み順序と異なる順序で読み出す様子を
説明する図である。

【図２９】同インターリーバによる図２８に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、２フレーム目のデータの残りのデータを
他方のバンクのＲＡＭに対して書き込むとともに、一方
のバンクのＲＡＭに対して書き込んだ１フレーム目のデ
ータを書き込み順序と異なる順序で読み出す様子を説明
する図である。

【図３０】同インターリーバによる図２９に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、３フレーム目のデータの途中までのデー
タを一方のバンクのＲＡＭに対して書き込むとともに、
他方のバンクのＲＡＭに対して書き込んだ２フレーム目
のデータを書き込み順序と異なる順序で読み出す様子を
説明する図である。

【図３１】同インターリーバによる図３０に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、３フレーム目のデータの残りのデータを
一方のバンクのＲＡＭに対して書き込むとともに、他方
のバンクのＲＡＭに対して書き込んだ２フレーム目のデ
ータを書き込み順序と異なる順序で読み出す様子を説明
する図である。

【図３２】同インターリーバによる図３１に示す状態に
続くデータの書き込み及び読み出し動作を説明するため
の図であって、４フレーム目のデータの途中までのデー
タを他方のバンクのＲＡＭに対して書き込むとともに、
一方のバンクのＲＡＭに対して書き込んだ３フレーム目
のデータを書き込み順序と異なる順序で読み出す様子を
説明する図である。

【符号の説明】１，１'，１'' 符号化装置、３，３'，３'' 復号装
置、１１遅延器、１２，１４，３１，３３畳み込
み符号化器、１３，１３_１，１６，１６_１，１８_１，
２０_１，３２，３２_１，３５_１，３７，３７_１，１００
インターリーバ、１３_３，１６_３，１８_３，２
０_３，３２_３，３５_３，３７_３，１０４スイッチ、１
５，１７，３４，３６軟出力復号回路、１３_２，１
６_２，１８，１８_２，２０，２０_２，３２_２，３５，３
５_２，３７_２デインターリーバ、１９加算器、
１０１_１，１０１_２ＲＡＭ、１０２アドレス用記
憶回路、１０３制御部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｍ 13/45 Ｈ０３Ｍ 13/45 Ｈ０４Ｌ 1/00 Ｈ０４Ｌ 1/00 ＢＦＦターム(参考） 5B001 AA10 AA13 AB03 AC05 AD06 AE07 5J065 AA01 AB01 AC02 AD10 AE06 AF02 AF03 AG06 AH06 AH17 AH20 AH21 5K014 AA01 BA10 FA16

Claims

【特許請求の範囲】

【請求項１】入力された入力データの順序を所定のア
ドレスにしたがって置換して並べ替えて出力データとし
て出力するインターリーブ装置であって、データを記憶する記憶手段と、上記記憶手段に対して所定の順序で書き込んだ上記入力
データを上記所定の順序と異なる順序で読み出すインタ
ーリーブ動作と、上記所定の順序と異なる順序で上記記
憶手段に対して書き込んだ上記入力データを上記所定の
順序で読み出すデインターリーブ動作とを、インターリ
ーブ単位であるフレーム毎に交互に行うように、上記記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御手段とを備えることを特徴とするインターリーブ
装置。
【請求項２】上記制御手段は、２以上の整数ｉと０以
上ｉ未満の整数ｊ，ｋとに対して、ｉで除算した剰余が
ｊになる任意の位置の上記入力データが、ｉで除算した
剰余がｋになる位置に上記出力データとして出力される
ように、上記記憶手段に対するデータの書き込み及び読
み出しを制御することを特徴とする請求項１記載のイン
ターリーブ装置。
【請求項３】上記制御手段は、偶数番目の上記入力デ
ータが偶数番目に出力されるとともに、奇数番目の上記
入力データが奇数番目に出力されるように、上記記憶手
段に対するデータの書き込み及び読み出しを制御するこ
とを特徴とする請求項２記載のインターリーブ装置。
【請求項４】上記制御手段は、上記記憶手段からのデ
ータの読み出し動作として、シーケンシャルな順次読み
出しとアドレスにしたがったランダムな読み出しとを上
記フレーム毎に交互に行わせることを特徴とする請求項
１記載のインターリーブ装置。
【請求項５】上記記憶手段は、インターリーブ長の１
／ｉの容量を有する記憶素子がｉ個用いられて構成され
るものであり、上記制御手段は、上記記憶手段からのデータの読み出し
動作として、シーケンシャルな順次読み出しとアドレス
にしたがったランダムな読み出しとを交互に行わせ、上
記記憶手段に対するデータの書き込み動作として、前時
刻にデータを読み出した位置に次のデータを書き込ま
せ、同時刻に同一の記憶素子に対して、読み出し又は書
き込みのいずれかのみを行わせることを特徴とする請求
項４記載のインターリーブ装置。
【請求項６】上記記憶手段は、シングルポートのラン
ダム・アクセス・メモリであることを特徴とする請求項
５記載のインターリーブ装置。
【請求項７】上記記憶手段は、インターリーブ長と同
じ容量を有する記憶素子が１個用いられて構成されるも
のであり、上記制御手段は、上記記憶手段からのデータの読み出し
動作として、シーケンシャルな順次読み出しとアドレス
にしたがったランダムな読み出しとを交互に行わせ、上
記記憶手段に対するデータの書き込み動作として、前時
刻にデータを読み出した位置に次のデータを書き込ませ
ることを特徴とする請求項４記載のインターリーブ装
置。
【請求項８】上記記憶手段は、デュアルポートのラン
ダム・アクセス・メモリであることを特徴とする請求項
７記載のインターリーブ装置。
【請求項９】入力された入力データの順序を所定のア
ドレスにしたがって置換して並べ替えて出力データとし
て出力するインターリーブ方法であって、上記入力データを入力する入力工程と、データを記憶する記憶手段に対して所定の順序で書き込
んだ上記入力データを上記所定の順序と異なる順序で読
み出すインターリーブ動作と、上記所定の順序と異なる
順序で上記記憶手段に対して書き込んだ上記入力データ
を上記所定の順序で読み出すデインターリーブ動作と
が、インターリーブ単位であるフレーム毎に交互に行わ
れるように、上記記憶手段に対するデータの書き込み及
び読み出しを制御する制御工程と、上記出力データを出力する出力工程とを備えることを特
徴とするインターリーブ方法。
【請求項１０】上記制御工程では、２以上の整数ｉと
０以上ｉ未満の整数ｊ，ｋとに対して、ｉで除算した剰
余がｊになる任意の位置の上記入力データが、ｉで除算
した剰余がｋになる位置に上記出力データとして出力さ
れるように、上記記憶手段に対するデータの書き込み及
び読み出しが制御されることを特徴とする請求項９記載
のインターリーブ方法。
【請求項１１】上記制御工程では、偶数番目の上記入
力データが偶数番目に出力されるとともに、奇数番目の
上記入力データが奇数番目に出力されるように、上記記
憶手段に対するデータの書き込み及び読み出しが制御さ
れることを特徴とする請求項１０記載のインターリーブ
方法。
【請求項１２】上記制御工程では、上記記憶手段から
のデータの読み出し動作として、シーケンシャルな順次
読み出しとアドレスにしたがったランダムな読み出しと
を上記フレーム毎に交互に行わせることを特徴とする請
求項９記載のインターリーブ方法。
【請求項１３】上記記憶手段は、インターリーブ長の
１／ｉの容量を有する記憶素子がｉ個用いられて構成さ
れるものであり、上記制御工程では、上記記憶手段からのデータの読み出
し動作として、シーケンシャルな順次読み出しとアドレ
スにしたがったランダムな読み出しとを交互に行わせ、
上記記憶手段に対するデータの書き込み動作として、前
時刻にデータを読み出した位置に次のデータを書き込ま
せ、同時刻に同一の記憶素子に対して、読み出し又は書
き込みのいずれかのみを行わせることを特徴とする請求
項１２記載のインターリーブ方法。
【請求項１４】上記記憶手段として、シングルポート
のランダム・アクセス・メモリが用いられることを特徴
とする請求項１３記載のインターリーブ方法。
【請求項１５】上記記憶手段は、インターリーブ長と
同じ容量を有する記憶素子が１個用いられて構成される
ものであり、上記制御工程では、上記記憶手段からのデータの読み出
し動作として、シーケンシャルな順次読み出しとアドレ
スにしたがったランダムな読み出しとを交互に行わせ、
上記記憶手段に対するデータの書き込み動作として、前
時刻にデータを読み出した位置に次のデータを書き込ま
せることを特徴とする請求項１２記載のインターリーブ
方法。
【請求項１６】上記記憶手段として、デュアルポート
のランダム・アクセス・メモリが用いられることを特徴
とする請求項１５記載のインターリーブ方法。
【請求項１７】複数の要素符号をインターリーブ処理
を介して並列又は縦列に連接して符号化を行う符号化装
置であって、入力されたデータに対して所定の符号化を行う複数の要
素符号化手段と、並列又は縦列に連接される複数の上記要素符号化手段の
それぞれの間に設けられ、入力された入力データの順序
を所定のアドレスにしたがって置換して並べ替えて出力
データとして出力するインターリーブ手段とを備え、上記インターリーブ手段は、データを記憶する記憶手段と、上記記憶手段に対して所定の順序で書き込んだ上記入力
データを上記所定の順序と異なる順序で読み出すインタ
ーリーブ動作と、上記所定の順序と異なる順序で上記記
憶手段に対して書き込んだ上記入力データを上記所定の
順序で読み出すデインターリーブ動作とを、インターリ
ーブ単位であるフレーム毎に交互に行うように、上記記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御手段とを有することを特徴とする符号化装置。
【請求項１８】上記制御手段は、２以上の整数ｉと０
以上ｉ未満の整数ｊ，ｋとに対して、ｉで除算した剰余
がｊになる任意の位置の上記入力データが、ｉで除算し
た剰余がｋになる位置に上記出力データとして出力され
るように、上記記憶手段に対するデータの書き込み及び
読み出しを制御することを特徴とする請求項１７記載の
符号化装置。
【請求項１９】上記制御手段は、偶数番目の上記入力
データが偶数番目に出力されるとともに、奇数番目の上
記入力データが奇数番目に出力されるように、上記記憶
手段に対するデータの書き込み及び読み出しを制御する
ことを特徴とする請求項１８記載の符号化装置。
【請求項２０】上記制御手段は、上記記憶手段からの
データの読み出し動作として、シーケンシャルな順次読
み出しとアドレスにしたがったランダムな読み出しとを
上記フレーム毎に交互に行わせることを特徴とする請求
項１７記載の符号化装置。
【請求項２１】上記記憶手段は、インターリーブ長の
１／ｉの容量を有する記憶素子がｉ個用いられて構成さ
れるものであり、上記制御手段は、上記記憶手段からのデータの読み出し
動作として、シーケンシャルな順次読み出しとアドレス
にしたがったランダムな読み出しとを交互に行わせ、上
記記憶手段に対するデータの書き込み動作として、前時
刻にデータを読み出した位置に次のデータを書き込ま
せ、同時刻に同一の記憶素子に対して、読み出し又は書
き込みのいずれかのみを行わせることを特徴とする請求
項２０記載の符号化装置。
【請求項２２】上記記憶手段は、シングルポートのラ
ンダム・アクセス・メモリであることを特徴とする請求
項２１記載の符号化装置。
【請求項２３】上記記憶手段は、インターリーブ長と
同じ容量を有する記憶素子が１個用いられて構成される
ものであり、上記制御手段は、上記記憶手段からのデータの読み出し
動作として、シーケンシャルな順次読み出しとアドレス
にしたがったランダムな読み出しとを交互に行わせ、上
記記憶手段に対するデータの書き込み動作として、前時
刻にデータを読み出した位置に次のデータを書き込ませ
ることを特徴とする請求項２０記載の符号化装置。
【請求項２４】上記記憶手段は、デュアルポートのラ
ンダム・アクセス・メモリであることを特徴とする請求
項２３記載の符号化装置。
【請求項２５】並列連接符号化、縦列連接符号化、並
列連接符号化変調又は縦列連接符号化変調を行うことを
特徴とする請求項１７記載の符号化装置。
【請求項２６】上記要素符号化手段は、畳み込み符号
化を行うことを特徴とする請求項２５記載の符号化装
置。
【請求項２７】複数の要素符号をインターリーブ処理
を介して並列又は縦列に連接して符号化を行う符号化方
法であって、入力されたデータに対して所定の符号化を行う複数の要
素符号化工程と、並列又は縦列に連接される複数の上記要素符号化工程の
それぞれの間に行われ、入力された入力データの順序を
所定のアドレスにしたがって置換して並べ替えて出力デ
ータとして出力するインターリーブ工程とを備え、上記インターリーブ工程は、上記入力データを入力する入力工程と、データを記憶する記憶手段に対して所定の順序で書き込
んだ上記入力データを上記所定の順序と異なる順序で読
み出すインターリーブ動作と、上記所定の順序と異なる
順序で上記記憶手段に対して書き込んだ上記入力データ
を上記所定の順序で読み出すデインターリーブ動作と
が、インターリーブ単位であるフレーム毎に交互に行わ
れるように、上記記憶手段に対するデータの書き込み及
び読み出しを制御する制御工程と、上記出力データを出力する出力工程とを備えることを特
徴とする符号化方法。
【請求項２８】上記制御工程では、２以上の整数ｉと
０以上ｉ未満の整数ｊ，ｋとに対して、ｉで除算した剰
余がｊになる任意の位置の上記入力データが、ｉで除算
した剰余がｋになる位置に上記出力データとして出力さ
れるように、上記記憶手段に対するデータの書き込み及
び読み出しが制御されることを特徴とする請求項２７記
載の符号化方法。
【請求項２９】上記制御工程では、偶数番目の上記入
力データが偶数番目に出力されるとともに、奇数番目の
上記入力データが奇数番目に出力されるように、上記記
憶手段に対するデータの書き込み及び読み出しが制御さ
れることを特徴とする請求項２８記載の符号化方法。
【請求項３０】上記制御工程では、上記記憶手段から
のデータの読み出し動作として、シーケンシャルな順次
読み出しとアドレスにしたがったランダムな読み出しと
をフレーム毎に交互に行わせることを特徴とする請求項
２７記載の符号化方法。
【請求項３１】上記記憶手段は、インターリーブ長の
１／ｉの容量を有する記憶素子がｉ個用いられて構成さ
れるものであり、上記制御工程では、上記記憶手段からのデータの読み出
し動作として、シーケンシャルな順次読み出しとアドレ
スにしたがったランダムな読み出しとを交互に行わせ、
上記記憶手段に対するデータの書き込み動作として、前
時刻にデータを読み出した位置に次のデータを書き込ま
せ、同時刻に同一の記憶素子に対して、読み出し又は書
き込みのいずれかのみを行わせることを特徴とする請求
項３０記載の符号化方法。
【請求項３２】上記記憶手段として、シングルポート
のランダム・アクセス・メモリが用いられることを特徴
とする請求項３１記載の符号化方法。
【請求項３３】上記記憶手段は、インターリーブ長と
同じ容量を有する記憶素子が１個用いられて構成される
ものであり、上記制御工程では、上記記憶手段からのデータの読み出
し動作として、シーケンシャルな順次読み出しとアドレ
スにしたがったランダムな読み出しとを交互に行わせ、
上記記憶手段に対するデータの書き込み動作として、前
時刻にデータを読み出した位置に次のデータを書き込ま
せることを特徴とする請求項３０記載の符号化方法。
【請求項３４】上記記憶手段として、デュアルポート
のランダム・アクセス・メモリが用いられることを特徴
とする請求項３３記載の符号化方法。
【請求項３５】並列連接符号化、縦列連接符号化、並
列連接符号化変調又は縦列連接符号化変調を行うことを
特徴とする請求項２７記載の符号化方法。
【請求項３６】上記要素符号化工程では、畳み込み符
号化が行われることを特徴とする請求項３５記載の符号
化方法。
【請求項３７】複数の要素符号をインターリーブ処理
を介して並列又は縦列に連接して生成された符号の復号
を行う復号装置であって、複数の上記要素符号に対応して設けられ、軟入力とされ
る受信値及び事前確率情報を入力して軟出力復号を行
い、各時刻における軟出力及び／又は外部情報を生成す
る複数の軟出力復号手段と、上記軟出力復号手段によって生成された上記外部情報を
入力し、符号化における上記インターリーブ処理と同一
の置換位置情報に基づいて、上記外部情報の順序を所定
のアドレスにしたがって置換して並べ替えるインターリ
ーブ処理、又は符号化における上記インターリーブ処理
によって並べ替えられた情報の配列を元に戻すように、
上記外部情報の順序を所定のアドレスにしたがって置換
して並べ替えるデインターリーブ処理を行うインターリ
ーブ手段とを備え、上記インターリーブ手段は、データを記憶する記憶手段と、上記記憶手段に対して所定の順序で書き込んだ上記入力
データを上記所定の順序と異なる順序で読み出すインタ
ーリーブ動作と、上記所定の順序と異なる順序で上記記
憶手段に対して書き込んだ上記入力データを上記所定の
順序で読み出すデインターリーブ動作とを、インターリ
ーブ単位であるフレーム毎に交互に行うように、上記記
憶手段に対するデータの書き込み及び読み出しを制御す
る制御手段とを有することを特徴とする復号装置。
【請求項３８】上記制御手段は、２以上の整数ｉと０
以上ｉ未満の整数ｊ，ｋとに対して、ｉで除算した剰余
がｊになる任意の位置の上記入力データが、ｉで除算し
た剰余がｋになる位置に上記出力データとして出力され
るように、上記記憶手段に対するデータの書き込み及び
読み出しを制御することを特徴とする請求項３７記載の
復号装置。
【請求項３９】上記制御手段は、偶数番目の上記入力
データが偶数番目に出力されるとともに、奇数番目の上
記入力データが奇数番目に出力されるように、上記記憶
手段に対するデータの書き込み及び読み出しを制御する
ことを特徴とする請求項３８記載の復号装置。
【請求項４０】上記制御手段は、上記記憶手段からの
データの読み出し動作として、シーケンシャルな順次読
み出しとアドレスにしたがったランダムな読み出しとを
上記フレーム毎に交互に行わせることを特徴とする請求
項３７記載の復号装置。
【請求項４１】上記記憶手段は、インターリーブ長の
１／ｉの容量を有する記憶素子がｉ個用いられて構成さ
れるものであり、上記制御手段は、上記記憶手段からのデータの読み出し
動作として、シーケンシャルな順次読み出しとアドレス
にしたがったランダムな読み出しとを交互に行わせ、上
記記憶手段に対するデータの書き込み動作として、前時
刻にデータを読み出した位置に次のデータを書き込ま
せ、同時刻に同一の記憶素子に対して、読み出し又は書
き込みのいずれかのみを行わせることを特徴とする請求
項４０記載の復号装置。
【請求項４２】上記記憶手段は、シングルポートのラ
ンダム・アクセス・メモリであることを特徴とする請求
項４１記載の復号装置。
【請求項４３】上記記憶手段は、インターリーブ長と
同じ容量を有する記憶素子が１個用いられて構成される
ものであり、上記制御手段は、上記記憶手段からのデータの読み出し
動作として、シーケンシャルな順次読み出しとアドレス
にしたがったランダムな読み出しとを交互に行わせ、上
記記憶手段に対するデータの書き込み動作として、前時
刻にデータを読み出した位置に次のデータを書き込ませ
ることを特徴とする請求項４０記載の復号装置。
【請求項４４】上記記憶手段は、デュアルポートのラ
ンダム・アクセス・メモリであることを特徴とする請求
項４３記載の復号装置。
【請求項４５】上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項３７記載の復
号装置。
【請求項４６】並列連接符号化、縦列連接符号化、並
列連接符号化変調又は縦列連接符号化変調がなされた符
号を繰り返し復号することを特徴とする請求項４５記載
の復号装置。
【請求項４７】上記要素符号は、畳み込み符号である
ことを特徴とする請求項４６記載の復号装置。
【請求項４８】上記軟出力復号手段は、ＢＣＪＲアル
ゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム、又
はＬｏｇ−ＢＣＪＲアルゴリズムに基づく最大事後確率
復号を行うことを特徴とする請求項４５記載の復号装
置。
【請求項４９】複数の要素符号をインターリーブ処理
を介して並列又は縦列に連接して生成された符号の復号
を行う復号方法であって、複数の上記要素符号に対応して設けられ、軟入力とされ
る受信値及び事前確率情報を入力して軟出力復号を行
い、各時刻における軟出力及び／又は外部情報を生成す
る複数の軟出力復号工程と、上記軟出力復号工程にて生成された上記外部情報を入力
し、符号化における上記インターリーブ処理と同一の置
換位置情報に基づいて、上記外部情報の順序を所定のア
ドレスにしたがって置換して並べ替えるインターリーブ
処理、又は符号化における上記インターリーブ処理によ
って並べ替えられた情報の配列を元に戻すように、上記
外部情報の順序を所定のアドレスにしたがって置換して
並べ替えるデインターリーブ処理を行うインターリーブ
工程とを備え、上記インターリーブ工程は、データを入力する入力工程と、データを記憶する記憶手段に対して所定の順序で書き込
んだ上記入力工程にて入力された入力データを上記所定
の順序と異なる順序で読み出すインターリーブ動作と、
上記所定の順序と異なる順序で上記記憶手段に対して書
き込んだ上記入力データを上記所定の順序で読み出すデ
インターリーブ動作とが、インターリーブ単位であるフ
レーム毎に交互に行われるように、上記記憶手段に対す
るデータの書き込み及び読み出しを制御する制御工程
と、上記記憶手段から読み出されたデータを出力データとし
て出力する出力工程とを有することを特徴とする復号方
法。
【請求項５０】上記制御工程では、２以上の整数ｉと
０以上ｉ未満の整数ｊ，ｋとに対して、ｉで除算した剰
余がｊになる任意の位置の上記入力データが、ｉで除算
した剰余がｋになる位置に上記出力データとして出力さ
れるように、上記記憶手段に対するデータの書き込み及
び読み出しが制御されることを特徴とする請求項４９記
載の復号方法。
【請求項５１】上記制御工程では、偶数番目の上記入
力データが偶数番目に出力されるとともに、奇数番目の
上記入力データが奇数番目に出力されるように、上記記
憶手段に対するデータの書き込み及び読み出しが制御さ
れることを特徴とする請求項５０記載の復号方法。
【請求項５２】上記制御工程では、上記記憶手段から
のデータの読み出し動作として、シーケンシャルな順次
読み出しとアドレスにしたがったランダムな読み出しと
をフレーム毎に交互に行わせることを特徴とする請求項
４９記載の復号方法。
【請求項５３】上記記憶手段は、インターリーブ長の
１／ｉの容量を有する記憶素子がｉ個用いられて構成さ
れるものであり、上記制御工程では、上記記憶手段からのデータの読み出
し動作として、シーケンシャルな順次読み出しとアドレ
スにしたがったランダムな読み出しとを交互に行わせ、
上記記憶手段に対するデータの書き込み動作として、前
時刻にデータを読み出した位置に次のデータを書き込ま
せ、同時刻に同一の記憶素子に対して、読み出し又は書
き込みのいずれかのみを行わせることを特徴とする請求
項５２記載の復号方法。
【請求項５４】上記記憶手段として、シングルポート
のランダム・アクセス・メモリが用いられることを特徴
とする請求項５３記載の復号方法。
【請求項５５】上記記憶手段は、インターリーブ長と
同じ容量を有する記憶素子が１個用いられて構成される
ものであり、上記制御工程では、上記記憶手段からのデータの読み出
し動作として、シーケンシャルな順次読み出しとアドレ
スにしたがったランダムな読み出しとを交互に行わせ、
上記記憶手段に対するデータの書き込み動作として、前
時刻にデータを読み出した位置に次のデータを書き込ま
せることを特徴とする請求項５２記載の復号方法。
【請求項５６】上記記憶手段として、デュアルポート
のランダム・アクセス・メモリが用いられることを特徴
とする請求項５５記載の復号方法。
【請求項５７】上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項４９記載の復
号方法。
【請求項５８】並列連接符号化、縦列連接符号化、並
列連接符号化変調又は縦列連接符号化変調がなされた符
号を繰り返し復号することを特徴とする請求項５７記載
の復号方法。
【請求項５９】上記要素符号は、畳み込み符号である
ことを特徴とする請求項５８記載の復号方法。
【請求項６０】上記軟出力復号工程では、ＢＣＪＲア
ルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム、
又はＬｏｇ−ＢＣＪＲアルゴリズムに基づく最大事後確
率復号が行われることを特徴とする請求項５７記載の復
号方法。