JP2002009633A - 復号回路および復号方法、並びに符号化回路および符号化方法 - Google Patents

復号回路および復号方法、並びに符号化回路および符号化方法

Info

Publication number
JP2002009633A
JP2002009633A JP2000183551A JP2000183551A JP2002009633A JP 2002009633 A JP2002009633 A JP 2002009633A JP 2000183551 A JP2000183551 A JP 2000183551A JP 2000183551 A JP2000183551 A JP 2000183551A JP 2002009633 A JP2002009633 A JP 2002009633A
Authority
JP
Japan
Prior art keywords
value
decoding
block
circuit
probability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000183551A
Other languages
English (en)
Inventor
Hachiro Fujita
八郎 藤田
Yoshikuni Miyata
好邦 宮田
Takahiko Nakamura
隆彦 中村
Hideo Yoshida
英夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000183551A priority Critical patent/JP2002009633A/ja
Priority to GB0106823A priority patent/GB2365727A/en
Priority to US09/816,074 priority patent/US20020007474A1/en
Priority to FR0105207A priority patent/FR2810475A1/fr
Priority to CN01117489.7A priority patent/CN1330455A/zh
Publication of JP2002009633A publication Critical patent/JP2002009633A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6563—Implementations using multi-port memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2981—Particular arrangement of the component decoders using as many component decoders as component codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 復号処理に要する時間を低減することが困難
であった。 【解決手段】 入出力インタフェース１を介して符号受
信系列が入力され、通信路値メモリ２Ａ，２Ｂ，２Ｃに
格納される。事前値を初期値０として、符号受信系列の
うちの第１ブロックが復号器４Ａにより復号され、第２
ブロックが復号器４Ｂにより復号され、その復号結果で
ある事後値および外部値のうちの外部値が外部値メモリ
５に格納される。次回の復号の際、その外部値が事前値
として読み出される。そして、所定の回数だけ復号が繰
り返され、最後の回の復号結果のうちの事後値が復号結
果として入出力インタフェース１を介して出力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えばディジタ
ル無線通信およびディジタル磁気記録において発生する
誤りを訂正可能なターボ符号についての復号回路および
復号方法並びに符号化回路および符号化方法に関するも
のである。
【０００２】
【従来の技術】ターボ符号は低信号対雑音比（Signal t
o Noise Ratio，ＳＮＲ）で低い復号誤り率を達成する
誤り訂正符号として近年注目を集めている。ここでは、
まず、ターボ符号への符号化について説明し、次に、タ
ーボ符号の復号について説明する。
【０００３】まずターボ符号への符号化について説明す
る。図１２は符号化レート１／３かつ拘束長３のターボ
符号を符号化する従来の符号化回路を示すブロック図で
ある。図１２（ａ）において、１０１Ａは情報ビット系
列Ｄから第１のパリティビットの系列Ｐ１を生成する要
素符号器であり、１０１Ｂはインタリーバ１０２により
情報ビット系列Ｄを並べ替えて生成された情報ビット系
列Ｄ＊から第２のパリティビットの系列Ｐ２を生成する
要素符号器であり、１０２は所定の写像関係に基づいて
情報ビット系列Ｄのビットｄｉを並べ替えて情報ビット
系列Ｄ＊を生成するインタリーバである。
【０００４】図１２（ｂ）に示す要素符号器１０１Ａ，
１０１Ｂにおいて、１１１は入力されたビットと遅延素
子１１２の出力と遅延素子１１３の出力とを加算する加
算器であり、１１２，１１３は入力されたビットを次の
ビットが入力されるまで遅延させる遅延素子であり、１
１４は加算器１１１の出力と遅延素子１１３の出力とを
加算しパリティビットとして出力する加算器である。
【０００５】次に動作について説明する。図１３は図１
２の要素符号器１０１Ａ，１０１Ｂの状態遷移図であ
り、図１４は図１２の要素符号器１０１Ａ，１０１Ｂの
トレリス線図である。以下、情報ビット系列Ｄのビット
長をＮ（Ｎは正の整数）とし、Ｄ＝｛ｄ０，ｄ１，・・
・，ｄＮ−２，ｄＮ−１｝と表記する。
【０００６】初期状態では、要素符号器１０１Ａ，１０
１Ｂの遅延素子１１２，１１３には初期値０がセットさ
れる。
【０００７】次に、情報ビット系列Ｄが要素符号器１０
１Ａとインタリーバ１０２に入力され、インタリーバ１
０２は、情報ビット系列Ｄの各ビットの並べ替えを実行
する。このとき、Ｎ個のビットｄ０，・・・，ｄＮ−１
の下付きのＮ個の整数０，・・・，Ｎ−１が並べ替えら
れる。ここで、式（１）に示すように、その並べ替えの
写像を「ＩＮＴ」で表し、その逆写像を「ＤＥＩＮＴ」
で表す。なお、ＤＥＩＮＴ（ＩＮＴ（ｋ））＝ｋおよび
ＩＮＴ（ＤＥＩＮＴ（ｋ））＝ｋが成り立つ。 ＩＮＴ：Ｋ∋ｋ→ＩＮＴ（ｋ）∈Ｋ ＤＥＩＮＴ：Ｋ∋ｋ→ＤＥＩＮＴ（ｋ）∈Ｋ ・・・（１）
【０００８】そして、インタリーバ１０２により生成さ
れた情報ビット系列Ｄ＊（Ｄ＊＝｛ｄ＊ ｋ｝，ｄ＊ ｋ＝
ｄＩＮＴ（ｋ），ｋ＝０，１，・・・，Ｎ−１）は、要
素符号器１０１Ｂに入力される。
【０００９】要素符号器１０１Ａでは、時点ｋにおいて
情報ビットｄｋが入力され、加算器１１１によりその情
報ビットｄｋと遅延素子１１２，１１３に保持されてい
るビット値との排他的論理和が演算され、遅延素子１１
２および加算器１１４に入力される。
【００１０】そして、加算器１１４の出力と遅延素子１
１３に保持されている値との排他的論理和が演算され、
その演算結果がパリティビットｐ１ｋとして出力され
る。
【００１１】なお、遅延素子１１２は次の情報ビットｄ
ｋ＋１が入力されるまで情報ビットｄｋを保持し、その
情報ビットｄｋを遅延素子１１３に入力し、遅延素子１
１３はその情報ビットｄｋが入力されるまで１つ前の情
報ビットｄｋ−１を保持する。
【００１２】同様に、要素符号器１０１Ｂでは、時点ｋ
においてｄ＊ ｋが入力され、パリティビットｐ２ｋが生
成され出力される。
【００１３】すなわち、時点ｋにおいて、情報ビット、
第１のパリティビット、第２のパリティビットの３ビッ
ト（ｄｋ，ｐ１ｋ，ｐ２ｋ）がまとめて出力される。
【００１４】要素符号器１０１Ａ，１０１Ｂの状態は、
図１３および図１４に示すように、情報ビットｄｋの入
力毎に新たな状態に遷移し、要素符号器１０１Ａ，１０
１Ｂにより生成されるパリティビットｐ１ｋ，ｐ２
ｋは、要素符号器１０１Ａ，１０１Ｂの状態、すなわち
遅延素子１１２，１１３に保持されている値と要素符号
器１０１Ａ，１０１Ｂに入力される情報ビットｄｋ，ｄ
＊ ｋにより定まる。
【００１５】図１３の状態遷移図では、円内に記載の２
ビットの数値は要素符号器１０１Ａ，１０１Ｂの遅延素
子１１２と遅延素子１１３に保持されている値を表す。
例えば「０１」は遅延素子１１２に０が保持され、遅延
素子１１３に１が保持されていることを表す。また矢印
に付随する２ビットの数値は、入力された情報ビットｄ
ｋと生成されるパリティビットｐｉｋ（ｉ＝１，２）を
表す。例えば「１０」は情報ビットｄｋが１であり、パ
リティビットｐｉｋが０であることを表す。
【００１６】図１４のトレリス線図では、時系列に沿っ
た要素符号器１０１Ａ，１０１Ｂの状態の遷移が示され
ている。図１３に示すように、時点ｋの各状態から次の
時点ｋ＋１の２つの状態へ遷移可能であり、また、各時
点ｋの各状態へは前の時点ｋ−１の２つの状態から遷移
可能であるため、図１４に示すように、要素符号器１０
１Ａ，１０１Ｂの状態は、情報ビットが入力される毎
に、その情報ビットと遅延素子１１２，１１３に保持さ
れている値に応じて２つの状態のいずれかに遷移する。
【００１７】なお、ターボ符号の符号化回路では、最後
の情報ビットが符号化された後、要素符号器１０１Ａ，
１０１Ｂの状態遷移が終結する。
【００１８】その場合、要素符号器１０１Ａに最後の情
報ビットｄＮ−１が入力された後、要素符号器１０１Ａ
の状態を「００」、すなわち遅延素子１１２，１１３の
内容をともに０にするために、付加的な２つの情報ビッ
ト（ｄＮ，ｄＮ＋１）が要素符号器１０１Ａに入力され
る。なお、付加的な２つの情報ビット（ｄＮ，
ｄＮ＋ １）は有効な情報を表すものではない。これに応
じて、付加的な２つのパリティビット（ｐ１Ｎ，ｐ１
Ｎ＋１）が生成される。
【００１９】同様に、要素符号器１０１Ｂに情報ビット
ｄ＊ Ｎ−１＝ｄＩＮＴ（Ｎ−１）が入力された後、付加
的な２つの情報ビットｄ＊ Ｎ，ｄ＊ Ｎ＋１が入力されて
要素符号器１０１Ｂの状態が「００」に戻される。これ
に対応して、付加的な２つのパリティビットｐ２Ｎ，ｐ
２Ｎ＋１が生成される。
【００２０】すなわち、要素符号器１０１Ａ，１０１Ｂ
の状態は、情報ビット系列Ｄの符号化開始時（時点ｋ＝
０）には、初期状態「００」となっており、その後、情
報ビットの入力毎にトレリス線図上の状態を遷移してい
き、情報ビット系列Ｄの符号化終了時（時点ｋ＝Ｎ＋
２）には、初期状態「００」に戻る。なお、状態遷移を
終結するための、最後の８ビットｄＮ，ｄＮ＋１，ｐ１
Ｎ，ｐ１Ｎ＋１，ｄ＊ Ｎ，ｄ＊ Ｎ＋１，ｐ２Ｎ，ｐ２
Ｎ＋１はテイルビットと呼ばれる。
【００２１】以上のように、情報ビット系列Ｄ＝
｛ｄ０，ｄ１，・・・，ｄＮ−２，ｄＮ− １｝および付
加情報ビット｛ｄＮ，ｄＮ＋１，ｄ＊ Ｎ，ｄ＊ Ｎ＋１｝
から第１および第２のパリティビット系列Ｐ１＝｛ｐ１
０，ｐ１１，・・・，ｐ１Ｎ−２，ｐ１Ｎ−１，ｐ
１Ｎ，ｐ１Ｎ＋１｝，Ｐ２＝｛ｐ２０，ｐ２１，・・
・，ｐ２Ｎ −２，ｐ２Ｎ−１，ｐ２Ｎ，ｐ２Ｎ＋１｝が
生成され、情報ビット系列および付加情報ビット並びに
第１および第２のパリティビット系列が出力される。な
お、情報ビット系列をインタリーブして生成された情報
ビット系列Ｄ＊は、情報ビット系列Ｄの単に並べ替えた
ものであるので特に出力されない。
【００２２】このように出力される情報ビット系列およ
び付加情報ビット並びに第１および第２のパリティビッ
ト系列は、ターボ符号として、所定の通信路を介して送
信されたり、記録媒体に記録されたりする。そして、そ
のターボ符号は、符号受信系列として復号回路側で受信
された後もしくは読み出された後、復号される。
【００２３】以下、情報ビットｄｋ（ｋ＝０，１，・・
・，Ｎ−１）および付加情報ビットｄｋ（ｋ＝Ｎ，Ｎ＋
１）の受信信号をｘｋとし、付加情報ビットｄ＊ ｋ（ｋ
＝Ｎ，Ｎ＋１）の受信信号をｘ＊ ｋとし、第１のパリテ
ィビットｐ１ｋ（ｋ＝０，１，・・・，Ｎ＋１）の受信
信号をｙ１ｋとし、第２のパリティビットｐ２ｋ（ｋ＝
０，１，・・・，Ｎ＋１）の受信信号をｙ２ｋとする。
また、ｋ＝０，１，・・・，Ｎ−１については、ｘ＊ ｋ
＝ｘＩＮＴ（ｋ）とする。
【００２４】そして、系列Ｘ１，Ｘ２，Ｙ１，Ｙ２をＸ
１＝｛ｘｋ（ｋ＝０，１，・・・，Ｎ＋１）｝，Ｘ２＝
｛ｘ＊ ｋ（ｋ＝０，１，・・・，Ｎ＋１）｝，Ｙ１＝
｛ｙ１ ｋ（ｋ＝０，１，・・・，Ｎ＋１）｝，Ｙ２＝
｛ｙ２ｋ（ｋ＝０，１，・・・，Ｎ＋１）｝と定義する
と、系列Ｘ１と系列Ｙ１が要素符号器１０１Ａに対応す
る受信系列であり、系列Ｘ２と系列Ｙ２が要素符号器１
０１Ｂに対応する受信系列である。以下、系列｛Ｘ１，
Ｙ１｝を第１の符号受信系列と呼び、系列｛Ｘ２，Ｙ
２｝を第２の符号受信系列と呼ぶ。
【００２５】次に、ターボ符号の復号について説明す
る。ターボ符号の復号方法としては、例えば「ターボ符
号の基礎」（荻原春生著、トリケップス社発行）に記載
されている、軟出力ビタビアルゴリズム(Soft Output V
iterbi Algorithm，ＳＯＶＡ）やＭＡＰ復号法（Maximu
m A Posteriori probability、最大事後確率）あるいは
ＬｏｇＭＡＰ復号法などが知られている。
【００２６】ここでは、一例として、ＭＡＰ復号法によ
る、前述した符号化レート１／３かつ拘束長３のターボ
符号の復号について説明する。図１５はターボ符号の従
来の復号回路のブロック図である。図において、２０１
Ａは通信路値Ｘ１，Ｙ１および事前値ＬａからＭＡＰ復
号法に従って外部値Ｌｅを生成する復号器であり、２０
１Ｂは通信路値Ｘ１をインタリーブした通信路値Ｘ２
（＝Ｘ１＊）、通信路値Ｙ２および事前値Ｌａ＊からＭ
ＡＰ復号法に従って外部値Ｌｅ＊および事後値Ｌ ＊を生
成する復号器であり、２０２Ａは所定の写像関係に基づ
いて外部値ＬｅのビットＬｅｋを並べ替え、事前値Ｌａ
＊ ｋを生成するインタリーバであり、２０２Ｂは所定の
写像関係に基づいて通信路値Ｘのビットｘｋを並べ替
え、ビット系列Ｘ＊＝｛ｘ＊ ｋ｝を生成するインタリー
バであり、２０３は外部値Ｌｅ＊ ｋを逆写像するデイン
タリーバであり、２０４は事後値の正負により情報ビッ
トの値を推定する判定器である。
【００２７】次に動作について説明する。図１６は図１
５の復号器２０１Ａ，２０１Ｂについてのトレリス線図
上のパスの例を示す図である。
【００２８】復号器２０１Ａは、入力された通信路値Ｘ
１，Ｙ１および事前値Ｌａ（Ｌａ＝｛Ｌａｋ（ｋ＝０，
１，・・・，Ｎ＋１）｝）から式（２）に従って事後値
Ｌｋ（対数事後確率比）を計算する。この事後値Ｌｋは
情報ビットｄｋの信頼度を表すものであり、情報ビット
ｄｋの値が１である確率が高ければ正の大きな値とな
り、情報ビットｄｋの値が０である確率が高ければ負の
大きな値となる。
【数１】
【００２９】このときの事後値Ｌｋの計算について詳細
に説明する。まず、復号器２０１Ａは、各時点ｋにおい
て式（３）に従って状態遷移確率γ ｋ（ｍ＊，ｍ）
（ｍ，ｍ＊＝０，１，２，３）を計算する。なお、状態
遷移確率γｋ（ｍ＊，ｍ）はビタビアルゴリズムにおけ
るブランチメトリックに相当する量であり、時点ｋにお
いて状態ｍ＊から時点ｋ＋１において状態ｍへ遷移する
確率を表す。 γｋ（ｍ＊，ｍ） ＝Ｐ（ｙ１ｋ｜ｐ）Ｐ（ｘｋ｜ｉ）Ｐ（ｄｋ＝ｉ） ・・・（３） ここで、ｉは遷移時の情報ビットであり、ｐは遷移時の
パリティビットである。
【００３０】式（３）のうち、Ｐ（ｒ｜ｂ）はビットｂ
を送信した上で受信信号としてｒを受信する確率であ
る。また、Ｐ（ｄｋ＝ｉ）は情報ビットｄｋがｉである
事前確率であり、事前値Ｌａｋから式（４）に従って計
算される。
【数２】
【００３１】なお、第１回目の復号では事前値Ｌａ
ｋ（ｋ＝０，１，・・・，Ｎ−１）を０に設定する。ま
た、テイルビット部分の付加情報ビットｘｋ（ｋ＝Ｎ，
Ｎ＋１）の事前値Ｌａｋ（ｋ＝Ｎ，Ｎ＋１）は常に０に
設定する。
【００３２】このように計算された状態遷移確率γ
ｋ（ｍ，ｍ＊）は図示せぬメモリに格納される。
【００３３】次に、復号器２０１Ａは、計算した状態遷
移確率γｋ（ｍ，ｍ＊）（ｍ，ｍ＊＝０，１，２，３）
から式（５）に示す順方向再帰式に従って順方向のパス
の確率αｋ（ｍ）（ｍ＝０，１，２，３）をｋ＝０から
ｋ＝Ｎ＋１まで順番に計算し、図示せぬメモリに格納す
る。なお、順方向のパス確率の初期値α０（ｍ）（ｍ＝
０，１，２，３）は式（６）に従って設定される。
【数３】
【数４】
【００３４】すなわち、確率αｋ（ｍ）は、トレリス線
図上において、時点ｋ＝０の初期状態ｍ＝０から時点の
進行に沿って（すなわち順方向に）遷移する符号器の状
態が時点ｋで状態ｍに到達する確率であり、時点の進行
方向に沿って逐次的に計算される。また、後述の確率β
ｋ（ｍ）は、最終状態から時点の進行を遡って（すなわ
ち逆方向に進行して）符号器の状態が時点ｋで状態ｍに
到達する確率である。
【００３５】例えば図１６（ａ）に示すように時点ｋに
おいて状態ｍ＝１である場合のパスの確率αｋ（１）
は、時点ｋ−１における状態ｍ＝０であるパスの確率α
ｋ−１（０）と時点ｋ−１における状態ｍ＝２であるパ
スの確率αｋ−１（２）から式（７）に従って計算され
る。 αｋ（１）＝γｋ−１（０，１）αｋ−１（０） ＋γｋ−１（２，１）αｋ−１（２） ・・・（７）
【００３６】復号器２０１Ａは、順方向のすべてのパス
の確率αｋ（ｍ）を計算した後、式（８）に示す逆方向
再帰式に従って逆方向のパスの確率βｋ（ｍ）（ｍ＝
０，１，２，３）を計算する。
【数５】
【００３７】このとき、復号器２０１Ａは、図示せぬメ
モリに格納された状態遷移確率γｋ（ｍ，ｍ＊）を読み
出し、式（８）に従って逆方向のパスの確率βｋ（ｍ）
を、ｋ＝Ｎ＋１からｋ＝０まで順番に計算し、図示せぬ
メモリに格納する。なお、逆方向のパスの初期値β
Ｎ＋２（ｍ）（ｍ＝０，１，２，３）は式（９）に従っ
て設定される。
【数６】
【００３８】例えば図１６（ｂ）に示すように時点ｋに
おいて状態ｍ＝２である場合のパスの確率βｋ（２）
は、時点ｋ＋１における状態ｍ＝０であるパスの確率β
ｋ＋１（０）と時点ｋ＋１における状態ｍ＝１であるパ
スの確率βｋ＋１（１）から式（１０）に従って計算さ
れる。 βｋ（２）＝γｋ（２，０）βｋ＋１（０） ＋γｋ（２，１）βｋ＋１（１） ・・・（１０）
【００３９】さらに、復号器２０１Ａは、逆方向のパス
の確率βｋ（ｍ）の計算と並行して式（１１）に従って
事後値Ｌｋを計算する。
【数７】
【００４０】このとき、復号器２０１Ａは、図示せぬメ
モリから逆方向のパスの確率βｋ＋ １（ｍ＊）、状態遷
移確率γｋ（ｍ，ｍ＊）、順方向のパスの確率α
ｋ（ｍ）を読み出し、式（２）の事後値Ｌｋを式（１
１）に従って計算する。なお、式（１１）の分母は情報
ビットｄｋが０である場合のすべての状態遷移ｍ→ｍ＊
についての総和であり、式（１１）の分子は情報ビット
ｄｋが１である場合のすべての状態遷移ｍ→ｍ＊につい
ての総和である。
【００４１】式（１１）の事後値Ｌｋは式（１２）に示
すように３つの項に分解される。第１項Ｌｃ・ｘｋは通
信路値ｘｋから得られる値（Ｌｃは通信路に依存する定
数であり、以下、簡単のためにこの値Ｌｃ・ｘｋを単に
通信路値という。）であり、第２項Ｌａｋは状態遷移確
率γｋ（ｍ，ｍ＊）を計算するために使用する事前値で
あり、第３項Ｌｅｋは符号の拘束による事後値の増分で
ある外部値である。
【数８】
【００４２】また、復号器２０１Ａは、式（１３）に従
って、この外部値Ｌｅｋを計算し、図示せぬメモリに格
納する。 Ｌｅｋ＝Ｌｋ−Ｌｃ・ｘｋ−Ｌａｋ ・・・（１３）
【００４３】このようにして、復号器２０１Ａは外部値
Ｌｅ＝｛Ｌｅ０，Ｌｅ１，・・・ＬｅＮ−２，Ｌｅ
Ｎ−１｝を計算し、インタリーバ２０２Ａに入力する。
【００４４】インタリーバ２０２Ａは、入力された外部
値Ｌｅの順番を並べ替えて、復号器２０１Ｂで使用され
る事前値Ｌａ＊＝｛Ｌａ＊ ｋ＝ＬｅＩＮＴ（ｋ）（ｋ＝
０，１，・・・，Ｎ−１）｝を生成する。
【００４５】復号器２０１Ｂは、通信路値Ｘ２，Ｙ２お
よび事前値Ｌａ＊から、復号器２０１Ａと同様にして、
事後値Ｌ＊ ｋおよび外部値Ｌｅ＊＝｛Ｌｅ＊ ０，Ｌｅ＊
１，・・・，Ｌｅ＊ Ｎ−２，Ｌｅ＊ Ｎ−１｝を計算す
る。この外部値Ｌｅ＊はデインタリーバ２０３に入力さ
れる。
【００４６】デインタリーバ２０３は、その外部値Ｌｅ
＊を所定の逆写像に従って並び替え、復号器２０１Ａで
使用される事前値Ｌａ＝｛Ｌａｋ＝Ｌｅ＊
ＤＥＩＮＴ（ｋ）｝を生成する。
【００４７】以上の処理によりターボ符号の１回の復号
が完了する。ターボ符号の復号ではこの処理を複数回繰
り返して事後値の精度向上を図り、最終回において復号
器２０１Ｂにより計算された事後値Ｌ＊ ｋが判定器２０
４に入力される。判定器２０４は、式（１４）に従っ
て、その事後値Ｌｋの正負により情報ビットｄｋの値を
判定する。
【数９】
【００４８】図１７は従来の復号回路による第１および
第２の符号受信系列の復号を説明するタイミングチャー
トである。上述のように、復号器２０１Ａは、第１の符
号受信系列に対して、ｋ＝０からｋ＝Ｎ＋１まで順番に
１時点ずつ状態遷移確率を計算し、それに並行して、順
方向のパスの確率αｋ（ｍ）を計算し（ステップ１）、
その後、ｋ＝Ｎ＋２からｋ＝１まで順番に１時点ずつ逆
方向のパスの確率βｋ（ｍ）を計算し、それに並行し
て、事後値Ｌｋを計算し、外部値Ｌｅｋを計算する（ス
テップ２）。これにより、第１の符号受信系列の復号が
完了する。その後に、復号器２０１Ｂは、第２の符号受
信系列に対して同様の処理を実行して（ステップ３，
４）、事後値Ｌ＊ ｋおよび外部値Ｌｅ＊ ｋを計算する。
【００４９】以上でターボ符号の１回の復号が完了す
る。したがって、図１７に示すように、ターボ符号の符
号長をＮとすると、１回の復号に要するステップ数は４
Ｎである。
【００５０】
【発明が解決しようとする課題】従来の復号回路および
復号方法は以上のように構成されているので、受信系列
や外部値にインタリーブまたはデインタリーブを施すた
め、受信系列または外部値のすべてが揃うまで待たなけ
ればならず、リアルタイムに復号を実行することが困難
であるとともに、復号処理に要する時間を低減すること
が困難であるなどの課題があった。
【００５１】また、従来の復号回路および復号方法は以
上のように構成されているので、復号処理のステップ数
が符号長に比例し、符号長が大きい場合には復号遅延が
大きくなり、リアルタイムに復号を実行することが困難
であるとともに、復号処理に要する時間を低減すること
が困難であるなどの課題があった。
【００５２】さらに、ターボ符号の復号では復号に必要
なメモリ容量が符号長に比例するため、また、計算した
順方向のパスの確率を記憶しておく必要があるため、符
号長の長いまたは拘束長が大きい（要素符号器の状態数
が多い）場合、メモリの容量を低減し、回路規模を低減
することが困難であるなどの課題があった。
【００５３】この発明は上記のような課題を解決するた
めになされたもので、符号受信系列を時間方向において
複数のブロックに分割し、各ブロックを並行して復号す
るようにして、分割数をｎとすると、復号に要する時間
を１／ｎに低減することができる復号回路および復号方
法を得ることを目的とする。
【００５４】また、この発明は符号受信系列を時間方向
において複数のブロックに分割し、各ブロックを順番に
復号するようして、符号受信系列の分割数をｎとする
と、順方向のパス確率を格納するパスメトリックメモリ
の容量を約１／ｎに低減することができる復号回路およ
び復号方法を得ることを目的とする。
【００５５】
【課題を解決するための手段】この発明に係る復号回路
は、符号受信系列を時間方向において複数のブロックに
分割し、各ブロックを並行して復号する複数の復号器を
備えるものである。
【００５６】この発明に係る復号回路は、符号受信系列
を時間方向において複数のブロックに分割し、各ブロッ
クを順番に復号する１つの復号器を備えるものである。
【００５７】この発明に係る復号回路は、各復号器に、
各ブロックの通信路値および事前値から順方向および逆
方向の状態遷移確率を計算する遷移確率計算回路と、順
方向の状態遷移確率に基づいて順方向のパス確率を計算
し、逆方向の状態遷移確率に基づいて逆方向のパス確率
を計算するパス確率計算回路と、順方向のパス確率、逆
方向の状態遷移確率および逆方向のパス確率に基づいて
事後値を計算する事後値計算回路と、その事後値から情
報ビットに対応する通信路値および事前値を減算して外
部値を計算する外部値計算回路とを有するものである。
【００５８】この発明に係る復号回路は、複数の復号器
のそれぞれが、最後に計算した順方向のパス確率および
逆方向のパス確率のいずれか一方を他の復号器へ入力
し、他の復号器から入力された順方向または逆方向のパ
ス確率を順方向または逆方向のパス確率の初期値に設定
するようにしたものである。
【００５９】この発明に係る復号回路は、復号器に、パ
ンクチャされた符号の符号受信系列のうちの、パンクチ
ャされたビットに対応する通信路値に信頼度の最も低い
値を挿入するデパンクチャ回路を有するものである。
【００６０】この発明に係る復号回路は、復号器が、各
ブロックの入力が完了するとそのブロックの復号を開始
し、事後値を出力する際、先頭のブロックから順番にそ
のブロックの各通信路値に対応する事後値を出力するよ
うにしたものである。
【００６１】この発明に係る復号回路は、復号器が、入
力が未完了であるブロックから事後値を生成し、その事
後値に対応する事前値を、入力が完了しているブロック
の復号のための事前値とするようにしたものである。
【００６２】この発明に係る復号回路は、符号受信系列
を複数のブロックに分割する際に、各ブロックをオーバ
ーラップさせるようにしたものである。
【００６３】この発明に係る復号方法は、符号受信系列
を時間方向において複数のブロックに分割し、各ブロッ
クを並行して復号するものである。
【００６４】この発明に係る復号方法は、符号受信系列
を時間方向において複数のブロックに分割し、各ブロッ
クを順番に復号するものである。
【００６５】この発明に係る符号化回路は、情報ビット
系列をインタリーブするインタリーバと、情報ビット系
列またはインタリーバによりインタリーブされた系列か
らそれぞれパリティビット系列を生成する複数の要素符
号器と、複数の要素符号器により生成された複数のパリ
ティビット系列に対してパンクチャ処理を実行し、パリ
ティビット系列の数を減らすパンクチャ回路とを備える
ものである。
【００６６】この発明に係る符号化方法は、情報ビット
系列をインタリーブするステップと、情報ビット系列ま
たはインタリーブした系列からそれぞれパリティビット
系列を生成するステップと、生成した複数のパリティビ
ット系列に対してパンクチャ処理を実行し、パリティビ
ット系列の数を減らすステップとを備えるものである。
【００６７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による復
号回路の構成を示すブロック図であり、図２は図１にお
ける復号器の構成を示すブロック図である。
【００６８】図１において、１は符号受信系列として受
信された通信路値を入力するとともに、復号結果を出力
する入出力インタフェースであり、２Ａ，２Ｂ，２Ｃは
入出力インタフェース１を介して入力された通信路値を
格納する複数の通信路値メモリであり、３は複数の復号
器４Ａ，４Ｂから出力されるターボ符号の各ブロックの
復号結果を格納する出力バッファであり、４Ａ，４Ｂは
ターボ符号を構成する複数のブロックを軟入力軟出力復
号する複数の復号器であり、５はターボ符号の軟入力軟
出力復号により計算される外部値を格納する外部値メモ
リである。
【００６９】図２に示す復号器４Ａ，４Ｂにおいて、１
１は複数の通信路値メモリ２Ａ，２Ｂ，２Ｃから通信路
値を読み出す通信路値メモリインタフェースであり、１
２は通信路値と外部値から状態遷移確率を計算する遷移
確率計算回路であり、１３は状態遷移確率から、順方向
再帰式に従って順方向のパス確率を計算し、逆方向再帰
式に従って逆方向のパス確率を計算するパス確率計算回
路であり、１４は順方向および逆方向のパス確率を一時
的に記憶する記憶回路であり、１５は順方向のパス確率
を格納するパスメトリックメモリであり、１６は順方向
および逆方向のパス確率並びに状態遷移確率から事後値
を計算する事後値計算回路であり、１７は事後値から外
部値を計算する外部値計算回路であり、１８は外部値メ
モリ５との間で外部値の授受を実行する外部値メモリイ
ンタフェースであり、１９は記憶回路１４にパス確率の
初期値を設定する初期値設定回路である。なお、通信路
値メモリインタフェース１１および外部値メモリインタ
フェース１８は図示せぬインタリーブテーブルを有す
る。
【００７０】なお、通信路値メモリ２Ａ，２Ｂ，２Ｃお
よび出力バッファ３は２つの入出力ポートを有するマル
チポートメモリであり、外部値メモリ５は４つの入出力
ポートを有し、同時に２つのポートからの読み出し、２
つのポートからの書き込みの可能なマルチポートメモリ
である。
【００７１】次に動作について説明する。図３は実施の
形態１による復号回路の動作について説明するフローチ
ャートであり、図４は実施の形態１による復号回路の動
作について説明するタイミングチャートである。
【００７２】ここでは、符号化レート１／３かつ拘束長
３のターボ符号に対する動作について説明する。実施の
形態１では説明を簡単にするために情報ビット長を２Ｎ
とする。なお、記号などは上述のものと同様な意味を有
するものとする。また、他の符号化レート、他の拘束長
のターボ符号も同様に復号可能であることはもちろんで
ある。
【００７３】まず、情報ビット系列（付加情報の４ビッ
トも含む）の受信系列Ｘ＝｛ｘ０，ｘ１，・・・，ｘ
２Ｎ−１，ｘ２Ｎ，ｘ２Ｎ＋１，ｘ＊ ２Ｎ，ｘ＊
２Ｎ＋１｝、第１のパリティビット系列Ｐ１の受信系列
Ｙ１＝｛ｙ１０，ｙ１１，・・・，ｙ１２Ｎ−１，ｙ１
２Ｎ，ｙ１２Ｎ＋１｝、第２のパリティビット系列Ｐ２
の受信系列Ｙ２＝｛ｙ２０，ｙ２１，・・・，ｙ２
２Ｎ−１，ｙ２２Ｎ，ｙ２２Ｎ＋１｝が入出力インタフ
ェース１に入力されると、系列Ｘは通信路値メモリ２Ａ
に格納され、系列Ｙ１は通信路値メモリ２Ｂに格納さ
れ、系列Ｙ２は通信路値メモリ２Ｃに格納される。
【００７４】なお、ｘｋ（ｋ＝０，１，・・・，２Ｎ＋
１）は通信路値メモリ２Ａのアドレスｋに格納され、ｘ
＊ ２Ｎ，ｘ＊ ２Ｎ＋１は通信路値メモリ２Ａのアドレス
２Ｎ＋２，２Ｎ＋３に格納され、ｙ１ｋ（ｋ＝０，１，
・・・，２Ｎ＋１）は通信路値メモリ２Ｂのアドレスｋ
に格納され、ｙ２ｋ（ｋ＝０，１，・・・，２Ｎ＋１）
は通信路値メモリ２Ｃのアドレスｋに格納される。
【００７５】ここで符号受信系列Ｘに基づく系列Ｘ１，
Ｘ２を次のように定義する。 Ｘ１＝｛ｘｋ（ｋ＝０，１，・・・，２Ｎ＋１）｝ Ｘ２＝｛ｘ＊ ｋ＝ｘＩＮＴ（ｋ）（ｋ＝０，１，・・
・，２Ｎ−１），ｘ＊ ２Ｎ，ｘ＊ ２Ｎ＋１｝
【００７６】このようにすると、系列Ｘ１，Ｙ１はター
ボ符号器の第１の要素符号器の情報ビット系列とパリテ
ィビット系列に対応する受信系列であり、系列Ｘ２，Ｙ
２はターボ符号の第２の要素符号器の情報ビット系列と
パリティビット系列に対応する受信系列である。以下、
｛Ｘ１，Ｙ１｝を第１の符号受信系列と呼び、｛Ｘ２，
Ｙ２｝を第２の符号受信系列と呼ぶ。
【００７７】ここで、系列Ｘ１，Ｘ２，Ｙ１，Ｙ２をそ
れぞれ２分割した部分系列Ｘ１１，Ｘ１２，Ｘ２１，Ｘ
２２，Ｙ１１，Ｙ１２，Ｙ２１，Ｙ２２を次に示すよう
に定義する。 Ｘ１１＝｛ｘｋ（ｋ＝０，１，・・・，Ｎ−１）｝ Ｘ１２＝｛ｘｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ＋
１）｝ Ｘ２１＝｛ｘ＊ ｋ（ｋ＝０，１，・・・，Ｎ−１）｝ Ｘ２２＝｛ｘ＊ ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ＋
１）｝ Ｙ１１＝｛ｙ１ｋ（ｋ＝０，１，・・・，Ｎ−１）｝ Ｙ１２＝｛ｙ１ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ＋
１）｝ Ｙ２１＝｛ｙ２ｋ（ｋ＝０，１，・・・，Ｎ−１）｝ Ｙ２２＝｛ｙ２ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ＋
１）｝
【００７８】これらの部分系列に基づくと、第１の符号
受信系列｛Ｘ１，Ｙ１｝は、第１ブロックＢ１１＝｛Ｘ
１１，Ｙ１１｝および第２ブロックＢ１２＝｛Ｘ１２，
Ｙ１２｝で構成され、第２の符号受信系列｛Ｘ２，Ｙ
２｝は、第１ブロックＢ２１＝｛Ｘ２１，Ｙ２１｝およ
び第２ブロックＢ２２＝｛Ｘ２２，Ｙ２２｝で構成され
ている。
【００７９】そして、復号器４Ａ，４Ｂはまずステップ
ＳＴ１において第１の符号受信系列の復号のための事前
値Ｌａｋを初期値０とし、復号器４Ａは、ステップＳＴ
２Ａにおいて、通信路値メモリ２Ａ，２Ｂから、第１の
符号受信系列の第１ブロックＢ１１を構成する通信路値
を読み出し、第１の符号受信系列の第１ブロックＢ１１
を復号し、図４に示すようにそれに並行して復号器４Ｂ
は、ステップＳＴ２Ｂにおいて、通信路値メモリ２Ａ，
２Ｂから、第１の符号受信系列の第２ブロックＢ１２を
構成する通信路値を読み出し、第１の符号受信系列の第
２ブロックＢ１２を復号する。
【００８０】このとき復号器４Ａは、まず、第１の符号
受信系列の第１ブロックＢ１１＝｛Ｘ１１，Ｙ１１｝か
ら順方向再帰式に従って順方向のパス確率αｋ（ｋ＝
０，１，・・・，Ｎ）を計算し、逆方向再帰式に従って
逆方向のパス確率βｋ（ｋ＝Ｎ，Ｎ−１，・・・，１）
を計算する。そして復号器４Ａは、その順方向のパス確
率αｋ、逆方向のパス確率βｋなどから事後値Ｌｋ（ｋ
＝０，１，・・・，Ｎ−１）を計算し、情報ビットの前
半分ｄｋの外部値Ｌｅｋ（ｋ＝０，１，・・・，Ｎ−
１）を計算する。
【００８１】一方、それに並行して復号器４Ｂは、第１
の符号受信系列の第２ブロックＢ１２＝｛Ｘ１２，Ｙ１
２｝から順方向再帰式に従って順方向のパス確率α
ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ＋１）を計算し、逆
方向再帰式に従って逆方向のパス確率βｋ（ｋ＝２Ｎ＋
１，２Ｎ，・・・，Ｎ）を計算する。そして復号器４Ｂ
はその順方向のパス確率αｋ、逆方向のパス確率βｋな
どから事後値Ｌｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−
１）を計算し、情報ビットの後半分ｄｋの外部値Ｌｅ ｋ
（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）を計算する。
【００８２】なお、第１の符号受信系列の第２ブロック
Ｂ１２にはテイルビットのうちの付加情報ビットが含ま
れるが、付加情報ビットの事後値と外部値は計算しな
い。
【００８３】このようにして復号器４Ａ，４Ｂが並列に
動作して第１の符号受信系列｛Ｘ１，Ｙ１｝のＭＡＰ復
号が実行される。
【００８４】そして、ステップＳＴ３において、復号器
４Ａ，４Ｂは、生成した外部値Ｌｅ ｋをインタリーブし
て第２の符号受信系列の復号のための事前値Ｌ＊ａｋを
生成する。復号器４Ａは、ステップＳＴ４Ａにおいて、
通信路値メモリ２Ａ，２Ｃから、第２の符号受信系列の
第１ブロックＢ２１を構成する通信路値を読み出し、第
２の符号受信系列の第１ブロックＢ２１を復号し、図４
に示すようにそれに並行して復号器４Ｂは、ステップＳ
Ｔ４Ｂにおいて、通信路値メモリ２Ａ，２Ｃから、第２
の符号受信系列の第２ブロックＢ２２を構成する通信路
値を読み出し、第２の符号受信系列の第２ブロックＢ２
２を復号し、事後値Ｌｋを生成して適宜出力バッファ３
に格納するとともに、外部値Ｌｅ＊ ｋを生成して外部値
メモリ５に記憶する。
【００８５】このとき復号器４Ａは、まず、第２の符号
受信系列の第１ブロックＢ２１＝｛Ｘ２１，Ｙ２１｝か
ら順方向再帰式に従って順方向のパス確率αｋ（ｋ＝
０，１，・・・，Ｎ）を計算し、逆方向再帰式に従って
逆方向のパス確率βｋ（ｋ＝Ｎ，Ｎ−１，・・・，１）
を計算する。そして復号器４Ａは、その順方向のパス確
率αｋ、逆方向のパス確率βｋなどから事後値Ｌｋ（ｋ
＝０，１，・・・，Ｎ−１）を計算し、インタリーブし
た情報ビットの前半分ｄ＊ ｋの外部値Ｌｅ＊ ｋ（ｋ＝
０，１，・・・，Ｎ−１）を計算する。
【００８６】一方、それに並行して復号器４Ｂは、第２
の符号受信系列の第２ブロックＢ２２＝｛Ｘ２２，Ｙ２
２｝から順方向再帰式に従って順方向のパス確率α
ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ＋１）を計算し、逆
方向再帰式に従って逆方向のパス確率βｋ（ｋ＝２Ｎ＋
１，２Ｎ，・・・，Ｎ）を計算する。そして復号器４Ｂ
はその順方向のパス確率αｋ、逆方向のパス確率βｋな
どから、事後値Ｌｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−
１）を計算し、インタリーブした情報ビットの後半分ｄ
＊ ｋの外部値Ｌｅ＊ ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ
−１）を計算する。
【００８７】なお、第２の符号受信系列の第２ブロック
Ｂ２２にはテイルビットのうちの付加情報ビットが含ま
れるが、付加情報ビットの事後値と外部値は計算しな
い。
【００８８】このようにして復号器４Ａ，４Ｂが並列に
動作して第２の符号受信系列｛Ｘ２，Ｙ２｝のＭＡＰ復
号が実行される。
【００８９】その後、ステップＳＴ５において、復号器
４Ａ，４Ｂは、その外部値Ｌｅ＊ ｋをデインタリーブし
て次回の復号のための事前値Ｌａｋを生成する。なお、
外部値Ｌｅ＊ ｋを外部値メモリ５のアドレスＩＮＴ
（ｋ）に格納し、次回の復号ではアドレスｋから事後値
Ｌｅｋを読み出し事前値Ｌａｋとする場合には、デイン
タリーブ処理は別途必要ない。
【００９０】以上でターボ符号の第１回目の復号が終了
する。図３に示すように、以降、前回の復号で生成した
外部値Ｌｅｋを事前値Ｌａｋとして使用し、必要に応じ
た回数の復号が実行され、最後の復号によって生成され
た事後値が出力される。そして、その事後値に基づいて
情報ビットの値が推定される。
【００９１】次に、図２を参照して復号器４Ａ，４Ｂの
動作について詳細に説明する。まず、第１の符号受信系
列の第１ブロックＢ１１を復号する際（ステップＳＴ２
Ａ）の復号器４Ａの動作について説明する。
【００９２】復号器４Ａにおいて、順方向の各パス確率
αｋ（ｍ）の計算を開始する前に、初期値設定回路１９
により記憶回路１４に、順方向のパス確率の初期値α０
（０）＝１，α０（ｍ）＝０（ｍ＝１，２，３）が設定
される。
【００９３】次にｋ＝０からｋ＝Ｎ−１まで順番に、通
信路値メモリ２Ａのアドレスｋに格納されているｘｋと
通信路値メモリ２Ｂに格納されているｙ１ｋが通信路値
メモリインタフェース１１を介して遷移確率計算回路１
２へ入力され、同時に、外部値メモリ５のアドレスｋに
格納されている外部値Ｌｅｋが外部値メモリインタフェ
ース１８を介して遷移確率計算回路１２へ入力される。
【００９４】遷移確率計算回路１２は、その外部値Ｌｅ
ｋを事前値Ｌａｋとして、その事前値Ｌａｋおよび通信
路値ｘｋ，ｙ１ｋから式（３），（４）に従って順方向
の各状態遷移の状態遷移確率γｋ（ｍ＊，ｍ）を計算
し、パス確率計算回路１３に入力する。なお、第１回目
の復号では外部値Ｌｅｋの読み出しは行わず、事前値Ｌ
ａｋは０に設定される（ステップＳＴ１）。
【００９５】パス確率計算回路１３は、その状態遷移確
率γｋ−１（ｍ＊，ｍ）と記憶回路１４に記憶された１
時点前の順方向のパス確率αｋ−１（ｍ＊）（ｍ＊＝
０，１，２，３）から式（５）に従ってその時点ｋの順
方向のパス確率αｋ（ｍ）（ｍ＝０，１，２，３）を計
算し、記憶回路１４に格納する。
【００９６】パス確率計算回路１３により計算された順
方向のパス確率αｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３およびパスメト
リックメモリ１５に供給され、パスメトリックメモリ１
５のアドレスｋに格納される。
【００９７】そして、パス確率計算回路１３は、最後の
順方向のパス確率αＮ（ｍ）（ｍ＝０，１，２，３）を
計算した後、逆方向のパス確率βｋ（ｍ）をｋ＝Ｎ−１
からｋ＝１まで順番に計算する。なお、最後の順方向の
パス確率αＮ（ｍ）（ｍ＝０，１，２，３）は復号器４
Ｂの初期値設定回路１９にも供給され、保持される。
【００９８】このとき、逆方向のパス確率βｋ（ｍ）の
計算を開始する前に、初期値設定回路１９により記憶回
路１４に、第１回目の復号では、逆方向のパス確率の初
期値としてβＮ（ｍ）＝１／４（ｍ＝０，１，２，３）
が設定され、第２回目以降の復号では、前回の第１の符
号受信系列の第２ブロックＢ１２の復号で計算されたβ
Ｎ（ｍ）（ｍ＝０，１，２，３）が設定される。
【００９９】逆方向のパス確率βｋ（ｍ）の計算では、
まず、通信路値メモリ２Ａに格納されている通信路値ｘ
ｋ、および通信路値メモリ２Ｂに格納されている通信路
値ｙ１ｋが通信路値メモリインタフェース１１を介して
遷移確率計算回路１２へ入力され、同時に、外部値メモ
リ５に格納されている外部値Ｌｅｋが外部値メモリイン
タフェース１８を介して遷移確率計算回路１２へ入力さ
れる。
【０１００】そして遷移確率計算回路１２は、その外部
値Ｌｅｋを事前値Ｌａｋとし、その事前値Ｌａｋおよび
通信路値ｘｋ，ｙ１ｋから式（３），（４）に従って逆
方向の各状態遷移の状態遷移確率γｋ（ｍ，ｍ＊）を計
算し、パス確率計算回路１３および事後値計算回路１６
に入力する。なお、第１回目の復号では外部値Ｌｅｋの
読み出しは行わず、事前値Ｌａｋは０に設定される（ス
テップＳＴ１）。
【０１０１】パス確率計算回路１３は、その状態遷移確
率γｋ（ｍ，ｍ＊）と記憶回路１４に記憶された１時点
後（ｋ＋１）の逆方向のパス確率βｋ＋１（ｍ＊）（ｍ
＊＝０，１，２，３）から式（８）に従って時点ｋの逆
方向のパス確率βｋ（ｍ）（ｍ＝０，１，２，３）を計
算し、記憶回路１４に格納する。
【０１０２】パス確率計算回路１３により計算された逆
方向のパス確率βｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３および事後値計
算回路１６に入力される。
【０１０３】すなわち、時点ｋについては、記憶回路１
４からのパス確率βｋ＋１（ｍ）、遷移確率計算回路１
２からのγｋ（ｍ，ｍ＊）、およびパスメトリックメモ
リ１５のアドレスｋに格納された順方向のパス確率αｋ
（ｍ）（ｍ＝０，１，２，３）が事後値計算回路１６へ
入力される。なお、逆方向のパス確率βｋ（ｍ）はｋ＝
Ｎ−１からｋ＝１まで順番に計算される。
【０１０４】そして事後値計算回路１６は、入力された
順方向のパス確率αｋ（ｍ）（ｍ＝０，１，２，３）、
逆方向のパス確率βｋ＋１（ｍ＊）（ｍ＊＝０，１，
２，３）および状態遷移確率γｋ（ｍ，ｍ＊）（ｍ，ｍ
＊＝０，１，２，３）から式（１１）に従って事後値Ｌ
ｋを計算し、外部値計算回路１７に入力する。
【０１０５】外部値計算回路１７は、その事後値Ｌｋか
ら通信路値Ｌｃ・ｘｋおよび事前値Ｌａｋを減算して外
部値Ｌｅｋを計算し、外部値メモリインタフェース１８
を介して外部値メモリ５のアドレスｋに書き込む。
【０１０６】このようにして、復号器４Ａにより、第１
の符号受信系列の第１ブロックＢ１１が復号され、外部
値Ｌｅｋ（ｋ＝０，１，・・・，Ｎ−１）が生成され
る。
【０１０７】次に、第１の符号受信系列の第２ブロック
Ｂ１２を復号する際（ステップＳＴ２Ｂ）の復号器４Ｂ
の動作について説明する。復号器４Ｂは、復号器４Ａの
第１ブロックＢ１１の復号と同様に、事前値Ｌａｋを０
として、第１の符号受信系列の第２ブロックＢ１２＝
｛Ｘ１２，Ｙ１２｝に対してＭＡＰ復号を実行する。
【０１０８】まず、初期値設定回路１９により記憶回路
１４に、第１回目の復号では、順方向のパス確率の初期
値としてαＮ（ｍ）＝１／４（ｍ＝０，１，２，３）が
設定され、第２回目以降の復号では、前回の第１の符号
受信系列の第１ブロックＢ１１の復号で計算されたαＮ
（ｍ）（ｍ＝０，１，２，３）が設定される。
【０１０９】次に通信路値ｘｋ，ｙ１ｋがｋ＝Ｎからｋ
＝２Ｎ＋１まで順番に遷移確率計算回路１２へ入力さ
れ、外部値Ｌｅｋがｋ＝Ｎからｋ＝２Ｎ−１まで順番に
遷移確率計算回路１２へ入力される。
【０１１０】遷移確率計算回路１２は、その外部値Ｌｅ
ｋを事前値Ｌａｋとして、その事前値Ｌａｋおよび通信
路値ｘｋ，ｙ１ｋから式（３），（４）に従って順方向
の各状態遷移の状態遷移確率γｋ（ｍ＊，ｍ）を計算
し、パス確率計算回路１３に入力する。なお、第１回目
の復号では外部値Ｌｅｋの読み出しは行わず、事前値Ｌ
ａｋは０に設定される（ステップＳＴ１）。また、付加
情報ビットの事前値は常に０とする。
【０１１１】パス確率計算回路１３は、その状態遷移確
率γｋ−１（ｍ＊，ｍ）と記憶回路１４に記憶された１
時点前の順方向のパス確率αｋ−１（ｍ＊）（ｍ＊＝
０，１，２，３）から式（５）に示す順方向再帰式に従
って時点ｋの順方向のパス確率αｋ（ｍ）（ｍ＝０，
１，２，３）を計算し、記憶回路１４に格納する。
【０１１２】パス確率計算回路１３により計算された順
方向のパス確率αｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３およびパスメト
リックメモリ１５に供給され、パスメトリックメモリ１
５のアドレスｋに格納される。
【０１１３】そして、パス確率計算回路１３は、最後の
順方向のパス確率α２Ｎ＋１（ｍ）を計算した後、逆方
向のパス確率βｋ（ｍ）をｋ＝２Ｎ＋１からｋ＝Ｎまで
順番に計算する。なお、最後の逆方向のパス確率β
Ｎ（ｍ）は復号器４Ａの初期値設定回路１９にも供給さ
れ、保持される。
【０１１４】このとき、逆方向のパス確率βｋ（ｍ）の
計算を開始する前に、初期値設定回路１９により記憶回
路１４に、逆方向のパス確率の初期値としてβ２Ｎ＋２
（０）＝１，β２Ｎ＋２（ｍ）＝０（ｍ＝１，２，３）
が設定される。
【０１１５】逆方向のパス確率βｋ（ｍ）の計算では、
まず、通信路値メモリ２Ａに格納されている通信路値ｘ
ｋ、および通信路値メモリ２Ｂに格納されている通信路
値ｙ１ｋが通信路値メモリインタフェース１１を介して
遷移確率計算回路１２へ入力され、同時に、外部値メモ
リ５に格納されている外部値Ｌｅｋが外部値メモリイン
タフェース１８を介して遷移確率計算回路１２へ入力さ
れる。
【０１１６】そして遷移確率計算回路１２は、その外部
値Ｌｅｋを事前値Ｌａｋとして、その事前値Ｌａｋおよ
び通信路値ｘｋ，ｙ１ｋから式（３），（４）に従って
逆方向の各状態遷移の状態遷移確率γｋ（ｍ，ｍ＊）を
計算し、パス確率計算回路１３および事後値計算回路１
６に入力する。なお、第１回目の復号では外部値Ｌｅ ｋ
の読み出しは行わず、事前値Ｌａｋは０に設定される
（ステップＳＴ１）。
【０１１７】パス確率計算回路１３は、その状態遷移確
率γｋ（ｍ，ｍ＊）と記憶回路１４に記憶された１時点
後（ｋ＋１）の逆方向のパス確率βｋ＋１（ｍ＊）か
ら、式（８）に示す逆方向再帰式に従って時点ｋの逆方
向のパス確率βｋ（ｍ）を計算し、記憶回路１４に格納
する。
【０１１８】パス確率計算回路１３により計算された逆
方向のパス確率βｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３および事後値計
算回路１６に入力される。
【０１１９】すなわち、時点ｋについては、記憶回路１
４からのパス確率βｋ＋１（ｍ）、遷移確率計算回路１
２からのγｋ（ｍ，ｍ＊）、およびパスメトリックメモ
リ１５のアドレスｋに格納された順方向のパス確率αｋ
（ｍ）が事後値計算回路１６へ入力される。なお、逆方
向のパス確率βｋ（ｍ）はｋ＝２Ｎ＋１からｋ＝Ｎまで
順番に計算される。
【０１２０】そして事後値計算回路１６は、入力された
順方向のパス確率αｋ（ｍ）、逆方向のパス確率β
ｋ＋１（ｍ＊）および状態遷移確率γｋ（ｍ，ｍ＊）か
ら式（１１）に従って事後値Ｌｋを計算し、外部値計算
回路１７に入力する。
【０１２１】外部値計算回路１７は、その事後値Ｌｋか
ら通信路値Ｌｃ・ｘｋおよび事前値Ｌａｋを減算して外
部値Ｌｅｋを計算し、外部値メモリインタフェース１８
を介して外部値メモリ５のアドレスｋに書き込む。
【０１２２】このようにして、復号器４Ｂにより、第１
の符号受信系列の第２ブロックＢ１２が復号され、外部
値Ｌｅｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）が生成
される。なお、付加情報ビットの外部値は計算しない。
【０１２３】この段階で、外部値メモリ５には、第１の
符号受信系列｛Ｘ１，Ｙ１｝に対するＭＡＰ復号により
生成された外部値Ｌｅｋ（ｋ＝０，１，・・・，２Ｎ−
１）が格納されている。
【０１２４】次に、第２の符号受信系列の第１ブロック
Ｂ２１を復号する際（ステップＳＴ４Ａ）の復号器４Ａ
の動作について説明する。復号器４Ａは、第１の符号受
信系列から生成された外部値Ｌｅｋをインタリーブした
値を事前値Ｌａ＊ ｋとして、第１の符号受信系列の第１
ブロックＢ１１の復号と同様に、第２の符号受信系列の
第１ブロックＢ２１＝｛Ｘ２１，Ｙ２１｝に対してＭＡ
Ｐ復号を実行する。
【０１２５】復号器４Ａにおいて、順方向のパス確率α
ｋ（ｍ）の計算を開始する前に、初期値設定回路１９に
より記憶回路１４に、順方向のパス確率の初期値α
０（０）＝１，α０（ｍ）＝０（ｍ＝１，２，３）が設
定される。
【０１２６】次にｋ＝０からｋ＝Ｎ−１まで順番に、通
信路値メモリ２ＡのアドレスＩＮＴ（ｋ）に格納されて
いるｘ＊ ｋ（＝ｘＩＮＴ（ｋ））と通信路値メモリ２Ｃ
に格納されているｙ２ｋが通信路値メモリインタフェー
ス１１を介して遷移確率計算回路１２へ入力され、同時
に、外部値メモリ５のアドレスＩＮＴ（ｋ）に格納され
ている外部値Ｌｅ＊ ｋ（＝ＬｅＩＮＴ（ｋ））が外部値
メモリインタフェース１８を介して遷移確率計算回路１
２へ入力される。なお、このとき、通信路値メモリイン
タフェース１１は内蔵のインタリーブテーブルを参照し
て、通信路値ｘ ＩＮＴ（ｋ）を通信路値ｘ＊ ｋとして読
み出す。また、外部値メモリインタフェース１８は内蔵
のインタリーブテーブルを参照して外部値Ｌｅ
ＩＮＴ（ｋ）を外部値Ｌｅ＊ ｋとして読み出す（ステッ
プＳＴ３）。
【０１２７】遷移確率計算回路１２は、その外部値Ｌｅ
＊ ｋを事前値Ｌａ＊ ｋとして、その事前値Ｌａ＊ ｋおよ
び通信路値ｘ＊ ｋ，ｙ２ｋから式（３），（４）に従っ
て順方向の各状態遷移の状態遷移確率γｋ（ｍ＊，ｍ）
を計算し、パス確率計算回路１３に入力する（ただし式
中のｙ１ｋをｙ２ｋとする）。
【０１２８】パス確率計算回路１３は、その状態遷移確
率γｋ−１（ｍ＊，ｍ）と記憶回路１４に記憶された１
時点前（ｋ−１）の順方向のパス確率αｋ−１（ｍ＊）
（ｍ ＊＝０，１，２，３）から式（５）に従ってその時
点ｋの順方向のパス確率αｋ（ｍ）を計算し、記憶回路
１４に格納する。
【０１２９】パス確率計算回路１３により計算された順
方向のパス確率αｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３およびパスメト
リックメモリ１５に供給され、パスメトリックメモリ１
５のアドレスｋに格納される。
【０１３０】そして、パス確率計算回路１３は、最後の
順方向のパス確率αＮ（ｍ）（ｍ＝０，１，２，３）を
計算した後、逆方向のパス確率βｋ（ｍ）を、ｋ＝Ｎ−
１からｋ＝１まで順番に計算する。なお、最後の順方向
のパス確率αＮ（ｍ）（ｍ＝０，１，２，３）は復号器
４Ｂの初期値設定回路１９にも供給され、保持される。
【０１３１】このとき、逆方向のパス確率βｋ（ｍ）の
計算を開始する前に、初期値設定回路１９により記憶回
路１４に、逆方向のパス確率の初期値として、第１回目
の復号では、βＮ（ｍ）＝１／４（ｍ＝０，１，２，
３）が設定され、第２回目以降の復号では、前回の第２
の符号受信系列の第２ブロックＢ２２の復号で計算され
たβＮ（ｍ）（ｍ＝０，１，２，３）が設定される。
【０１３２】逆方向のパス確率βｋ（ｍ）の計算では、
まず、通信路値メモリ２ＡのアドレスＩＮＴ（ｋ）に格
納されている通信路値ｘ＊ ｋ（＝ｘＩＮＴ（ｋ））、お
よび通信路値メモリ２Ｃに格納されている通信路値ｙ２
ｋが通信路値メモリインタフェース１１を介して遷移確
率計算回路１２へ入力され、同時に、外部値メモリ５の
アドレスＩＮＴ（ｋ）に格納されている外部値Ｌｅ＊ ｋ
が外部値メモリインタフェース１８を介して遷移確率計
算回路１２へ入力される。なお、このとき、通信路値メ
モリインタフェース１１は内蔵のインタリーブテーブル
を参照して、通信路値ｘＩＮＴ（ｋ）を通信路値ｘ＊ ｋ
として読み出す。また、外部値メモリインタフェース１
８は内蔵のインタリーブテーブルを参照して外部値Ｌｅ
ＩＮＴ（ ｋ）を外部値Ｌｅ＊ ｋとして読み出す（ステッ
プＳＴ３）。
【０１３３】そして遷移確率計算回路１２は、その外部
値Ｌｅ＊ ｋを事前値Ｌａ＊ ｋとして、その事前値Ｌａ＊
ｋおよび通信路値ｘ＊ ｋ，ｙ１ｋから式（３），（４）
に従って逆方向の各状態遷移の状態遷移確率γｋ（ｍ，
ｍ＊）を計算し、パス確率計算回路１３および事後値計
算回路１６に入力する（ただし、式中のｙ１ｋをｙ２ ｋ
とする）。
【０１３４】パス確率計算回路１３は、その状態遷移確
率γｋ（ｍ，ｍ＊）と記憶回路１４に記憶された１時点
後（ｋ＋１）の逆方向のパス確率βｋ＋１（ｍ＊）（ｍ
＊＝０，１，２，３）から式（８）に従って時点ｋの逆
方向のパス確率βｋ（ｍ）（ｍ＝０，１，２，３）を計
算し、記憶回路１４に格納する。
【０１３５】パス確率計算回路１３により計算された逆
方向のパス確率βｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３および事後値計
算回路１６に入力される。
【０１３６】すなわち、時点ｋについては、記憶回路１
４からのパス確率βｋ＋１（ｍ）、遷移確率計算回路１
２からのγｋ（ｍ，ｍ＊）、およびパスメトリックメモ
リ１５のアドレスｋに格納された順方向のパス確率αｋ
（ｍ）が事後値計算回路１６へ入力される。なお、逆方
向のパス確率βｋ（ｍ）はｋ＝Ｎ−１からｋ＝１まで順
番に計算される。
【０１３７】そして事後値計算回路１６は、その順方向
のパス確率αｋ（ｍ）（ｍ＝０，１，２，３）、逆方向
のパス確率βｋ＋１（ｍ＊）（ｍ＊＝０，１，２，３）
および遷移確率γｋ（ｍ，ｍ＊）（ｍ，ｍ＊＝０，１，
２，３）から式（１１）に従って事後値Ｌ＊ ｋを計算
し、外部値計算回路１７に入力する。
【０１３８】外部値計算回路１７は、その事後値Ｌ＊ ｋ
から通信路値Ｌｃ・ｘ＊ ｋおよび事前値Ｌａ＊ ｋを減算
して外部値Ｌｅ＊ ｋを計算し、外部値メモリインタフェ
ース１８を介して外部値メモリ５のアドレスＩＮＴ
（ｋ）に書き込む。なお、このとき、外部値メモリ５は
内蔵のインタリーブテーブルを参照して外部値Ｌｅ＊ ｋ
をアドレスＩＮＴ（ｋ）に書き込む。
【０１３９】このようにして、復号器４Ａにより、第２
の符号受信系列の第１ブロックＢ２１が復号され、外部
値Ｌｅ＊ ｋ（ｋ＝０，１，・・・，Ｎ−１）が生成され
る。
【０１４０】最後に、第２の符号受信系列の第２ブロッ
クＢ２２を復号する際（ステップＳＴ４Ｂ）の復号器４
Ｂの動作について説明する。復号器４Ｂは、第１の符号
受信系列から生成された外部値Ｌｅｋをインタリーブし
た値を事前値Ｌａ＊ ｋとして、第１の符号受信系列の第
２ブロックＢ１２の復号と同様に、第２の符号受信系列
の第２ブロックＢ２２＝｛Ｘ２２，Ｙ２２｝に対してＭ
ＡＰ復号を実行する。
【０１４１】まず、初期値設定回路１９により記憶回路
１４に、順方向のパス確率の初期値として、第１回目の
復号では、αＮ（ｍ）＝１／４（ｍ＝０，１，２，３）
が設定され、第２回目以降の復号では、前回の第２の符
号受信系列の第１ブロックＢ２１の復号で計算されたα
Ｎ（ｍ）（ｍ＝０，１，２，３）が設定される。
【０１４２】次にｋ＝Ｎからｋ＝２Ｎ＋１まで順番に、
通信路値メモリ２ＡのアドレスＩＮＴ（ｋ）に格納され
ているｘ＊ ｋ（＝ｘＩＮＴ（ｋ））と通信路値メモリ２
Ｃに格納されているｙ２ｋが通信路値メモリインタフェ
ース１１を介して遷移確率計算回路１２へ入力され、同
時に、外部値メモリ５のアドレスＩＮＴ（ｋ）に格納さ
れている外部値Ｌｅ＊ ｋ（＝ＬｅＩＮＴ（ｋ））が外部
値メモリインタフェース１８を介して遷移確率計算回路
１２へ入力される。なお、このとき、通信路値メモリイ
ンタフェース１１は内蔵のインタリーブテーブルを参照
して、通信路値ｘＩＮＴ（ｋ）を通信路値ｘ＊ ｋとして
読み出す。また、外部値メモリインタフェース１８は内
蔵のインタリーブテーブルを参照して外部値Ｌｅ
ＩＮＴ（ｋ）を外部値Ｌｅ＊ ｋとして読み出す（ステッ
プＳＴ３）。ただし、ｋ＝２Ｎでは、通信路値メモリ２
Ａのアドレス２Ｎ＋２に格納されている通信路値ｘ＊
２Ｎが読み出され、ｋ＝２Ｎ＋１では、アドレス２Ｎ＋
３に格納されている通信路値ｘ＊ ２ Ｎ＋１が読み出され
る。
【０１４３】遷移確率計算回路１２は、その外部値Ｌｅ
＊ ｋを事前値Ｌａ＊ ｋとして、その事前値Ｌａ＊ ｋおよ
び通信路値ｘ＊ ｋ，ｙ２ｋから式（３），（４）に従っ
て順方向の各状態遷移の状態遷移確率γｋ（ｍ＊，ｍ）
を計算し、パス確率計算回路１３に入力する。なお、付
加情報ビットの事前値は０とする。
【０１４４】パス確率計算回路１３は、その状態遷移確
率γｋ−１（ｍ＊，ｍ）と記憶回路１４に記憶された１
時点前の順方向のパス確率αｋ−１（ｍ＊）（ｍ＊＝
０，１，２，３）から式（５）に従って時点ｋの順方向
のパス確率αｋ（ｍ）（ｍ＝０，１，２，３）を計算
し、記憶回路１４に格納する。
【０１４５】パス確率計算回路１３により計算された順
方向のパス確率αｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３およびパスメト
リックメモリ１５に供給され、パスメトリックメモリ１
５のアドレスｋに格納される。
【０１４６】そして、パス確率計算回路１３は、最後の
順方向のパス確率α２Ｎ＋１（ｍ）を計算した後、逆方
向のパス確率βｋ（ｍ）をｋ＝２Ｎ＋１からｋ＝Ｎまで
順番に計算する。なお、最後の逆方向のパス確率β
Ｎ（ｍ）は復号器４Ａの初期値設定回路１９にも供給さ
れ、保持される。
【０１４７】このとき、逆方向のパス確率βｋ（ｍ）の
計算を開始する前に、初期値設定回路１９により記憶回
路１４に、逆方向のパス確率の初期値としてβ２Ｎ＋２
（０）＝１，β２Ｎ＋２（ｍ）＝０（ｍ＝１，２，３）
が設定される。
【０１４８】逆方向のパス確率βｋ（ｍ）の計算では、
まず、通信路値メモリ２Ａに格納されている通信路値ｘ
＊ ｋ（＝ｘＩＮＴ（ｋ））、および通信路値メモリ２Ｃ
に格納されている通信路値ｙ２ｋが通信路値メモリイン
タフェース１１を介して遷移確率計算回路１２へ入力さ
れ、同時に、外部値メモリ５のアドレスＩＮＴ（ｋ）に
格納されている外部値Ｌｅ＊ ｋが外部値メモリインタフ
ェース１８を介して遷移確率計算回路１２へ入力され
る。なお、このとき、通信路値メモリインタフェース１
１は内蔵のインタリーブテーブルを参照して、通信路値
ｘＩＮＴ（ｋ）を通信路値ｘ＊ ｋとして読み出す。ま
た、外部値メモリインタフェース１８は内蔵のインタリ
ーブテーブルを参照して外部値ＬｅＩＮＴ（ｋ）を外部
値Ｌｅ＊ ｋとして読み出す（ステップＳＴ３）。
【０１４９】そして遷移確率計算回路１２は、その外部
値Ｌｅ＊ ｋを事前値Ｌａ＊ ｋとして、その事前値Ｌａ＊
ｋおよび通信路値ｘ＊ ｋ，ｙ２ｋから逆方向の状態遷移
確率γｋ（ｍ，ｍ＊）を計算し、パス確率計算回路１３
および事後値計算回路１６に入力する。
【０１５０】パス確率計算回路１３により計算された逆
方向のパス確率βｋ（ｍ）は記憶回路１４により１時点
分だけ遅延され、パス確率計算回路１３および事後値計
算回路１６に入力される。
【０１５１】すなわち、時点ｋについては、記憶回路１
４からのパス確率βｋ＋１（ｍ＊）、遷移確率計算回路
１２からの状態遷移確率γｋ（ｍ，ｍ＊）、およびパス
メトリックメモリ１５のアドレスｋに格納された順方向
のパス確率αｋ（ｍ）が事後値計算回路１６へ入力され
る。なお、逆方向のパス確率βｋ（ｍ）はｋ＝２Ｎ＋１
からｋ＝Ｎまで順番に計算される。
【０１５２】そして事後値計算回路１６は、その順方向
のパス確率αｋ（ｍ）、逆方向のパス確率βｋ＋１（ｍ
＊）および状態遷移確率γｋ（ｍ，ｍ＊）から式（１
１）に従って事後値Ｌ＊ ｋを計算し、外部値計算回路１
７に入力する。
【０１５３】外部値計算回路１７は、その事後値Ｌ＊ ｋ
から通信路値Ｌｃ・ｘ＊ ｋおよび事前値Ｌａ＊ ｋを減算
して外部値Ｌｅ＊ ｋを計算し、外部値メモリインタフェ
ース１８を介して外部値メモリ５のアドレスＩＮＴ
（ｋ）に書き込む。なお、このとき、外部値メモリ５は
内蔵のインタリーブテーブルを参照して外部値Ｌｅ＊ ｋ
をアドレスＩＮＴ（ｋ）に書き込む。
【０１５４】このようにして、復号器４Ｂにより、第２
の符号受信系列の第２ブロックＢ２２が復号され、外部
値Ｌｅ＊ ｋ（ｋ＝Ｎ，・・・，２Ｎ−１）が生成され
る。なお、付加情報ビットの外部値は計算しない。
【０１５５】以上で、ターボ符号の１回分の復号が実行
され、外部値Ｌｅ＊ ｋ（ｋ＝０，・・・，２Ｎ−１）お
よび事後値Ｌ＊ ｋ（ｋ＝０，・・・，２Ｎ−１）が生成
されている。なお、外部値Ｌｅ＊ ｋ（ｋ＝０，・・・，
２Ｎ−１）は、外部値メモリ５のアドレスＩＮＴ（ｋ）
に格納されるため、外部値メモリ５のアドレス０〜２Ｎ
−１には、外部値Ｌｅ０〜Ｌｅ２Ｎ−１が格納されてい
る。したがって、次回の復号時にその外部値を事前値と
して読み出す際に、デインタリーブする必要がない。ま
た、最終回の復号の際には、ブロックＢ２１，Ｂ２２の
復号において事後値計算回路１６から事後値が復号結果
として入出力インタフェース１を介して出力される。
【０１５６】なお、上述のように、復号器４Ａによる第
１の符号受信系列の第１ブロックＢ１１の復号と復号器
４Ｂによる第１の符号受信系列の第２ブロックＢ１２の
復号、および復号器４Ａによる第２の符号受信系列の第
１ブロックＢ２１の復号と復号器４Ｂによる第２の符号
受信系列の第２ブロックＢ２２の復号は並列に処理され
る。
【０１５７】以上のように、この実施の形態１によれ
ば、符号受信系列を時間方向において複数のブロックに
分割し、各ブロックを並行して復号するように構成した
ので、分割数をｎとすると、復号に要する時間を１／ｎ
に低減することができるという効果が得られる。
【０１５８】なお、この実施の形態１による復号回路
（図１）の回路規模やメモリ容量は従来の復号回路（図
１５）と比較して増加せず、同様の回路規模で復号の高
速化が可能である。
【０１５９】実施の形態２．この発明の実施の形態２に
よる符号化回路は、パンクチャにより任意の符号化レー
トのターボ符号を構成することができるものであり、こ
の発明の実施の形態２による復号回路は、そのパンクチ
ャされた符号化レートのターボ符号を復号するものであ
る。なお、ここでは、符号化レート１／２のターボ符号
について説明する。
【０１６０】図５はこの発明の実施の形態２による符号
化回路の構成を示すブロック図であり、図６はこの発明
の実施の形態２による復号回路の構成を示すブロック図
であり、図７は図６における復号器の構成を示すブロッ
ク図である。
【０１６１】図５に示す符号化回路において、６１Ａは
情報ビット系列Ｄから第１のパリティビットの系列Ｐ１
を生成する要素符号器であり、６１Ｂはインタリーバ６
２により情報ビット系列Ｄを並べ替えて生成された情報
ビット系列Ｄ＊から第２のパリティビットの系列Ｐ２を
生成する要素符号器であり、６２は所定の写像関係に基
づいて情報ビット系列Ｄのビットｄｉを並べ替え情報ビ
ット系列Ｄ＊を生成するインタリーバであり、６３は第
１および第２のパリティビットの系列Ｐ１，Ｐ２に対し
てパンクチャ処理を実行してパリティビットの系列Ｐを
生成するパンクチャ回路である。なお、要素符号器６１
Ａ，６１Ｂは図１２（ｂ）に示すものと同様である。
【０１６２】図６に示す復号回路において、２Ａは入出
力インタフェース１を介して入力された通信路値Ｘを記
憶する通信路値メモリであり、２Ｄは入出力インタフェ
ース１を介して入力されたパリティビット系列Ｐの受信
系列である通信路値Ｙ＝｛ｙ ｋ（ｋ＝０，１，・・・，
２Ｎ−１）｝を記憶する通信路値メモリであり、４Ｃ，
４Ｄはパンクチャされたターボ符号の受信系列を構成す
る複数のブロックを軟入力軟出力復号する複数の復号器
である。なお、図６におけるその他の構成要素について
は実施の形態１によるもの（図１）と同様であるので、
その説明を省略する。
【０１６３】また、図７に示す復号器４Ｃ，４Ｄにおい
て、２０はパンクチャにより欠落したパリティビットに
対応する通信路値の代わりに所定の値を遷移確率計算回
路１２に供給するデパンクチャ回路である。なお、図７
におけるその他の構成要素については実施の形態１によ
るもの（図２）と同様であるので、その説明を省略す
る。
【０１６４】次に動作について説明する。まず、図５に
示す符号化回路の動作について説明する。情報ビット系
列Ｄ、第１のパリティビット系列Ｐ１および第２のパリ
ティビット系列Ｐ２により符号化レート１／３のターボ
符号が構成される。パンクチャ回路６３は、２つのパリ
ティビット系列Ｐ１，Ｐ２のパリティビットｐ１ｋ，ｐ
２ ｋを交互に選択してパリティビット系列Ｐとして出力
する。これにより、符号化レート１／２のターボ符号が
出力される。
【０１６５】情報ビット系列Ｄが要素符号器６１Ａおよ
びインタリーバ６２に入力され、インタリーバ６２によ
り生成された情報ビット系列Ｄ＊が要素符号器６１Ｂに
入力される。
【０１６６】時点ｔ＝ｋ（ｋ＝０，１，・・・，２Ｎ−
１）において、要素符号器６１Ａにより情報ビットから
第１のパリティビットｐ１ｋが生成され、要素符号器６
１Ｂにより第２のパリティビットｐ２ｋが生成され、そ
れぞれパンクチャ回路６３に入力される。
【０１６７】パンクチャ回路６３は、その第１および第
２のパリティビットｐ１ｋ，ｐ２ｋを交互に選択してパ
リティビット系列Ｐとして出力する。なお、テイルビッ
トのうちのパリティビットはパンクチャされず、そのま
ま出力される。したがって、符号化回路から送信される
全ビット系列は情報ビット系列Ｄ＝｛ｄｋ（ｋ＝０，
１，・・・，２Ｎ−１）｝、パリティビット系列Ｐ＝
｛ｐ１０，ｐ２１，ｐ１２，・・・，ｐ２２Ｎ−３，ｐ
１２Ｎ−２，ｐ２２Ｎ−１｝およびテイルビット｛ｄ
２Ｎ，ｄ２Ｎ＋１，ｐ１２Ｎ，ｐ１２Ｎ＋１，
ｄ＊ ２Ｎ，ｄ＊ ２Ｎ＋１，ｐ２ ２Ｎ，ｐ２２Ｎ＋１｝で
ある。
【０１６８】このようにして、パンクチャ回路６３によ
りパンクチャされたターボ符号が出力される。
【０１６９】次に、図６および図７に示す復号回路の動
作について説明する。図６および図７に示す復号回路
は、符号化レート１／２のターボ符号を復号する。な
お、情報ビット系列Ｄの受信系列を｛ｘｋ（ｋ＝０，
１，・・・，２Ｎ−１）｝とし、パリティビット系列Ｐ
の受信系列を｛ｙｋ（ｋ＝０，１，・・・，２Ｎ−
１）｝とし、テイルビット｛ｄ２Ｎ，ｄ２Ｎ＋１，ｐ１
２Ｎ，ｐ１２Ｎ＋ １，ｄ＊ ２Ｎ，ｄ＊ ２Ｎ＋１，ｐ２
２Ｎ，ｐ２２Ｎ＋１｝の受信系列を｛ｘ２Ｎ，ｘ
２Ｎ＋１，ｙ２Ｎ，ｙ２Ｎ＋１，ｘ＊ ２Ｎ，ｘ＊
２Ｎ＋１，ｙ＊ ２Ｎ，ｙ＊ ２Ｎ＋１｝とする。また、系
列Ｘ，ＹをＸ＝｛ｘｋ（ｋ＝０，１，・・・，２Ｎ−
１），ｘ２Ｎ，ｘ２Ｎ＋１，ｘ＊ ２Ｎ，
ｘ＊ ２Ｎ＋１｝、Ｙ＝｛ｙｋ（ｋ＝０，１，・・・，２
Ｎ−１），ｙ２Ｎ，ｙ２Ｎ＋１，ｙ＊ ２Ｎ，ｙ＊
２Ｎ＋１｝と定義する。
【０１７０】このターボ符号の受信系列Ｘ，Ｙは入出力
インタフェース１を介して入力され、系列Ｘは通信路値
メモリ２Ａに、系列Ｙは通信路値メモリ２Ｄに格納され
る。
【０１７１】復号器４Ｃ，４Ｄは、実施の形態１におけ
る復号器４Ａ，４Ｂと同様に、受信系列から構成される
第１の符号受信系列｛Ｘ１，Ｙ１｝と第２の符号受信系
列｛Ｘ２，Ｙ２｝に対してＭＡＰ復号を実行する。
【０１７２】このとき復号器４Ｃ，４Ｄは、系列Ｙ１お
よび系列Ｙ２のうち、パンクチャされたビットには信頼
度の最も低い通信路値を挿入し、Ｙ１＝｛ｙ１ｋ＝ｙｋ
（ｋが偶数），ｙ１ｋ＝０（ｋが奇数），ｙ２Ｎ，ｙ
２Ｎ＋１｝、Ｙ２＝｛ｙ２ｋ＝０（ｋが偶数），ｙ２ｋ
＝ｙｋ（ｋが奇数），ｙ＊ ２Ｎ，ｙ＊ ２Ｎ＋１｝とす
る。なお、「０」は信頼度が最も低い通信路値を表す。
【０１７３】復号器４Ｃ，４Ｄでは、第１の符号受信系
列を復号する場合、偶数時点ｋでは通信路値メモリ２Ｄ
のアドレスｋに格納されたｙ１ｋが遷移確率計算回路１
２へ入力され、奇数時点ｋでは通信路値メモリ２Ｄから
の通信路値の読み出しを行わず、デパンクチャ回路２０
から値ｙ１ｋ＝０（信頼度が最も低い通信路値）が遷移
確率計算回路１２に入力される。また、第２の符号受信
系列を復号する場合、偶数時点ｋでは通信路値メモリ２
Ｄから通信路値の読み出しを行わず、デパンクチャ回路
２０から値ｙ２ｋ＝０（信頼度が最も低い通信路値）が
遷移確率計算回路１２に入力され、奇数時点ｋでは通信
路値メモリ２Ｄのアドレスｋに格納されたｙ２ｋが遷移
確率計算回路１２に入力される。
【０１７４】なお、復号回路のその他の動作については
実施の形態１によるものと同様であるので、その説明を
省略する。
【０１７５】以上のように、この実施の形態２によれ
ば、パンクチャされた符号の符号受信系列のうちの、パ
ンクチャされたビットに対応する通信路値に信頼度の最
も低い値を挿入するデパンクチャ回路２０を復号器４
Ｃ，４Ｄに設けたので、パンクチャにより符号化レート
が増加したターボ符号を実施の形態１によるものと同様
に高速に復号することができるという効果が得られる。
【０１７６】また、この実施の形態２によれば、情報ビ
ット系列をインタリーブし、情報ビット系列またはイン
タリーブした系列からそれぞれパリティビット系列を生
成し、生成した複数のパリティビット系列に対してパン
クチャ処理を実行してパリティビット系列を減らすよう
に構成したので、所定の符号化レートのパンクチャされ
たターボ符号を簡単に生成することができるという効果
が得られる。
【０１７７】なお、この実施の形態２では、符号化レー
ト１／３のターボ符号を符号化レート１／２にパンクチ
ャしているが、他の符号化レートのターボ符号に対して
別の符号化レートにパンクチャするようにしてももちろ
んよい。
【０１７８】実施の形態３．この発明の実施の形態３に
よる復号回路は、通信路値の通信路値メモリ２Ａ，２
Ｂ，２Ｃへの書き込みに並行して（すなわちすべての通
信路値の書き込みの完了を待たずに）復号を実行するよ
うにしたものである。なお、実施の形態３による復号回
路の構成要素については実施の形態１によるものと同様
であるので、その説明を省略する。ただし、復号器４
Ａ，４Ｂの代わりに、以下のように動作する復号器４
Ｃ，４Ｄが使用される。
【０１７９】次に動作について説明する。図８はこの実
施の形態３による復号回路における受信系列Ｘ，Ｙ１，
Ｙ２の入力について説明するタイミングチャートであ
り、図９はこの実施の形態３による復号回路の動作につ
いて説明するタイミングチャートである。
【０１８０】各時点ｋ（ｋ＝０，１，・・・，２Ｎ−
２，２Ｎ−１）において、受信系列Ｘ，Ｙ１，Ｙ２の通
信路値ｘｋ，ｙ１ｋ，ｙ２ｋが入出力インタフェース１
を介して入力される。
【０１８１】ただし、テイルビットは、時点２Ｎにおい
てｘ１２Ｎ，ｙ１２Ｎが入力され、時点２Ｎ＋１におい
てｘ１２Ｎ＋１，ｙ１２Ｎ＋１が入力され、時点２Ｎ＋
２においてｘ２２Ｎ，ｙ２２Ｎが入力され、時点２Ｎ＋
３においてｘ２２Ｎ＋１，ｙ２２Ｎ＋１が入力される。
【０１８２】図８（ａ）に示すように符号受信系列がブ
ロックＬ１，Ｌ２に分割される。ブロックＬ１の長さは
Ｎであり、ブロックＬ２にはテイルビットが含まれるた
め、ブロックＬ２の長さはＮ＋４である。
【０１８３】このとき、まず先頭のブロックＬ１が入力
され、その後にブロックＬ２が入力される。ブロックＬ
１の入力完了時において、図８（ｂ）に示すように、第
１の符号受信系列の第１ブロックＢ１１＝｛Ｘ１１，Ｙ
１１｝の入力が完了している。また、ブロックＬ１の入
力完了時において、第２の符号受信系列の第１ブロック
Ｂ２１＝｛Ｘ２１，Ｙ２１｝については系列Ｙ２１の入
力は完了しているが、系列Ｘ２１はインタリーブされた
系列のためその１／２程度が入力されている。
【０１８４】その後、ブロックＬ２の入力完了時におい
て、図８（ｂ）に示すように、系列Ｘ，Ｙ１，Ｙ２の入
力が完了しているので、第１の符号受信系列の第１ブロ
ックＢ１１、第１の符号受信系列の第２ブロックＢ１
２、第２の符号受信系列の第１ブロックＢ２１、および
第２の符号受信系列の第２ブロックＢ２２の入力（すな
わち、すべてのブロックの入力）が完了している。
【０１８５】そして、図９に示すように、ブロックＬ１
の入力完了後に、復号器４Ｃは、事前値Ｌａ＊ ｋを０と
して、第２の符号受信系列の第１ブロックＢ２１に対し
てＭＡＰ復号を実行し、外部値Ｌｅ＊ ｋ（ｋ＝０，１，
・・・，Ｎ−１）を計算する。ただし、第２の符号受信
系列の第１ブロックＢ２１の系列Ｘ２１のうち、未入力
部分の通信路値にはデパンクチャ回路２０により信頼度
の最も低い値「０」が割り当てられる。一方、この時点
で、第２の符号受信系列の第２ブロックＢ２２は未入力
であるため復号せず、外部値Ｌｅ＊ ｋ（ｋ＝Ｎ，Ｎ＋
１，・・・，２Ｎ−１）を０とする。
【０１８６】そして、これらの外部値Ｌｅ＊ ｋをデイン
タリーブして第１の符号受信系列のＭＡＰ復号の事前値
Ｌａｋ（ｋ＝０，１，・・・，２Ｎ―１）が生成され
る。
【０１８７】次に復号器４Ｃは、その事前値Ｌａｋを使
用して、第１の符号受信系列の第１ブロックＢ１１に対
してＭＡＰ復号を実行し、外部値Ｌｅｋ（ｋ＝０，１，
・・・，Ｎ−１）を計算する。なお、この時点で、第１
の符号受信系列の第１ブロックＢ１１はすべて入力済み
であるため、デパンクチャ処理は必要なく、実行されな
い。一方、第１の符号受信系列の第２ブロックＢ１２は
未入力であるため復号せず、それに対応する外部値Ｌｅ
ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）を０とする。
【０１８８】そして、これらの外部値Ｌｅｋをインタリ
ーブして第２の符号受信系列のＭＡＰ復号の事前値Ｌａ
＊ ｋ（ｋ＝０，１，・・・，２Ｎ−１）が生成される。
【０１８９】以上の処理により、受信系列Ｘ，Ｙ１，Ｙ
２の半分であるブロックＬ１として入力された通信路値
を使用した第１回目の復号が完了する。
【０１９０】次に、ブロックＬ２の入力完了後に、復号
器４Ｃは、第１回目の復号で計算された事前値Ｌａ＊ ｋ
（ｋ＝０，１，・・・，Ｎ−１）を使用して、第２の符
号受信系列の第１ブロックＢ２１に対してＭＡＰ復号を
実行して、外部値Ｌｅ＊ ｋ（ｋ＝０，１，・・・，Ｎ−
１）｝を計算する。これに並行して、復号器４Ｄは、事
前値Ｌａ＊ ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）を
使用して第２の符号受信系列の第２ブロックＢ２２に対
してＭＡＰ復号を実行して、外部値Ｌｅ＊ ｋ（ｋ＝Ｎ，
Ｎ＋１，・・・，２Ｎ−１）を計算する。
【０１９１】そして、これらの外部値Ｌｅ＊ ｋをデイン
タリーブして第１の符号受信系列のＭＡＰ復号の事前値
Ｌａｋ（ｋ＝０，１，・・・，２Ｎ−１）が生成され
る。
【０１９２】次に復号器４Ｃは、その事前値の前半分Ｌ
ａｋ（ｋ＝０，１，・・・，Ｎ−１）を使用して第１の
符号受信系列の第１ブロックＢ１１に対してＭＡＰ復号
を実行して、外部値Ｌｅｋ（ｋ＝０，１，・・・，Ｎ−
１）を計算する。これに並行して、復号器４Ｄは、事前
値Ｌａｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）を使用
して第１の符号受信系列の第２ブロックＢ１２に対して
ＭＡＰ復号を実行し、外部値Ｌｅｋ（ｋ＝Ｎ，Ｎ＋１，
・・・，２Ｎ−１）を計算する。
【０１９３】そして、これらの外部値Ｌｅｋをインタリ
ーブして第２の符号受信系列のＭＡＰ復号の事前値Ｌａ
＊ ｋ（ｋ＝０，１，・・・，２Ｎ−１）が生成される。
【０１９４】以上の処理により、受信系列Ｘ，Ｙ１，Ｙ
２の全部であるブロックＬ１，Ｌ２の通信路値を使用し
た第２回目の復号が完了する。
【０１９５】これ以降の復号は上述した第２回目の復号
処理と同様であるため、その説明を省略する。
【０１９６】そして、最後の復号の１回前である第Ｎ回
目の復号における第１の符号受信系列の第１ブロックＢ
１１のＭＡＰ復号で情報ビット系列Ｄの前半部分Ｄ１＝
｛ｄ ｋ｝に対応する事後値Ｌｋ（ｋ＝０，１，・・・，
Ｎ−１）を計算し、出力する。
【０１９７】次に、最後の第Ｎ＋１回目の復号では、復
号器４Ｄは、第Ｎ回目の復号で計算された事前値Ｌａ＊
ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）を使用して第
２符号受信系列の第２ブロックＢ２２に対してＭＡＰ復
号を実行して、外部値Ｌｅ＊ ｋ（ｋ＝Ｎ，Ｎ＋１，・・
・，２Ｎ−１）を計算する。なお、第２の符号受信系列
の第１ブロックＢ２１に対するＭＡＰ復号は行わず、入
力される事前値Ｌａ＊ ｋ（ｋ＝０，１，・・・，Ｎ−
１）をそのまま外部値Ｌｅ＊ ｋ（ｋ＝０，１，・・・，
Ｎ−１）とする。
【０１９８】そして、これらの外部値Ｌｅ＊ ｋをデイン
タリーブして第１の符号受信系列のＭＡＰ復号における
事前値Ｌａｋ（ｋ＝０，１，・・・，２Ｎ−１）が生成
される。
【０１９９】次に復号器４Ｄは、事前値の後半部分Ｌａ
ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）｝を使用して
第１の符号受信系列の第２ブロックＢ１２に対してＭＡ
Ｐ復号を実行して、情報ビット系列Ｄの後半部分Ｄ２＝
｛ｄｋ｝に対応する事後値Ｌ ｋ（ｋ＝Ｎ，Ｎ＋１，・・
・，２Ｎ−１）を計算し、その復号結果を出力する。な
お、このとき、第１の符号受信系列の第１ブロックＢ１
１のＭＡＰ復号は行わない。
【０２００】以上の復号により情報ビット系列の前半お
よび後半それぞれに対して所定のＮ回の繰り返し復号が
実行され、推定値が計算される。
【０２０１】以上のように、この実施の形態３によれ
ば、各ブロックの入力が完了するとそのブロックの復号
を開始し、事後値を出力する際、先頭のブロックから順
番にそのブロックの各通信路値に対応する事後値を出力
するように構成したので、符号受信系列の入力が完了す
る前に復号を開始でき、復号に要する時間を低減するこ
とができるという効果が得られる。
【０２０２】また、入力が未完了であるブロック（今の
場合Ｂ２１）から事後値を生成し、その事後値に対応す
る事前値を、入力が完了しているブロック（今の場合Ｂ
１１）の復号のための事前値とするように構成したの
で、事前値を０とするより事前値が正確になるという効
果が得られる。
【０２０３】なお、重要度の高い情報ビットや、復号後
の後処理に多くの時間を要する情報ビットを先頭側に配
置するように情報ビット系列を構成した場合、先頭側の
情報ビットが先に復号されるので、そのような情報ビッ
ト系列のターボ符号の復号に好適である。
【０２０４】実施の形態４．この発明の実施の形態４に
よる復号回路は、ターボ符号を複数のブロックに分割
し、１つの復号器で順番に各ブロックに対してＭＡＰ復
号を実行するようにして符号全体に対してＭＡＰ復号を
実行するようにしたものである。
【０２０５】図１０はこの発明の実施の形態４による復
号回路の構成を示すブロック図である。図において、４
Ｅは分割した複数のブロックの各ブロックに対して順番
にＭＡＰ復号を実行する復号器である。なお、図１０に
おけるその他の構成要素については実施の形態１による
ものと同様であるので、その説明を省略する。また、復
号器４Ｅの構成については図２に示すものと同様である
ので、その説明を省略する。ただし、記憶回路１４から
のパス確率αＮ（ｍ），βＮ（ｍ）は自己の初期値設定
回路１９に供給され、保持される。
【０２０６】次に動作について説明する。図１１は第１
の符号受信系列と各ブロックの対応関係の一例を示す図
である。なお、説明を簡単にするため、ここではテイル
ビットも含めた符号長を３Ｎとする。
【０２０７】第１の符号受信系列｛Ｘ１，Ｙ１｝から、
長さＤだけオーバーラップする３つの部分系列を次のよ
うに定義する。 Ｘ１１＝｛ｘｋ（ｋ＝０，１，・・・，Ｎ−１，Ｎ，・
・・，Ｎ＋Ｄ−１）｝ Ｘ１２＝｛ｘｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１，
２Ｎ，・・・，２Ｎ＋Ｄ−１）｝ Ｘ１３＝｛ｘｋ（ｋ＝２Ｎ，２Ｎ＋１，・・・，３Ｎ−
１）｝ Ｙ１１＝｛ｙ１ｋ（ｋ＝０，１，・・・，Ｎ−１，Ｎ，
・・・，Ｎ＋Ｄ−１）｝ Ｙ１２＝｛ｙ１ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−
１，２Ｎ，・・・，２Ｎ＋Ｄ−１）｝ Ｙ１３＝｛ｙ１ｋ（ｋ＝２Ｎ，２Ｎ＋１，・・・，３Ｎ
−１）｝ なお、Ｄはオーバーラップ区間の長さであり、Ｄには拘
束長の８〜１０倍程度が適当である。以下、部分系列
｛Ｘ１１，Ｙ１１｝を第１ブロック、部分系列｛Ｘ１
２，Ｙ１２｝を第２ブロック、部分系列｛Ｘ１３，Ｙ１
３｝を第３ブロックと呼ぶ。
【０２０８】復号器４Ｅは、第１ブロック｛Ｘ１１，Ｙ
１１｝、第２ブロック｛Ｘ１２，Ｙ１２｝、第３ブロッ
ク｛Ｘ１３，Ｙ１３｝の順番でＭＡＰ復号を実行し、第
１ブロックの復号で情報ビットｄｋ（ｋ＝０，１，・・
・，Ｎ−１）の外部値Ｌｅｋ（ｋ＝０，１，・・・，Ｎ
−１）を計算し、第２ブロックの復号で情報ビットｄ ｋ
（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）の外部値Ｌ
ｋ（ｋ＝Ｎ，Ｎ＋１，・・・，２Ｎ−１）を計算し、第
３ブロックの復号で情報ビットｄｋ（ｋ＝２Ｎ，２Ｎ＋
１，・・・，３Ｎ−１）の外部値Ｌｋ（ｋ＝２Ｎ，２Ｎ
＋１，・・・，３Ｎ−１）をそれぞれ計算する。
【０２０９】このとき、初期値設定回路１９により記憶
回路１４に、第１ブロックの復号で計算された順方向の
パス確率αＮ（ｍ）（ｍ＝０，１，２，３）は、第２ブ
ロックの復号で順方向のパス確率の初期値αＮ（ｍ）と
して設定され、第２ブロック２の復号で計算された順方
向のパス確率α２Ｎ（ｍ）（ｍ＝０，１，２，３）は、
第３ブロックの復号で順方向のパス確率の初期値α２Ｎ
（ｍ）として設定される。
【０２１０】また、初期値設定回路１９により記憶回路
１４に、第２ブロックの復号で計算された逆方向のパス
確率βＮ＋Ｄ（ｍ）（ｍ＝０，１，２，３）は、第１ブ
ロックの復号で逆方向のパス確率の初期値β
Ｎ＋Ｄ（ｍ）として設定され、第３ブロックで計算され
た逆方向のパス確率β２Ｎ＋Ｄ（ｍ）（ｍ＝０，１，
２，３）は、第２ブロックの復号で逆方向のパス確率の
初期値β２Ｎ＋Ｄ（ｍ）として設定される。
【０２１１】次に、各ブロックの復号について詳細に説
明する。第１ブロックの復号では、まず、順方向のパス
確率の初期値がα０（０）＝１，α０（ｍ）＝０（ｍ＝
１，２，３）と設定され、ｋ＝０からｋ＝Ｎ＋Ｄまで順
番に順方向再帰式に従って順方向のパス確率αｋ（ｍ）
がパス確率計算回路１３により計算され、パスメトリッ
クメモリ１５に格納される。
【０２１２】次に、順方向のパス確率の計算が完了する
と、逆方向のパス確率βｋ（ｍ）がｋ＝Ｎ＋Ｄからｋ＝
１まで順番に計算される。なお、逆方向のパス確率の初
期値βＮ＋Ｄ（ｍ）には、第１回目の復号ではβＮ＋Ｄ
（ｍ）＝１／４（ｍ＝０，１，２，３）が設定され、第
２回目以降の復号では前回の第２ブロックの復号で計算
されたβＮ＋Ｄ（ｍ）（ｍ＝０，１，２，３）が設定さ
れる。
【０２１３】そして、事後値計算回路１６および外部値
計算回路１７により、逆方向のパス確率とパスメトリッ
クメモリ１５に格納された順方向のパス確率から、情報
ビットｄｋ（ｋ＝０，・・・，Ｎ＋Ｄ−１）の事後値Ｌ
ｋ（ｋ＝０，・・・，Ｎ＋Ｄ−１）および外部値Ｌｅｋ
（ｋ＝０，・・・，Ｎ−１）が計算され、その外部値Ｌ
ｅｋが外部値メモリ５に格納される。なお、情報ビット
ｄｋ（ｋ＝Ｎ，・・・，Ｎ＋Ｄ−１）の外部値は外部値
メモリ５に格納されない。
【０２１４】第２ブロックの復号では、まず、順方向の
パス確率の初期値として第１ブロックの復号で計算され
たαＮ（ｍ）（ｍ＝０，１，２，３）が設定され、ｋ＝
Ｎからｋ＝２Ｎ＋Ｄまで順番に順方向のパス確率α
ｋ（ｍ）がパス確率計算回路１３により計算され、パス
メトリックメモリ１５に格納される。なお、第１ブロッ
クの復号で計算された順方向のパス確率は不要であるた
め、第２ブロックの復号で計算された順方向のパス確率
を上書きしてもよい。
【０２１５】次に、順方向のパス確率の計算が完了する
と、逆方向のパス確率βｋ（ｍ）がｋ＝２Ｎ＋Ｄからｋ
＝Ｎまで順番に計算される。なお、逆方向のパス確率の
初期値β２Ｎ＋Ｄ（ｍ）には、第１回目の復号ではβ
２Ｎ＋Ｄ（ｍ）＝１／４（ｍ＝０，１，２，３）が設定
され、第２回目以降の復号では前回の第３ブロックの復
号で計算されたβ２Ｎ＋Ｄ（ｍ）（ｍ＝０，１，２，
３）が設定される。
【０２１６】そして、事後値計算回路１６および外部値
計算回路１７により、逆方向のパス確率およびパスメト
リックメモリ１５に格納された順方向のパス確率から、
情報ビットｄｋの外部値Ｌｅｋ（ｋ＝Ｎ，・・・，２Ｎ
−１）が計算され、外部値メモリ５に格納される。な
お、情報ビットｄｋ（ｋ＝２Ｎ，・・・，２Ｎ＋Ｄ−
１）の外部値は外部値メモリ５に格納されない。
【０２１７】第３ブロックの復号では、まず、順方向の
パス確率の初期値として第２ブロックの復号で計算され
たα２Ｎ（ｍ）（ｍ＝０，１，２，３）が設定され、ｋ
＝２Ｎからｋ＝３Ｎまで順番に順方向のパス確率α
ｋ（ｍ）が計算され、パスメトリックメモリ１５に格納
される。なお、第２ブロックで計算された順方向のパス
確率は不要であるため、第３ブロックの復号で計算され
た順方向のパス確率を上書きしてもよい。
【０２１８】次に、順方向のパス確率の計算が完了する
と、逆方向のパス確率βｋ（ｍ）がｋ＝３Ｎからｋ＝２
Ｎまで順番に計算される。なお、逆方向のパス確率の初
期値はβ３Ｎ（０）＝１，β３Ｎ（ｍ）＝０（ｍ＝１，
２，３）と設定される。
【０２１９】そして、事後値計算回路１６および外部値
計算回路１７により、逆方向のパス確率およびパスメト
リックメモリ１５に格納された順方向のパス確率から、
情報ビットｄｋ（ｋ＝２Ｎ，・・・，３Ｎ−１）の事後
値Ｌｋ（ｋ＝２Ｎ，・・・，３Ｎ−１）および外部値Ｌ
ｅｋ（ｋ＝２Ｎ，・・・，３Ｎ−１）が計算され、その
外部値Ｌｅｋ（ｋ＝２Ｎ，・・・，３Ｎ−１）が外部値
メモリ５に格納される。
【０２２０】以上で、第１の符号受信系列｛Ｘ１，Ｙ
１｝に対する１回分の復号が完了する。また、第２の符
号受信系列｛Ｘ２，Ｙ２｝に対する１回分の復号も同様
に、第２の符号受信系列｛Ｘ２，Ｙ２｝を３分割して各
ブロックを順番に復号する。
【０２２１】なお、実施の形態２における復号器４Ｃ，
４Ｄのようにデパンクチャ回路を設けることにより、パ
ンクチャされたターボ符号を復号することができる。
【０２２２】以上のように、この実施の形態４によれ
ば、符号受信系列を時間方向において複数のブロックに
分割し、各ブロックを順番に復号するように構成したの
で、符号受信系列の分割数（すなわちブロック数）をｎ
とすると、順方向のパス確率を格納するパスメトリック
メモリの容量を約１／ｎに低減することができるという
効果が得られる。すなわち、ターボ符号の復号では通信
路値メモリ、外部値メモリ、パスメトリックメモリなど
のメモリの容量が符号長に比例して増加するが、そのメ
モリ容量の増加を抑制することができる。
【０２２３】また、符号受信系列を複数のブロックに分
割する際に、各ブロックをオーバーラップさせるように
したので、ブロック間の境界部分での逆方向のパス確率
をより正確に計算することができるという効果が得られ
る。
【０２２４】なお、上記実施の形態における復号器４Ａ
〜４Ｅは、ＭＡＰ復号を実行しているが、他の方式（軟
出力ビタビアルゴリズムやＬｏｇＭＡＰ復号法など）の
復号を実行するようにしてもよく、同様の効果が得られ
る。
【０２２５】また、上記実施の形態１〜３では、第１お
よび第２の符号受信系列を２つのブロックに分割し、２
つの復号器４Ａ，４Ｂ（４Ｃ，４Ｄ）によりその２つの
ブロックを復号するようにしているが、分割数および復
号器の個数は２に限らず３以上でもよい。
【０２２６】さらに、上記実施の形態４では、第１およ
び第２の符号受信系列を３つのブロックに分割している
が、分割数は３に限られるものではない。
【０２２７】
【発明の効果】以上のように、この発明によれば、符号
受信系列を時間方向において複数のブロックに分割し、
各ブロックを並行して復号するように構成したので、分
割数をｎとすると、復号に要する時間を１／ｎに低減す
ることができるという効果がある。
【０２２８】この発明によれば、符号受信系列を時間方
向において複数のブロックに分割し、各ブロックを順番
に復号するように構成したので、符号受信系列の分割数
をｎとすると、順方向のパス確率を格納するパスメトリ
ックメモリの容量を約１／ｎに低減することができると
いう効果がある。
【０２２９】この発明によれば、復号器に、パンクチャ
された符号の符号受信系列のうちの、パンクチャされた
ビットに対応する通信路値に信頼度の最も低い値を挿入
するデパンクチャ回路を有するようにしたので、パンク
チャにより符号化レートが増加したターボ符号を高速に
復号することができるという効果がある。
【０２３０】この発明によれば、復号器が、各ブロック
の入力が完了するとそのブロックの復号を開始し、事後
値を出力する際、先頭のブロックから順番にそのブロッ
クの各通信路値に対応する事後値を出力するように構成
したので、符号受信系列の入力が完了する前に復号を開
始でき、復号に要する時間を低減することができるとい
う効果がある。
【０２３１】この発明によれば、復号器が、入力が未完
了であるブロックから事後値を生成し、その事後値に対
応する事前値を、入力が完了しているブロックの復号の
ための事前値とするように構成したので、事前値を０と
するより事前値が正確になるという効果がある。
【０２３２】この発明によれば、各ブロックを所定の長
さだけオーバーラップさせるようにしたので、ブロック
間の境界部分での逆方向のパス確率をより正確に計算す
ることができるという効果がある。
【０２３３】この発明によれば、情報ビット系列をイン
タリーブし、情報ビット系列またはインタリーブした系
列からそれぞれパリティビット系列を生成し、生成した
複数のパリティビット系列に対してパンクチャ処理を実
行し、パリティビット系列の数を減らすように構成した
ので、所定の符号化レートのパンクチャされたターボ符
号を簡単に生成することができるという効果が得られ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による復号回路の構
成を示すブロック図である。
【図２】 図１における復号器の構成を示すブロック図
である。
【図３】 実施の形態１による復号回路の動作について
説明するフローチャートである。
【図４】 実施の形態１による復号回路の動作について
説明するタイミングチャートである。
【図５】 この発明の実施の形態２による符号化回路の
構成を示すブロック図である。
【図６】 この発明の実施の形態２による復号回路の構
成を示すブロック図である。
【図７】 図６における復号器の構成を示すブロック図
である。
【図８】 実施の形態３による復号回路における受信系
列Ｘ，Ｙ１，Ｙ２の入力について説明するタイミングチ
ャートである。
【図９】 実施の形態３による復号回路の動作について
説明するタイミングチャートである。
【図１０】 この発明の実施の形態４による復号回路の
構成を示すブロック図である。
【図１１】 第１の符号受信系列と各ブロックの対応関
係の一例を示す図である。
【図１２】 符号化レート１／３かつ拘束長３のターボ
符号を符号化する従来の符号化回路を示すブロック図で
ある。
【図１３】 図１２の要素符号器の状態遷移図である。
【図１４】 図１２の要素符号器のトレリス線図であ
る。
【図１５】 ターボ符号の従来の復号回路のブロック図
である。
【図１６】 図１５の復号器についてのトレリス線図上
のパスの例を示す図である。
【図１７】 従来の復号回路による第１および第２の符
号受信系列の復号を説明するタイミングチャートであ
る。
【符号の説明】
４Ａ〜４Ｅ 復号器、１２ 遷移確率計算回路、１３
パス確率計算回路、１６ 事後値計算回路、１７ 外部
値計算回路、２０ デパンクチャ回路、６１Ａ，６１Ｂ
要素符号器、６２ インタリーバ、６３ パンクチャ
回路。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｍ 13/41 Ｈ０３Ｍ 13/41 (72)発明者 中村 隆彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 吉田 英夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B001 AA02 AB01 AC05 AD04 AD06 5D044 BC01 CC04 GL02 5J065 AC02 AC03 AD02 AD06 AF01 AG05 AG06 AH06 AH07 AH23

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ターボ符号を復号する復号回路におい
    て、 符号受信系列を時間方向において複数のブロックに分割
    し、各ブロックを並行して復号する複数の復号器を備え
    ることを特徴とする復号回路。
  2. 【請求項２】 ターボ符号を復号する復号回路におい
    て、 符号受信系列を時間方向において複数のブロックに分割
    し、各ブロックを順番に復号する１つの復号器を備える
    ことを特徴とする復号回路。
  3. 【請求項３】 各復号器は、各ブロックの通信路値およ
    び事前値から順方向および逆方向の状態遷移確率を計算
    する遷移確率計算回路と、前記順方向の状態遷移確率に
    基づいて順方向のパス確率を計算し、前記逆方向の状態
    遷移確率に基づいて逆方向のパス確率を計算するパス確
    率計算回路と、前記順方向のパス確率、前記逆方向の状
    態遷移確率および前記逆方向のパス確率に基づいて事後
    値を計算する事後値計算回路と、その事後値から情報ビ
    ットに対応する通信路値および事前値を減算して外部値
    を計算する外部値計算回路とを有することを特徴とする
    請求項１または請求項２記載の復号回路。
  4. 【請求項４】 複数の復号器のそれぞれは、最後に計算
    した順方向のパス確率および逆方向のパス確率のいずれ
    か一方を他の復号器へ入力し、他の復号器から入力され
    た前記順方向または前記逆方向のパス確率を、前記順方
    向または逆方向のパス確率の初期値に設定することを特
    徴とする請求項３記載の復号回路。
  5. 【請求項５】 復号器は、パンクチャされた符号の符号
    受信系列のうちの、パンクチャされたビットに対応する
    通信路値に信頼度の最も低い値を挿入するデパンクチャ
    回路を有することを特徴とする請求項３記載の復号回
    路。
  6. 【請求項６】 復号器は、各ブロックの入力が完了する
    とそのブロックの復号を開始し、事後値を出力する際、
    先頭のブロックから順番にそのブロックの各通信路値に
    対応する事後値を出力することを特徴とする請求項３記
    載の復号回路。
  7. 【請求項７】 復号器は、入力が未完了であるブロック
    から事後値を生成し、その事後値に対応する事前値を、
    入力が完了しているブロックの復号のための事前値とす
    ることを特徴とする請求項６記載の復号回路。
  8. 【請求項８】 各ブロックが所定の長さだけオーバーラ
    ップすることを特徴とする請求項２記載の復号回路。
  9. 【請求項９】 ターボ符号を復号する復号方法におい
    て、 符号受信系列を時間方向において複数のブロックに分割
    し、各ブロックを並行して復号することを特徴とする復
    号方法。
  10. 【請求項１０】 ターボ符号を復号する復号方法におい
    て、 符号受信系列を時間方向において複数のブロックに分割
    し、各ブロックを順番に復号することを特徴とする復号
    方法。
  11. 【請求項１１】 情報ビット系列からターボ符号を生成
    する符号化回路において、 情報ビット系列をインタリーブするインタリーバと、 前記情報ビット系列または前記インタリーバによりイン
    タリーブされた系列からそれぞれパリティビット系列を
    生成する複数の要素符号器と、 前記複数の要素符号器により生成された複数のパリティ
    ビット系列に対してパンクチャ処理を実行し、パリティ
    ビット系列の数を減らすパンクチャ回路とを備えること
    を特徴とする符号化回路。
  12. 【請求項１２】 情報ビット系列からターボ符号を生成
    する符号化方法において、 情報ビット系列をインタリーブするステップと、 前記情報ビット系列またはインタリーブした系列からそ
    れぞれパリティビット系列を生成するステップと、 生成した複数のパリティビット系列に対してパンクチャ
    処理を実行し、パリティビット系列の数を減らすステッ
    プとを備えることを特徴とする符号化方法。
JP2000183551A 2000-06-19 2000-06-19 復号回路および復号方法、並びに符号化回路および符号化方法 Pending JP2002009633A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000183551A JP2002009633A (ja) 2000-06-19 2000-06-19 復号回路および復号方法、並びに符号化回路および符号化方法
GB0106823A GB2365727A (en) 2000-06-19 2001-03-19 Turbo-code decoding unit and turbo-code encoding/decoding unit
US09/816,074 US20020007474A1 (en) 2000-06-19 2001-03-26 Turbo-code decoding unit and turbo-code encoding/decoding unit
FR0105207A FR2810475A1 (fr) 2000-06-19 2001-04-17 Unite de decodage de turbo-code et unite de codage/decodage de turbo-code
CN01117489.7A CN1330455A (zh) 2000-06-19 2001-04-30 Turbo(涡轮)码的译码电路和编码译码电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000183551A JP2002009633A (ja) 2000-06-19 2000-06-19 復号回路および復号方法、並びに符号化回路および符号化方法

Publications (1)

Publication Number Publication Date
JP2002009633A true JP2002009633A (ja) 2002-01-11

Family

ID=18684124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000183551A Pending JP2002009633A (ja) 2000-06-19 2000-06-19 復号回路および復号方法、並びに符号化回路および符号化方法

Country Status (5)

Country Link
US (1) US20020007474A1 (ja)
JP (1) JP2002009633A (ja)
CN (1) CN1330455A (ja)
FR (1) FR2810475A1 (ja)
GB (1) GB2365727A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539451A (ja) * 2002-09-18 2005-12-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データウィンドウを使用してデータを復号化するための方法
US7180843B2 (en) 2002-06-07 2007-02-20 Fujitsu Limited Information recording and reproduction apparatus, optical disk apparatus and data reproduction method
US7257765B2 (en) 2003-06-18 2007-08-14 Nec Corporation Rate dematching processor
US7281198B2 (en) 2003-07-22 2007-10-09 Nec Corporation Data decoding method and apparatus and receiver and communication system applying the same
JP2008527760A (ja) * 2005-01-14 2008-07-24 三菱電機株式会社 レプリカ結合グループシャッフル反復デコーダ及びこの生成方法
US7530011B2 (en) 2002-06-05 2009-05-05 Fujitsu Limited Turbo decoding method and turbo decoding apparatus
US7562004B2 (en) 2006-05-31 2009-07-14 International Business Machines Corporation Determining better configuration for computerized system
JP2009200839A (ja) * 2008-02-21 2009-09-03 Mitsubishi Electric Corp 送信装置、受信装置および通信システム

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092464B2 (en) * 2002-01-23 2006-08-15 Bae Systems Information And Electronic Systems Integration Inc. Multiuser detection with targeted error correction coding
US6967598B2 (en) * 2004-02-20 2005-11-22 Bae Systems Information And Electronic Systems Integration Inc Reduced complexity multi-turbo multi-user detector
US6831574B1 (en) * 2003-10-03 2004-12-14 Bae Systems Information And Electronic Systems Integration Inc Multi-turbo multi-user detector
JP2004080508A (ja) * 2002-08-20 2004-03-11 Nec Electronics Corp 誤り訂正符号の復号方法、そのプログラム及びその装置
CN100391107C (zh) * 2003-12-25 2008-05-28 上海贝尔阿尔卡特股份有限公司 信道编码方法和装置以及信道译码方法和装置
US7571369B2 (en) * 2005-02-17 2009-08-04 Samsung Electronics Co., Ltd. Turbo decoder architecture for use in software-defined radio systems
US7532638B2 (en) * 2005-06-01 2009-05-12 Broadcom Corporation Wireless terminal baseband processor high speed turbo decoding module supporting MAC header splitting
FR2891419A1 (fr) * 2005-09-23 2007-03-30 St Microelectronics Sa Decodage d'une pluralite de flux d'informations codees selon un algorithme de codage par blocs.
GB0804206D0 (en) * 2008-03-06 2008-04-16 Altera Corp Resource sharing in decoder architectures
US8250448B1 (en) * 2008-03-26 2012-08-21 Xilinx, Inc. Method of and apparatus for implementing a decoder
JP4935778B2 (ja) * 2008-08-27 2012-05-23 富士通株式会社 符号化装置、送信装置および符号化方法
US8578255B1 (en) * 2008-12-19 2013-11-05 Altera Corporation Priming of metrics used by convolutional decoders
US8638886B2 (en) * 2009-09-24 2014-01-28 Credo Semiconductor (Hong Kong) Limited Parallel viterbi decoder with end-state information passing
US10498366B2 (en) 2016-06-23 2019-12-03 SK Hynix Inc. Data dependency mitigation in parallel decoders for flash storage
US10484020B2 (en) * 2016-02-03 2019-11-19 SK Hynix Inc. System and method for parallel decoding of codewords sharing common data
US10439649B2 (en) 2016-02-03 2019-10-08 SK Hynix Inc. Data dependency mitigation in decoder architecture for generalized product codes for flash storage
US10523245B2 (en) * 2016-03-23 2019-12-31 SK Hynix Inc. Soft decoder for generalized product codes
US9935800B1 (en) 2016-10-04 2018-04-03 Credo Technology Group Limited Reduced complexity precomputation for decision feedback equalizer
US10728059B1 (en) 2019-07-01 2020-07-28 Credo Technology Group Limited Parallel mixed-signal equalization for high-speed serial link

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675971B1 (fr) * 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
US5583500A (en) * 1993-02-10 1996-12-10 Ricoh Corporation Method and apparatus for parallel encoding and decoding of data
US5907582A (en) * 1997-08-11 1999-05-25 Orbital Sciences Corporation System for turbo-coded satellite digital audio broadcasting
US6044116A (en) * 1998-10-29 2000-03-28 The Aerospace Corporation Error-floor mitigated and repetitive turbo coding communication system
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
US6715120B1 (en) * 1999-04-30 2004-03-30 General Electric Company Turbo decoder with modified input for increased code word length and data rate
US6980605B2 (en) * 2000-01-31 2005-12-27 Alan Gatherer MAP decoding with parallelized sliding window processing

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7530011B2 (en) 2002-06-05 2009-05-05 Fujitsu Limited Turbo decoding method and turbo decoding apparatus
US7180843B2 (en) 2002-06-07 2007-02-20 Fujitsu Limited Information recording and reproduction apparatus, optical disk apparatus and data reproduction method
JP2005539451A (ja) * 2002-09-18 2005-12-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データウィンドウを使用してデータを復号化するための方法
US7257765B2 (en) 2003-06-18 2007-08-14 Nec Corporation Rate dematching processor
US7281198B2 (en) 2003-07-22 2007-10-09 Nec Corporation Data decoding method and apparatus and receiver and communication system applying the same
US7975211B2 (en) 2003-07-22 2011-07-05 Nec Corporation Data decoding method and apparatus and receiver and communication system applying the same
US8595599B2 (en) 2003-07-22 2013-11-26 Nec Corporation Data decoding method and apparatus and receiver and communication system applying the same
JP2008527760A (ja) * 2005-01-14 2008-07-24 三菱電機株式会社 レプリカ結合グループシャッフル反復デコーダ及びこの生成方法
US7562004B2 (en) 2006-05-31 2009-07-14 International Business Machines Corporation Determining better configuration for computerized system
JP2009200839A (ja) * 2008-02-21 2009-09-03 Mitsubishi Electric Corp 送信装置、受信装置および通信システム

Also Published As

Publication number Publication date
FR2810475A1 (fr) 2001-12-21
US20020007474A1 (en) 2002-01-17
GB2365727A (en) 2002-02-20
GB0106823D0 (en) 2001-05-09
CN1330455A (zh) 2002-01-09

Similar Documents

Publication Publication Date Title
JP2002009633A (ja) 復号回路および復号方法、並びに符号化回路および符号化方法
JP4282192B2 (ja) 反復式ターボ符号復号装置及び該装置の性能を最適化する方法
KR100955305B1 (ko) 큐피피 인터리브를 갖는 병렬 터보 디코딩을 위한 공식적플렉서블 충돌 방지 메모리 억세싱
JP3898574B2 (ja) ターボ復号方法及びターボ復号装置
US7549113B2 (en) Turbo decoder, turbo decoding method, and operating program of same
US20020061070A1 (en) Parallel concatenated code with soft-in soft-out interactive turbo decoder
EP1122890A2 (en) MAP decoding with parallelized sliding window processing
US7246298B2 (en) Unified viterbi/turbo decoder for mobile communication systems
CN1808912A (zh) 纠错译码器
US8196006B2 (en) Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder
US6487694B1 (en) Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA
US6912684B2 (en) Error correction encoding method and apparatus, and error correction decoding method and apparatus
JP2003198386A (ja) インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法
US20130007568A1 (en) Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program
US6732327B1 (en) Scaled-feedback turbo decoder
JP4837645B2 (ja) 誤り訂正符号復号回路
KR101051933B1 (ko) 트렐리스의 버터플라이 구조를 이용한 맵 디코딩을 위한메트릭 계산
KR100628201B1 (ko) 터보 디코딩 방법
US7266757B1 (en) Pipelined architecture implementing recursion processes for forward error correction
US7178090B2 (en) Error correction code decoding device
JP2002076921A (ja) 誤り訂正符号復号方法及び装置
US20050172203A1 (en) Decoder and method for performing decoding operation using map algorithm in mobile communication system
JP7144621B2 (ja) 通信システム及び通信方法
JP4692751B2 (ja) ターボ復号器及びそれを備えた通信システム
KR100305293B1 (ko) 터보 복호기에서 최소 메모리를 이용하여 대수 근사화 확률비를구하는 방법