CN1168223C - 位倒置随机交织的综合地址发生 - Google Patents

位倒置随机交织的综合地址发生 Download PDF

Info

Publication number
CN1168223C
CN1168223C CNB008056625A CN00805662A CN1168223C CN 1168223 C CN1168223 C CN 1168223C CN B008056625 A CNB008056625 A CN B008056625A CN 00805662 A CN00805662 A CN 00805662A CN 1168223 C CN1168223 C CN 1168223C
Authority
CN
China
Prior art keywords
address
address field
bit
inverted
pseudo random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008056625A
Other languages
English (en)
Other versions
CN1345486A (zh
Inventor
A
A·阿格拉瓦尔
周群真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1345486A publication Critical patent/CN1345486A/zh
Application granted granted Critical
Publication of CN1168223C publication Critical patent/CN1168223C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2735—Interleaver using powers of a primitive element, e.g. Galois field [GF] interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Dram (AREA)
  • Detection And Correction Of Errors (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种交织器中地址产生的新颖和改进的方法和装置。根据本发明的一个实施例，使用随机地址段(108)和位倒置地址段(106)来产生地址。由首先产生的两顺序的候选位交织段选择位交织器段。当第一位交织段产生大于最大地址的地址时，第二位交织段被选择。地址发生器允许对交织器和去交织器地址产生N，其中N不是2的整数幂的帧大小，而无任何周期损失。

Description

位倒置随机交织的综合地址发生
                         发明背景
I.发明领域
本发明涉及通信。具体地说，本发明涉及交织器(interleaver)中产生存储地址的新颖和改进的方法和装置。
II.相关技术的说明
快速编码(Turbo Coding)是正向纠错(FEC)编码的强有力的形式。正向纠错涉及纠正发送的数据中的错误。为实现纠错，在发送前对数据施加FEC编码。一经接收，就用解码处理从接收到的数据恢复原始数据。提供这种纠错允许在噪声环境中成功的发送数据，因此有利于各类数字通信。
快速编码通常涉及最佳性能的随机或伪随机交织运用。随机交织需要大而复杂的地址发生电路，这在用集成电路实现时是不希望的。此外，当要交织的块的大小不是2的整数幂时，随机地址发生器存在问题。
本发明针对更适合于在集成电路中实现地址发生的方法和装置。这将增加快速编码对所有应用的有效性，特别是在电路大小、成本和功耗成为首要关心的移动通信的场合。
                         发明概述
本发明是交织器中地址发生的新颖和改进的方法和装置。按照本发明的一个实施例，用随机地址段和位倒置地址段来产生地址。由首先产生的两个顺序的交织段的候选位，选择位交织器段。当第一位交织地位段产生大于最大地址的地址地时，第二位交织段被选。地址发生器允许对交织器和去交织器产生地址N的帧的大小，其中N不是2的整数幂，而无任何周期损失。
                         附图简述
从下面结合附图详细说明中，本发明的特点、目的和优点将更明显，附图中相同的标号全部对应一致。
图1为交织器的方框图；
图2为地址发生器的方框图；
图3为地址发生器的方框图；以及
图4为各种大小的交织器的表。
                    较佳实施例的详细说明
本发明是交织器中产生地址的新颖的和改进的方法和装置。本发明可用于各种数学通信中，包括基于卫星的通信系统和基于地面的数字通信系统、如蜂窝电话系统。这两种系统都是“无线”的并用射频电磁信号来发送其他信号或数据。有线系统也可使用本发明。本发明较佳地以集成电路来实现，但显然也可用其他各种方法来实现，包括分立电路或门阵列逻辑电路或在微处理器中用软件运行。用来描述本发明的各方框图示出了硬件配置和方法步骤。
图1是根据本发明一个实施例配置的一般化的代码交织器的框图。代码交织器与信道交织器的区域在于发送和接收处理链中应用。一般说，代码和信道交织器都用于采用快速编码的系统中。所述的发明较佳是用于代码交织器中，因为已知代码交织器从使用伪随机地址发生中获得好处。信道交织器在接收链中一般位于解码器之前，且在接收链中代码交织器之后。各种快速编码系统和交织器描述在题为“Coding System Having State Machine Based Interleaver”的专利号09/158459号(1998年9月22提交)，题为“Coding System havingState Machine Based Interleaver”的专利号09/172069的待批部分继续申请(1998年10月13日提交)，以及题为“Turbo Code Interleaver Using LinearCogruential Sequence”的专利号09/205511(1998年12月4日提交)的美国专利中。所有这些均转让给本申请的受让人并引入地址供参考。
待交织的数据(或码元)存储在交织器存储器100中。为了实现适合地快速编码的伪随机交织，许多交织器组合了位倒置地址产生和伪随机地址产生的使用。去交织器一般以类似于交织器的方式配置，只是其中施加计数器和交织的地址的次序被反转了。
在示例的处理期间，用计数器102通过多路复用器104将数据写入代码交织器存储器，作为地址发生器。当数据读出时，由并置位倒置段和伪随机段产生的地址，也通过多路复用器104施加。位倒置地址段发生器106产生位倒置地址段。伪随机地址段发生器108产生伪随机地址段。伪随机地址段发生器也可以是例如状态机。这两段被并置且施加到多路复用器104。
这两段可对应于存储器的行和列，或列和行，但这并不是必须的。通过用所述两地址段发生器产生的地址来读出数据，相对于读入的次序而言该数据中输出中具有高度随机化形式并因此被交织。
在所述的本发明的实施例中，伪随机地址段形成地址的最小有效部分，而位倒置交织器形成地址的最大有效部分。用为随机和位倒置地址段实现交织的其他各种方法，包括在地址产生过程中加入附加步骤都是熟知的。一般说那些更复杂的其他系统也可从本发明的使用中得到好处。
当待交织的块(代码交织块)的大小是2的整数幂(2i，i是整数)时，则可用由两地址段的并置产生的整组地址。但当代码交织块的大小不是2的整数幂时，则只可使用部分的地址。在伪随机地址发生器范围内，不用的地址一般被“破坏”而不能再用。但如果一行内必须破坏几个地址，则可能没有足够的时钟周期用来产生适当的地址。
无能力适时地产生地址将破坏电路的运行，故要求附加的复杂性或需要高时钟速度，这会增加功耗或不可行。按照本发明的一个方面提供的交织地址发生单元，它保证在每个时钟周期期间产生适当的地址。
图2为按本发明一实施例配置的地址发生单元的框图。地址发生单元包括位倒置地址段发生器200(示例实施例中用作行发生器，也简称为行段发生器)和伪随机地址段发生器202(示例实施例中用作列发生器，也简称为列段发生器)。由并置的位倒置地址段和伪随机地址段形成最后的地址。
在位倒置地址段发生器200内，行发生器210产生当前地址的位倒置行段。行+1发生器212产生下一地址的行段。当前位倒置地址段从行发生器210被施加到多路复用器214和控制电路216。下一位倒置地址段从行+1发生器212也施加到多路复用器214。多路复用器214输出最后的行(最终用来产生地址的位倒置地址段)。
在伪随机地址段发生器202中，当前列发生器(col)230产生当前地址的伪随机地址段，并被施加到多路复用器234。此外，当前列发生器230的输出被输入到控制单元216。下一列发生器(col+1)232产生下地址的伪随机地址段，并被施加到多路复用器234。多路复用器234输出最后的列(最终用来产生地址的伪随机地址段)。本发明示例中，行和列在每个地址改变期间改变。
在运作中，控制单元216接收当前地址的列和行。并判断最好地址(示例中两段并置)是否大于N。N是代码交织器中数据位或码元数。示例中，N是2的非整数幂。即，控制单元216判断当前地址是否大于代码交织器块的大小，如不是，则控制单元216使多路复用路214输出来自当前行段发生器210的当前行地址。
然而，如果当前地址大于N，从而超出了范围，则控制单元216使多路复用器214输出来自行+1发生器212的行段。因此，当当前地址超出了范围时控制单元216有效地“破坏”该当前地址。如下面所说明，这就保证，如当前地址出了范围，则下一地址在范围内，因此在时钟周期期间可以获得有用的地址。
一般，对于不是2的整数幂的N，地址中位数足够大到2的整数幂的下一个较大值的地址。即地址中位数i设置成2i是大于N的2的下一个整数幂，和2(i-1)是小于N的2的下一个整数幂。因此，N的值总是介于2i和2(i-1)之间。因此，范围外的任意地址仍然大于2(i-1)，并具有设置到逻辑零的它的最大有效位。
这是因为使用位倒置地址的行，对每个新地址，两个地址段的最大有效位在逻辑0和逻辑1之间交变。即是说，由于位倒置期间最小有效位变成最大有效位，故位倒置地址中最大有效位每次增加。因此位倒置地址段的最大有效位在逻辑1和逻辑0之间交变，与最小有效位在一般计数器中的情况一样。
当当前地址在范围之外时，下一地址的最大有效位为逻辑0。因此地址将小于2(i-1)。由于2(i-1)小于N，保证下一地址在范围内，因此是有用的。这样，通过对当前地址和下地址产生位倒置地址段，保证了至少一个地址在范围内并在时钟周期期间可加利用。
在伪随机地址段发生器202中，当前地址列发生器(col)230为当前地址产生伪随机地址段，并施加到多路复用器234和控制单元216。多路复用器234输出列值用于产生交织或去交织的地址。下一列地址发生器(col+1)232为下一列产生伪随机地址段并施加到多路复用器234。较好的是所产生的列地址组取于被处理的特定的行，这样增加了交织的随机性。
多路复用器234受到与门240输出的控制，并输出最后的列值。与门240接收控制单元216和控制单元242的输出。控制单元242接收位倒置地址段(行发生器)产生的最后行值。
运作期间，控制单元216接收来自行和列段发生器200和202的当前行和当前列值，并当量后地址(如上述)大于N时产生控制信号250。控制单元242接收来自行段发生器200的最后行值，并当所接收的行值等于为每列处理的第一例(FIRST_ROW)时维持控制信号252。FIRST_ROW是为每列处理的第一行段，在一个实施例中，它等于所有逻辑1，对应于所有0的位倒置值。
如上所述，当当前行和列大于N时，维持控制信号250并使用下一行。当下一行等于FIRST_ROW时，也维持控制信号252，引起与门240维持控制信号254。当控制信号252和254均得到维持，这表明下一行运作已使行地址循环，因此下一组列地址段的产生开始。为使这一处理在下一时钟周期上开始，使用来自列段发生器202的下一列地址。因此使用当前和下一列发生器两者，使得去交织快速、有效地进行。
本发明的一些实施例可以省去使用当前和下一列发生器两者。在特定行的处理期间这种实施例仍然有效地运作。但当列切换时效率有某些损失。例如可能需要附加的时钟周期。应当理解，虽然当前行发生器和下一行发生器示出为分开的框或电路，但两个单元的部分可以共享电路。或者，它们可以是在双倍时钟速度上运行的同一单元。对当前列发生器和下一列发生器，情况也是这样。
图3为按照使用伽罗瓦域(GF：Galios field)伪随机交织器配置的地址发生器的框图。在示例的实施例中，通过下列步骤实施GF交织。
对于大小为N的交织器，定义大小为2m的块，其中2m＝r×c(r＝行，c＝列)，2m是大于或等于N的2的下一个整数幂。待发送的码元是
1.逐行写入交织器存储器。
2.按下述规则置换每行i(I＝0，1，…，r-1)：
   j←logαib(αio+αj)，    j＝0，1，2，3…，c-2
   j←logαib(αio)，        j＝c-1其中α为用来构成GF(c)的原始多项式p(x)∈GF(2)[x]的根据。αib是GF(c)中原始的元，io是0与c-2间包括0与c-2的整数，常数ib和io是特定的每一行，图3中提供各种大小交织器的一组示例值，此外，根据定义，logαib(0)≡c-1。
3.根据行下标的位倒置对行重新排序。
4.逐列读出交织器的内容。
此外。当使用如上的位倒置的和计算的(伪随机)地址段产生的地址大于N时，该地址被破坏，使用下一地址。
参看图3的本发明的另一实施例，地址发生器包括位倒置地址段发生器390主伪随机地址段发生器392。附加的控制电路控制单元420、控制单元422和多路复用器423。
在位倒置地址段发生器390内，行计数器400为交织器存储器中一组r行从0到r-1循环。一复制值从行计数器400施加到位倒置单元404b和多路复用器408。另一来自行计数器400的复制值由加法器加1然后施加到位倒置单元404a和多路复用器408。多路复用器408的输出由加1电路410加1后加到行计数器的输入端。
位倒置单元404b产生当前地址的位倒置地址段，位倒置单元404a产生下一地址的位倒置地址段。将当前和下一位倒置地址段加到多路复用器406，多路复用器406由Addr_GT_N信号422控制，输出用于产生完整地址的最后行下标。此外，位倒置单元404b的输出(当前行段)施加到控制单元410。控制单元420还接收值N(被交织的位或码元数)和列下标424(与被处理的当前列有关)，将在下面详细说明。
在运作中，控制单元420接收当前位倒置段并乘以列数C和加上当前列下标424。如最后的值大于N，则表示当前地址在范围之外，控制单元420维持Addr_GT_N信号422。当维持Addr_GT_N时，多路复用器406输出下一行地址段作为最后行。此外，多路复用器406输出下一行下标值(倒置的下一行值)用来当下一循环期间产生当前和下一行。因此，通过产生当前和下一地址行并选择产生范围内的地址的行，位倒置地址段发生器390在每个时钟周期期间产生一个在范围内的行地址。
在伪随机地址地段发生器392内，列计数器450产生当前列下标452。将当前列下标452提供给Abs(io-j)电路454、MIN(io，j)电路456和多路复用器457。此外，当前列下标424加到多路复用器423(为图面简明未示出连接)。使用当前列下标424还产生下一列下标(col+1)并加到多路复用器423。多路复用器423的输出加到多路复用器457。
查看表1(LUT1)接收来自地址发生器390的当前行下标403并产生io477和对应于下一行(行+1)的值io的Next_io478。查看表2(LUT2)也接收当前行下标403并产生logα ib(α)和Next_logα ib(α)。项Next_logα ib(α)对应于下一行下标的值logα ib(α)。查看表3(LUT3)482和查表3’(LUT3’)484产生值X+1，X是GF(c)的元。LUT3由abs(io-j)电路454的输出所控制，LUT3由Abs(io’-j’)电路492的输出所控制。
LUT3 482的输出与MIN(io，j)电路456的输出进行模加并将施加到多路复用器486。多路复用器486还从LUT1 472接收io)。多路复用器486的输出乘以来自LUT2 480的值logα(ib(α)，产生当前列下标424，对应于值logα ib(αio+αj)。
类似地，LUT3’484的输出与MIN(io，j)电路490的输出进行模加并将结果施加到多路复用器496。多路复用器496还从多路复用器470接收10’。多路复用器496的输出乘以来自LUT2 480的值logα ib(α)，产生对于值logα ib’(αio’+αj’)的最终列下标424。
图4为按照本发明的一个实施例提供各种大小的交织器的ib和io的例示列表。
再看图3，在运作期间，根据NextROW＝0电路422的输出，多路复用器423提供当前列452或下一列453。如上所述，当下一行等于0时，NextROW＝0电路维持一信号，因此在示例实施例中为每一列处理第一行。多路复用器457接收当前列452的一复制值和多路复用器423的输出。结果是，如果维持Addr_GT_N信号422(表示该行已被破坏)以及最后一行是列中第一行，则从多路复用路457输出下一列(col+1)值。
当从多路复用器457输出下一列时，其余电路产生对应于下一列下标的最后列下标498(列地址段)。系统产生当前列下标并使用此下标判定相应的行组的处理是否完成。如果是，则计算下一列下标的值。因此产生适当的列下标而无须额外的时钟周期。
如果行下标被破坏，但列下标仍然相同，则Addr_GT_N 422使多路复用器470和495输出有关输入值组的下一行值。此外，多路复用器486和496使得在j＝c-1时待使用的io值来实施上述的处理步骤。产生的最后行下标和最后的列下标一起，产生用于交织或去交织的地址。
提供较佳实施例的上述说明使本专业的技术人员能做成或使用本发明。对于本专业的技术人员而言这些实施例的各种修改是显然的，并且这里所确定的一段原理可应用于其他实施例而无须运用创造性的能力。因此，本发明不受所示实施例的限制，但是符合与所揭示的原理和新颖特点一致的最大范围。

Claims (8)

1.一种具有大小为N的交织器，其中N不是2的整数幂，其特征在于，包括
用于发生当前位倒置地址段的装置，
用于发生下一位倒置地址段的装置，
用于发生伪随机地址段的装置，
用于发生下一伪随机地址段的装置，和
控制单元，
当所述当前位倒置地址段和所述伪随机地址段产生的地址小于N时，所述控制单元选择所述当前位倒置地址段，
当所述地址大于N时，所述控制单元选择所述下一位倒置地址段，
当所述下一位倒置地址段被识别为位倒置地址段序列中第一地址时，所述控制单元选择所述下一伪随机的地址段。
2.如权利要求1所述的交织器，其特征在于，
所述用于发生伪随机地址段的装置是基于伽罗瓦域的状态机。
3.一种具有大小为N的交织器，其中N不是2的整数幂，其特征在于，包括
用于发生当前位倒置地址段的装置，
用于发生下一位倒置地址段的装置，
用于发生伪随机地址段的装置，和
控制单元，
当所述当前位倒置地址段和所述伪随机地址段产生的地址小于N时，所述控制单元选择所述当前位倒置地址段，
当所述地址大于N时，所述控制单元选择所述下一位倒置地址段，
并且在单个时钟周期期间，产生所述当前位倒置地址段和所述下一位倒置地址。
4.一种用来交织具有大小为N，其中N不是2的整数幂的数据块的方法，其特征在于，包括下述步骤
发生当前位倒置地址段、下一位倒置地址段和伪随机地址段，并且在单个时钟周期期间，至少产生当前位倒置地址段和下一位倒置地址段，
当所述当前位倒置地址段和所述伪随机地址段产生的地址小于N时，选择所述当前位倒置地址段，
当所述地址大于N时，选择所述下一位倒置地址段。
5.如权利要求4所述的方法，其特征在于，
通过对每个位倒置地址计算j，发生伪随机地址段，其中j等于
    j←logαib(αio+αj)，    j＝0，1，2，3…，c-2
    j←logαib(αio)，         j＝c-1
其中α为用来构成GF(c)的原始多项式p(x)∈GF(2)[x]的根，αib是GF(c)中原始的元，io是0与c-2间包括0与c-2的整数，ib和io是特定的每一行。
6.如权利要求4所述的方法，其特征在于，还包括
发生下一伪随机地址段。
7.如权利要求6所述的方法，其特征在于，还包括
当所述下一位倒置地址段被选择且所述下一位倒置地址段是位倒置地址段序列中第一地址时，选择所述下一伪随机地址段。
8.如权利要求4所述的方法，其特征在于，
所述伪随机地址段根据伽罗瓦域操作产生。
CNB008056625A 1999-03-31 2000-03-30 位倒置随机交织的综合地址发生 Expired - Fee Related CN1168223C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/282,106 1999-03-31
US09/282,106 US6314534B1 (en) 1999-03-31 1999-03-31 Generalized address generation for bit reversed random interleaving

Publications (2)

Publication Number Publication Date
CN1345486A CN1345486A (zh) 2002-04-17
CN1168223C true CN1168223C (zh) 2004-09-22

Family

ID=23080131

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008056625A Expired - Fee Related CN1168223C (zh) 1999-03-31 2000-03-30 位倒置随机交织的综合地址发生

Country Status (8)

Country Link
US (1) US6314534B1 (zh)
EP (1) EP1166450A1 (zh)
JP (1) JP2002540712A (zh)
KR (1) KR20010110482A (zh)
CN (1) CN1168223C (zh)
AU (1) AU4059000A (zh)
HK (1) HK1043885A1 (zh)
WO (1) WO2000059117A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871303B2 (en) * 1998-12-04 2005-03-22 Qualcomm Incorporated Random-access multi-directional CDMA2000 turbo code interleaver
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
US6536001B1 (en) * 1999-03-11 2003-03-18 Globespanvirata, Inc. Circuit and method for convolutional interleaving using a single modulo operation
CA2333032C (en) * 1999-04-02 2005-11-29 Samsung Electronics Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
US6587977B1 (en) * 1999-12-06 2003-07-01 Maxtor Corporation o,k,m,/m recording code
US6549998B1 (en) * 2000-01-14 2003-04-15 Agere Systems Inc. Address generator for interleaving data
US6854077B2 (en) * 2000-08-05 2005-02-08 Motorola, Inc. Apparatus and method for providing turbo code interleaving in a communications system
US6871270B2 (en) * 2001-12-03 2005-03-22 Samsung Electronics Co., Ltd. Device and method for minimizing puncturing-caused output delay
US7228480B1 (en) 2001-12-11 2007-06-05 Maxtor Corporation Rate-1 coding for increasing timing information in recording data
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
KR100860660B1 (ko) * 2002-01-09 2008-09-26 삼성전자주식회사 통신시스템의 인터리빙 장치 및 방법
KR20030069431A (ko) * 2002-02-20 2003-08-27 삼성전자주식회사 통신 시스템에 적용되는 모뎀 에이직의 터보 부호화 장치및 그 부호화 방법
DE10306302A1 (de) * 2003-02-14 2004-08-26 Infineon Technologies Ag Verfahren und Schaltung zur Adressgenerierung von Pseudo-Zufalls-Interleavern oder -Deinterleavern
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
EP1575175B1 (en) * 2004-03-10 2008-10-08 Telefonaktiebolaget LM Ericsson (publ) Address generator for an interleaver memory and a deinterleaver memory
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
US7437650B2 (en) * 2005-04-12 2008-10-14 Agere Systems Inc. Pre-emptive interleaver address generator for turbo decoders
KR100793799B1 (ko) * 2006-01-17 2008-01-11 엘지전자 주식회사 주소 생성 장치 및 이를 이용한 오디오 신호 처리 방법
US7925956B2 (en) * 2006-10-03 2011-04-12 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US8356232B2 (en) * 2006-10-06 2013-01-15 Motorola Mobility Llc Method and apparatus for encoding and decoding data
WO2008057041A2 (en) * 2006-11-10 2008-05-15 Telefonaktiebolaget Lm Ericsson (Publ) Quadratic permutation polynomial interleaver/de-interleaver for turbo codes
US8959403B2 (en) 2006-11-10 2015-02-17 Optis Wireless Technology, Llc QPP interleaver/de-interleaver for turbo codes
US7949926B2 (en) * 2006-11-30 2011-05-24 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US8296627B2 (en) * 2007-07-20 2012-10-23 Electronics And Telecommunications Research Institute Address generation apparatus and method of data interleaver/deinterleaver
DK2056510T3 (da) * 2007-10-30 2013-05-21 Sony Corp Anordning og fremgangsmåde til databehandling
TWI442731B (zh) * 2007-10-30 2014-06-21 Sony Corp 資料處理設備及方法
WO2009056801A1 (en) 2007-10-30 2009-05-07 Sony Corporation Data processing apparatus and method
US8751769B2 (en) 2007-12-21 2014-06-10 Qualcomm Incorporated Efficient address generation for pruned interleavers and de-interleavers
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US8219782B2 (en) * 2008-09-18 2012-07-10 Xilinx, Inc. Address generation
CN101674092B (zh) * 2009-09-28 2012-12-05 北京海尔集成电路设计有限公司 一种支持数据帧长无缝变化的解交织器及其方法
CN102227097B (zh) * 2011-04-11 2013-05-15 重庆大学 一种可变长度s随机交织器的生成方法
FR3004611B1 (fr) * 2013-04-16 2015-05-15 Morpho Procede de gestion des ressources memoire d'un dispositif de securite, tel qu'une carte a puce, et dispositif de securite mettant en œuvre ledit procede.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
KR930004823B1 (ko) 1990-04-14 1993-06-08 삼성전자 주식회사 텔레비젼 신호의 스크램블링 및 디스크램블링 회로
KR940001838B1 (ko) 1990-11-09 1994-03-09 삼성전자 주식회사 영상 데이타 스플리트 회로
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
KR100186627B1 (ko) * 1996-09-21 1999-05-15 삼성전자 주식회사 베이스 밴드 인터리버
US5898698A (en) * 1996-09-24 1999-04-27 Orckit Communications Ltd. Multiple codeword interleaver method and apparatus
US6101465A (en) * 1997-06-12 2000-08-08 Advanced Micro Devices, Inc. System and method for bit interleaving of full-rate speech data

Also Published As

Publication number Publication date
WO2000059117A1 (en) 2000-10-05
JP2002540712A (ja) 2002-11-26
HK1043885A1 (zh) 2002-09-27
EP1166450A1 (en) 2002-01-02
KR20010110482A (ko) 2001-12-13
US6314534B1 (en) 2001-11-06
CN1345486A (zh) 2002-04-17
AU4059000A (en) 2000-10-16

Similar Documents

Publication Publication Date Title
CN1168223C (zh) 位倒置随机交织的综合地址发生
CN1186880C (zh) 具有基于状态机的交织器的编码系统
CN1202625C (zh) 利用线性同余序列的turbo码交织器
CN1268062C (zh) 在通信系统中生成代码的设备和方法
CN1199359C (zh) 数据的防差错传输和接收方法以及传输数据的传输系统
CN1265656C (zh) 在移动通信系统中发射和接收信号的方法和系统
CN1122371C (zh) 用于通信系统的交织/解交织设备和方法
CN1459148A (zh) 在通信系统中生成和解码代码的设备和方法
CN1615592A (zh) 通信系统的交织设备和方法
JP2011072009A (ja) 高並列ｍａｐ復号器
CN1381095A (zh) 推荐用于第三代码分多址的turbo码交错器的有效实现
WO2002013449A2 (en) Apparatus and method for providing turbo code interleaving in a communications system
CN1930782A (zh) 用于交织器存储器和去交织器存储器的地址生成器
CN1252936C (zh) 用于透平编码的块交织
CN101151806B (zh) 利用映射函数周期性的存储器有效的交织/去交织
CN1417967A (zh) 数据发送和接收设备中的交织器去相关
CN1308796A (zh) 运用码分多址信道发送和接收高速数据的方法和装置
US5517512A (en) Cyclic coding and cyclic redundancy code check processor
KR20060121312A (ko) 컨볼루션 터보 부호 인터리버
CN1197237A (zh) 去交错器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1043885

Country of ref document: HK