KR930004823B1

KR930004823B1 - 텔레비젼 신호의 스크램블링 및 디스크램블링 회로

Info

Publication number: KR930004823B1
Application number: KR1019900005208A
Authority: KR
Inventors: 문헌희
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1990-04-14
Filing date: 1990-04-14
Publication date: 1993-06-08
Also published as: KR910019442A; US5191609A

Abstract

내용 없음.

Description

텔레비젼 신호의 스크램블링 및 디스크램블링 회로

제1도는 종래의 스크램블링 및 디스크램블링 회로의 개략적인 블럭구성도.

제2도는 본 발명에 따른 일실시예의 회로도.

제3도는 본 발명에 따른 다른 실시예의 회로도.

제4도는 제2도의 동작 파형도.

제5도는 제2도의 입출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

200 : 어드레스 발생부 210,213 : 제1, 제2램

214,215 : 제1, 제2반전기

본 발명은 텔레비젼(이하 “TV”라 칭한다) 송수신 회로에서 신호를 암호화하고 복호화하는 회로에 관한 것으로, 특히 입력 비디오신호를 소정 메모리에 어드레스 지정상태를 변화시켜 기록 및 독출함으로서 입력비디오신호를 변화시키는 회로에 관한 것이다.

일반적으로 TV 송수신 방식은 비디오 카메라를 통해 화상과 음성 및 각종 동기신호들을 만들어 이를 변조한 뒤 안테나를 통해 송신하면, 수신 셋트에서는 이를 복조하여 원래의 화상과 음성을 수신하는 방식을 채용하고 있다. 또한 최근에는 상기와 같은 무선이 아닌 유선을 이용하는 유선 TV 송수신방식도 널리 사용되고 있다. 유선 TV 송수신방식은 선로가 가설된 제한된 시청자만 방송을 수신하도록 하는 방식으로서 무선 TV 송수신방식에 비해 향상된 화질을 제공한다.

그런데 유, 무선 TV 송수신방식에 있어서 송신 신호를 스크램블링(scrambling)하여 송신함으로써 수신측에서는 이 신호를 해독하기 위한 디스크램블링(descrambling)이 요구되도록 하는 송수신방식이 최근에 등장하였다. 상기와 같은 스크램블링 방식은 초기에는 군사적으로 보안을 목적으로 사용되었으나 최근에는 TV나 위성통신등에 많이 사용되고 있으며 송신화면을 유료로 서비스할 경우에도 사용되고 있다. 또한 차세대 TV 송수신방식에서도 이러한 방식이 이용될 것이 예상되며 이때는 잡음 감소의 목적으로도 사용될 것이다.

제1도는 종래의 일반적인 스크램블링 및 디스크램블링 회로를 도시한 것이다.

상기 제1도를 참조하여 일반적인 스크램블링 및 디스크램블링을 간단히 설명하면 다음과 같다.

먼저 송신측의 스크램블링 회로(112)를 설명하면, 비디오 카메라로부터 발생된 아나로그의 TV 비디오신호는 디지탈신호로 변환되고 포맷변환등 일정한 처리과정을 거친 후 메모리(104)에 입력된다. 메모리(104)에 대한 독출모드 또는 기록모드의 지정은 콘트롤러(101)에 의해 이루어진다. 상기와 같은 디지탈변환 및 처리과정은 통상적인 TV 신호 처리 기술이 사용되며 사용 방식에 따라 변경이 가능한 것으로 상세한 설명을 생략한다. 키(Key)데이타 발생부(102)는 콘트롤러(101)에 의해 제어되어 소정의 비트(bit)로 된 규칙적인 키데이타를 발생하여 어드레스 발생부(103)와 키데이타 삽입부(105)에 출력한다. 제1어드레스 발생부(103)에서는 키데이타 발생부(102)의 출력데이타에 의해 메모리(104)에 대한 기록 및 독출시의 어드레스를 발생한다. 이때 제1어드레스 발생부(103)에서는 기록시의 어드레스와 독출시의 어드레스를 서로 다른 순서로 발생하여 메모리(104)에 인가한다. 이에 따라 메모리(104)에서 독출되어 출력되는 비디오신호는 입력 비디오신호(1)가 스크램블링된 상태 즉, 뒤섞인 상태가 된다. 메모리(104)의 데이타 출력단자(D0)에서 출력되는 비디오신호는 키데이타 삽입부(105)에 인가된다. 그러면 키데이타 삽입부(105)는 메모리(104)에서 출력되는 스크램블링된 비디오신호에 키데이타를 삽입하여 출력한다. 키데이타 삽입부(105)의 출력신호는 도시하지 않는 전송수단에 의해 무선 또는 유선으로 전송된다. 여기서 키데이타를 삽입하는 것은 수신측에서 키데이타 없이 비디오신호를 수신하는 것을 방지하기 위한 것이다. 통상적으로 키데이타는 자기카드에 기록하여 사용자에게 제공되고 있다.

다음에 상기와같은 스크램블링된 후 전송된 비디오신호를 디스크램블링 하는 수신측의 디스크램블링 회로(114)에 대해 설명하면, 송신측으로부터 디스크램블링된 후 전송된 비디오신호는 키데이타 해석 및 분리부(107)에 입력된다. 이때 사용자는 스크램블링된 비디오신호를 원신호로 복원하기 위해 키데이타가 기록되어 있는 자기 카드(108)를 수신 셋트에 삽입한다. 그러면 키데이타 해석 및 분리부(107)는 입력 비디오신호에 삽입되어 있는 키데이타를 검출하여 자기 카드(108)로부터 입력되는 키데이타와 비교하고, 두개의 키데이타가 동일한 경우에는 입력 비디오신호에서 키데이타를 소거한 뒤 메모리(110)에 출력한다. 이와 동시에 키데이타 해석 및 분리부(107)는 키데이타를 제2어드레스 발생부(109)에 출력한다. 그러면 제2어드레스 발생부(109)는 스크램블링 회로(112)의 제1어드레스 발생부(109)가 어드레스를 지정한 것과 정반대로 메모리(110)에 대한 기록 및 독출시의 어드레스를 지정한다. 그러면 메모리(104)에서는 스크램블링 회로(112)에 의해 디스크램블링 되기 전과 같은 원래의 비디오신호가 복원되어 독출된다. 이때 콘트롤러(106)는 키데이타 해석 및 분리부(107)와 제2어드레스 발생부(109)가 상기와 같이 동작할 수 있도록 제어신호를 출력하며, 메모리(110)에는 독출/기록신호를 출력한다.

상기한 바와 같이 일반적으로 메모리를 사용하여 비디오신호의 기록 및 독출시 어드레스를 다르게 지정함으로써 비디오신호를 스크램블링 및 디스크램블링하고 있는데, 이와 같은 기술의 하나로서 1988년 3월 15일자로 발행된 미합중국 특허번호 4,731,837호 “METHOD AND DEVICE FOR SECURE TRANSMISSION AND OF TELEVISION PCITURE”와 1990년 3월 20일자로 발행된 미합중국 특허번호 4,910,772호 “VIDEO SCRAMBLING APPARATUS AND METHOD BASED ON SPACE FILLING CURVE”가 있다.

상기 특허번호 4,731,837호는 한 라인의 비디오신호를 저장할 수 있는 두개의 메모리와 다수의 멀티플렉서와 의사랜덤 발생기와 기록 어드레스 카운터 및 독출 어드레스 카운터와 타임 베이스 회로등을 구비하여 하나의 비디오 라인내에서 비디오신호에 대해 의사랜덤한 순서로 지정되는 위치에서 절단하여 두개의 인접한 세그먼트(segment)로 분할한다. 이때 비디오신호는 매 라인마다 절단(또는 분할)된다. 기록시는 상기와 같이 분할한 두개의 인접 세그먼트를 각각 다른 메모리에 라인단위로 기록한다. 독출시에는 하나의 메모리로부터 하나의 분할된 세그먼트와 다른 메모리로부터 다른 분할된 세그먼트를 교호적으로 독출한다. 이에 따라 분할한 라인의 세그먼트의 위치를 바꾸어줌으로써 TV 화면의 보안성 있는 전송을 실현한다. 그러나 의사랜덤 발생기, 타임 베이스 회로등의 부가적인 회로를 사용해야 함으로써 회로가 복잡해진다. 또한 단지 한 라인마다 의사랜덤한 절단 위치에서 분할한 두개의 인접 세그먼트의 위치를 바꾸는 것으로서, 전송중 발생하는 잡음이나 고스트(ghost)등의 영향을 받을 경우 화질의 열화가 심해진다.

상기 특허번호 4,910,772호는 한 프레임(frame)의 비디오신호를 저장할 수 있는 두개의 메모리와 스크램블 콘트롤과 독출 어드레스 발생기와 독출 어드레스 루크-업 테이블과 기록 어드레스 발생기 및 독출 어드레스 로직등을 구비하여 SFC(Space Filling Curve)를 사용하여 비디오신호를 스크램블링한다. 먼저 입력비디오신호를 두개의 메모리에 순차적으로 기록하고, 저장된 비디오신호는 좌, 우, 상, 하 방향 명령(L, R, U, D)에 따라 메모리로부터 의사랜덤하게 독출한다. 이에 따라 인접 화소간 상관관계를 보전하여 비디오신호의 밴드폭을 감소시킨다. 그러나 스크램블 콘트롤, 독출 어드레스 발생기, 독출 어드레스 루크-업 테이블 등의 복잡한 회로를 필요로 한다. 또한 좌, 우, 상, 하 방향에 의한 스크램블링 방법 자체가 인접한 화소에서 옮겨오는 것이기 때문에 전송중 발생하는 잡음이나 고스트등의 영향을 받을 경우 화질의 열화가 심해진다.

상기한 바와 같이 종래의 스크램블링 회로 및 디스크램블링 회로는 대단히 복잡하며 고도의 기술의 필요로 함으로써 이상과 같은 회로를 TV에 실현하고자 할때는 TV 유니트의 가격을 높이는 원인이 되는 문제점이 발생한다. 또한 스크램블링시 한 화면내에서 화소간에 여전히 상관관계를 가짐으로써 전송중 발생하는 잡음이나 고스트등의 영향을 받을 경우 화질의 열화가 심해지는 문제점이 있었다.

따라서 본 발명의 목적은 간단한 구성으로 입력 비디오신호를 메모리에 의사랜덤하게 어드레스를 지정 기록하고 이를 독출할때는 순차적으로 어드레스를 지정 독출하여 입력 비디오신호를 스크램블링할 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 입력 비디오신호를 스크램블링할때 이용되는 메모리의 어드레스 지정을 기록할때는 의사랜덤하게 지정하고 독출할때는 메모리 번지를 순차적으로 지정할 수 있는 어드레스 발생 회로를 제공함에 있다.

본 발명의 또 다른 목적은 입력 비디오신호를 스크램블링하는 회로와 스크램블링된 비디오신호를 디스크램블링하는 회로를 공용할 수 있는 스크램블링 회로를 제공함에 있다.

본 발명의 또 다른 목적은 스크램블링된 비디오신호에 대하여 스크램블링할때 기록을 위해 메모리에 지정하던 의사랜덤한 어드레스를 독출시에 지정하고, 스크램블링할때 독출을 위해 메모리에 지정하던 순차적인 어드레스를 기록시에 지정하여 디스크램블링할 수 있는 디스크램블링 회로를 제공함에 있다.

본 발명의 또 다른 목적은 스크램블링시 한 화면내에서 화소간에 상관관계를 완전히 없애 전송중 발생하는 잡음이나 고스트 등의 영향을 받을 경우에도 화질의 열화를 감소시킬 수 있는 스크램블링 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조로 하여 상세히 설명한다.

제2도는 본 발명에 따른 회로도로서, 상기 입력 비디오신호로부터 수평 및 수직동기신호를 검출하며 검출된 수평동기신호에 동기한 수평클럭펄스를 발생하고, 피일드단위로 각 라인 및 화소에 대해 상기 수평클럭펄스의 카운트에 의한 순차 어드레스와 상기 수평동기신호 및 상기 수평클럭펄스를 카운트하는 것에 대응하는 내부 데이타에 따른 의사랜덤 어드레스를 발생하는 동시에, 상기 수평동기신호에 동기하여 매 라인마다 기록모드와 독출모드를 지정하는 어드레스 발생부(200)와, 상기 입력 비디오신호를 설정된 시간동안 지연시키는 지연부(208)와, 상기 기록모드에서 상기 지연된 비디오신호를 상기 의사랜덤 어드레스에 대응하여 의사랜덤하게 기록하며, 상기 독출모드에서 상기 기록된 비디오신호를 상기 순차로 어드레스에 대응하여 순차로 독출하는 제1, 제2랜덤(210, 213)으로 구성된다.

상기 제2도의 구성중 어드레스 발생부(200)는 입력 비디오신호로부터 수평동기신호 및 수직동기신호(또는 프레임동기신호)를 검출하여 분리하는 동기분리부(201)와, 상기 수직동기신호(또는 프레임동기신호)를 입력하는 것에 의해 초기화되어 상기 수평동기화신호의 펄스수를 증가카운트하며 카운트된 값에 어드레스신호로서 출력하는 라인카운터(203)와, 상기 어드레스신호에 대응하는 내부 데이타를 상기 수평동기신호에 따라 출력하는 제1롬(204)과, 상기 수평동기신호를 입력하여 상기 수평동기신호에 동기한 수평클럭펄스를 발생하는 동기발진기(202)와, 상기 수평동기신호의 입력에 대응하여 제1롬(204)의 내부 데이타에 해당하는 초기값부터 상기 수평클럭펄스를 증가카운트하여 카운트된 값을 출력하는 제1카운터(205)와, 상기 제1카운터(205)의 카운트된 값에 대응하는 내부 데이타를 상기 수평클럭펄스에 따라 의사랜덤 어드레스로서 출력하는 제2롬(209)과, 상기 수평동기신호를 입력하는 것에 의해 초기화되어 상기 수평클럭펄스를 증가카운트하여 카운트된 값을 순차 어드레스로서 출력하는 제2카운터(206)와, 상기 수평동기신호가 입력될때마다 독출모드 및 기록모드중 하나를 교호적으로 지정하는 제1, 제2선택신호를 발생하는 플립플롭(207)과, 상기 제2카운터(206) 및 제2롬(209)의 출력중 하나를 상기 제1선택신호에 의해 선택하여 출력하는 제1선택부(211)와, 상기 제2카운터(206) 및 제2롬(209)의 출력중 하나를 상기 제2선택신호에 의해 선택 출력하는 제2선택부(212)로 구성된다.

제1램(210)은 수평클럭펄스를 입력하기 위한 클럭단자(CK)와, 제1선택신호를 입력하기 위한 독출/기록단자(R/

)와, 상기 의사랜덤 어드레스와 순차 어드레스중 하나를 지정하는 제1선택부(211)의 출력을 입력하기 위한 어드레스단자(ADDR)를 구비한다.

제2램(213)은 수평클럭펄스를 입력하기 위한 클럭단자(CK)와, 제2선택신호를 입력하기 위한 독출/기록단자(R/

)와, 상기 의사랜덤 어드레스와 순차 어드레스중 하나를 지정하는 제2선택부(212)의 출력을 입력하기 위한 어드레스단자(ADDR)를 구비한다.

제4도는 제2도의 동작 파형도로서, (a)는 동기분리부(201)에서 출력되는 수직동기신호(또는 프레임동기신호)의 파형을 나타낸 것이고, (b)는 동기분리부(201)에서 출력되는 수평동기신호의 파형을 나타낸 것이며, (c)는 상기 수평동기신호를 시간축으로 확대하여 보인 파형을 나타낸 것이며, (d)는 동기발진기(202)에서 출력되는 수평클럭펄스의 파형을 나타낸 것이다.

제5도는 제2도의 스크램블링에 따른 입출력 파형도로서, 5a도는 스크램블링되기 전의 원래의 비디오신호의 파형을 나타낸 것이고, 5b도는 스크램블링된 비디오신호의 파형을 나타낸 것이다.

이하 본 발명에 따른 제2도를 첨부한 제4도 및 제5도를 참조하여 상세히 설명한다.

비디오 카메라로부터 발생된 아나로그 TV 비디오신호의 디지탈신호로 변환되고 포맷변환등 일정한 처리 과정을 거친 후 제2도의 동기분리부(201)와 지연부(208)에 입력된다. 상기와 같은 다지탈변환 및 처리과정은 전술한 바와 같이 통상적인 TV 신호 처리기술이 사용되며 사용 방식에 따라 변경이 가능한 것으로 상세한 설명을 생략한다. 동기분리부(201)는 입력 비디오신호(3)로부터 수평동기신호와 한 피일드(field)의 시작을 나타내는 수직동기신호 또는 한 프레임의 시작을 나타내는 프레임동기신호를 검출하여 분리 출력하는 회로로서, 통상의 신호처리기술이 이용된다. 일반적으로 프레임은 보통 2개의 피일드로 이루어지는데, 피일드단위로 전송하는 TV 송신방식과 피일드 구분없이 프레임단위로 전송하는 TV 송신방식이 있다. 그러므로 수직동기신호 또는 프레임동기 신호에 대한 혼동을 피하기 위하여 이하에서는 한 화면단위의 시작을 나타내는 의미로서 FS/VS 신호라고 칭한다. 또한 수평동기신호는 HS 신호라고 칭한다. HS 신호는 FS/VS 신호의 매 펄스 사이에는 한 화면에서 각 라인을 나타낸다. 동기분리부(201)는 FS/VS 신호를 출력단자(FS/HS)를 통해 출력하고 HS 신호를 출력단자(HS)를 통해 출력한다. FS/VS 신호와 HS 신호의 파형 및 관계는 제4도(a), (b)와 같다. HS 신호는 동기발진기(202)에 인가됨으로써 동기발진기(202)에서는 HS 신호에 동기한 수평클럭펄스(이하 “H펄스”라 칭함)를 발생한다. HS 신호와 H 펄스의 파형 및 관계는 제4도(c), (d)와 같다. 여기서 HS 신호의 주파수를 fhs라 하고 H 펄스의 주파수를 fh라 하면, fh=N·fhs인 관계가 있다. 이 두 신호는 제2도에는 나타나 있지 않지만 PLL(Phase Locked Loop)에 의해 동기 되어야 한다.

또한 H 펄스는 전술한 바와 같이 아나로그의 비디오신호를 디지탈변환할시 사용된 샘플(sample) 주파수와 동일한 주파수가 되며 제5도에서 나타낸 것과 같이 하나의 수평 라인에는 N개의 샘플이 있음을 나타낸다. 상기 각 샘플들을 화소(picture element)라 한다. 상기와 같은 FS/VS 신호는 라인카운터(203)에 입력되고, HS 신호는 라인카운터(203)와 제1롬(204)과 제1, 제2카운터(205, 206)와 플립플롭(207)에 입력되며, H 펄스는 제1, 제2카운터(205, 206)와 제2롬(209)과 제1, 제2램(210, 213)에 입력된다. 여기서 제4도에서 FS/VS 신호, HS 신호, H 펄스를 정극성 형태로 도시하였으나 이하에서는 이의 반전된 형태인 부극성 형태로 각 부에 입력되는 것으로 설명한다.

라인카운터(203)는 FS/VS 신호를 리셋트단자(RS)에 입력하여 FS/VS 신호가 논리 “0”에서 논리 “1”로 되는 순간 출력이 0으로 초기화되며, 초기화된 후 FS/VS 신호가 논리 “1”에서 논리 “0”로 되는 순간부터 각 라인의 시작을 나타내는 HS 신호가 입력될때마다 증가카운트한다. 이에 따라 HS 신호의 펄스가 입력 될때마다 라인카운터(203)의 출력은 1씩 증가되어 제1롬(204)의 어드레스로 입력되며, 제1롬(204)에서는 어드레스 입력에 대응되는 내부 데이타를 출력한다. 제1롬(204)의 출력은 다시 제1카운터(205)로 인가됨으로써 제1카운터(205)의 로드단자(LD)에 입력되는 HS 신호가 논리 “0”에서 논리 “1”로 되는 순간 제1카운터(205)의 초기값으로 로딩된다.

제1카운터(205)는 초기값을 로딩한 후 HS 신호가 논리 “1”에서 논리 “0”로 되는 순간부터 H 펄스가 들어올때마다 1씩 증가카운트함으로써 한 라인내의 유효 화소의 수만큼을 카운트한다. 여기서 HS 신호의 각 펄스 사이에는 상기한 바와 같이 N개의 H 펄스가 있으며 이것은 동기신호 구간을 포함한 한 라인내의 전체 샘플을 나타내며, 입력 비디오신호(3)는 제5a도에 나타낸 바와같이 NA개의 유효 화소를 포함하기 때문에 제1카운터(205)가 NA개를 카운트하도록 하는 것이다. 제1카운터(205)는 초기화된 값부터 NA개까지 카운트하고 다시 0으로 초기화되어 계속해서 다음 HS 신호가 입력될때마다 카운트한다. 예를들어 초기화된 값이 100이고, NA=1500이라면 100부터 1500까지 증가카운트하고 다시 0으로 된 후 0에서 99까지 증가카운트 한다. 제1카운터(205)의 값이 카운트 진행에 따라 초기값부터 증가되어 다시 원래의 값으로 돌아오는 순간 다음의 HS 신호는 논리 “0”에서 “1”로 되며 다음 라인이 시작된다. 제1카운터(205)의 출력은 제2롬(209)의 어드레스로 입력되며, 제2롬(209)에서는 어드레스 입력에 대응되는 내부 데이타를 출력한다. 제2롬(209)의 출력은 제1선택부(211)의 입력단자(I2)와 제2선택부(212)의 입력단자(I2)에 동시에 입력된다. 여기서 제1롬(204)에는 미리 의사랜덤하게 발생시킨 데이타들을 저장시켜 놓는데, 한 화면 전체의 각 라인 번호에 해당하는 값들을 의사랜덤한 순서로 저장시켜 놓는다. 그리고 제2롬(209)에는 한 라인 전체의 각 유소화소 번호에 해당하는 값들을 저장시켜 순서대로 놓는다. 이때 의사랜덤화하기 위해서는 일반적으로 널리 사용되는 컴퓨터 언어중 랜덤 번호 발생함수를 사용하여 랜덤하게 발생시키면 된다. 예를들어 C 언어에서의 “srand( )”를 사용하여 발생시키면 된다. 따라서 제2롬(209)에서 출력되는 내부 데이타는 한 피일드(또는 한 프레임)에서 매 라인 및 매 화소마다에 대하여 의사랜덤한 위치를 지정하게 된다.

제2카운터(206)는 HS 신호가 입력될때마다 0으로 초기화된 후 HS 신호가 논리 “1”에서 논리 “0”로 되는 순간부터 H 펄스가 들어올때마다 1씩 증가카운트함으로써 한 라인내의 유효 화소의 수만큼을 카운트한다. 제2카운터(206)의 출력은 제1선택부(211)의 입력단자(I1)와 제2선택부(212)의 입력단자(I1)에 동시에 입력된다. 따라서 제2카운터 (206)에서 출력되는 신호는 한 피일드(또는 한 프레임)에서 매 라인 및 매 화소마다에 대하여 순차적인 위치를 지정하게 된다.

한편 HS 신호는 플립플롭(207)의 클럭단자에도 입력된다. 플립플롭(207)은 입력단자(J, K)가 모두 전원전압(Vcc)에 연결되어 있으므로 HS 신호가 입력될때마다 출력단자(Q,

)가 논리 “1”과 논리”0”으로 반전을 반복한다. 즉, 어떤 순간 비반전 출력단자(Q)가 논리 “1”, 반전출력단지(

)가 논리 “0”이었다면, 다음 HS 신호가 입력된 순간 비반전출력단자(Q)는 논리 “0”, 반전출력단자(Q)가 논리 “1”로 되고, 다음번의 HS 신호에 대하여는 다시 각각 논리 “1”, 논리 “0”으로 된다. 플립플롭(207)의 비반전출력단자(Q)에서 출력되는 신호는 제1선택신호로서 제1선택부(211)와 제1램(210)을 제어하고, 반전출력단자(

)에서 출력되는 신호는 제2선택부(212)와 제2램(213)을 제어한다. 이때 제1, 제2선택부(211, 212)의 입력단자(I1)에는 제2카운터(206)의 출력이 입력되고 제1, 제2선택부(211, 212)의 입력단자(I2)에는 제2롬(209)의 출력이 입력되며, 제1, 제2선택부(211, 212)의 선택제어단자(SEL)에는 각각 플립플롭(207)의 제1, 제2선택신호가 입력된다. 또한 제1, 제2선택부(211, 212)는 선택제어단자(SEL)에 입력되는 신호의 논리상태가 논리 “0”이면 제2카운터(206)의 출력을 선택 출력하고 논리 “1”이면 제2롬(209)의 출력을 선택하여 출력한다. 이에 따라 HS 신호가 플립플롭(207)에 입력될때 제1선택신호가 논리 “0”로 출력되고 제2선택신호가 논리 “1”로 출력되면, 제1선택부(211)는 제2카운터(206)의 출력을 선택하여 제1램(210)의 어드레스단자(ADDR)로 인가하고 제2선택부(212)는 제2롬(209)의 출력을 선택하여 제2램(213)의 어드레스단자(ADDR)로 인가한다.

또한 플립플롭(207)의 제1, 제2선택신호는 각각 제1, 제2램(210, 213)의 독출/기록단자(R/

)로 인가되어 제1, 제2램(210, 213)을 제어하는데, 제1, 제2램(210, 213)은 독출/기록단자(R/

)에의 입력이 논리 “1”이면 독출모드로 되고 논리 “0”이면 기록모드로 된다. 즉 HS 신호로부터 다음 HS 신호까지는 제1, 제2램(210, 213)중 하나는 기록모드가 되고 다른 하나는 독출모드가 되며, 이것은 매 HS 신호의 입력시마다 반전된다. 이에 따라 제1, 제2램(210, 213) 기록모드에서는 각각 제1, 제2선택부(211, 212)를 통해 입력되는 어드레스에 따라 지연부(208)에 의해 지연된 비디오신호를 기록하고, 독출모드에서는 각각 제1, 제2선택부(211, 212)를 통해 입력되는 어드레스에 대응하는 영역에 기록된 비디오신호를 출력한다. 여기서 지연부(208)는 제1, 제2램(210, 213)에서의 어드레스 입력과 비디오신호의 타이밍을 맞추기 위하여 입력 비디오신호(3)을 일전 시간동안 지연시키는 것이다. 그러므로 타이밍이 큰 의미를 갖지 않는다면, 사용치 않아도 무방하다.

만일 한 라인 기간동안 제1램(210)이 기록모드에 있으면, 제2롬(209)의 출력인 의사랜덤 어드레스가 제1선택부(211)를 통해 제1램(210)의 어드레스로 지정되어 그에 해당하는 메모리 영역에 지연부(208)의 출력을 매 H 펄스마다 기록한다. 이때 의사랜점 어드레스가 매 H 펄스마다 바뀌게 되므로 지연부(208)에 의해 지연된 비디오신호는 스크램블링되어 제1램(210)에 기록된다. 이 기간동안 제2램(213)은 독출모드로 되어 제2선택부(212)를 통하여 입력되는 어드레스에 대응하여 메모리 영역의 기록된 비디오신호를 출력한다. 이때 제2선택부(212)가 선택 출력하는 어드레스는 제2카운터(206)의 출력값이며 제2카운터(206)는 0부터 NA까지 순서대로 카운트하므로 제2램(213)의 기록된 비디오신호는 메모리 영역의 번지 순서대로 순차 출력된다. 다음 라인 기간동안은 제1램(210)과 제2램(213)에 대한 기록모드 및 독출모드가 반대로 된다. 결과적으로 제1, 제2램(210, 213)에서 출력되는 출력 비디오신호(4)는 입력 비디오신호(3)가 의사랜덤한 순서로 스크램블링된 신호가 된다. 즉, 스크램블링 되기 전 원래의 비디오신호의 제5a도와 같은 파형은 스크램블링에 의해 제5b도와 같이 된다.

상기와 같은 매 라인 및 각 라인의 매 화소에 대하여 스크램블링하는 동작을 다음의 FS/VS 신호가 입력될때까지 반복한다.

상기한 바를 정리하면, 매 FS/VS 신호마다 상기한 동작 즉, 한 피일드(또는 한 프레임)내에서 랜덤한 순서로 각 라인 및 각 라인의 화소의 순서가 뒤섞이게 된다. 이때 매 피일드(또는 매 프레임) 단위로 FS/VS 신호마다 의사랜덤 어드레스가 반복되므로 주기적이다. 그러나 한 피일드(또는 한 프레임)내에서 어드레스를 랜덤하게 지정함으로서 충분한 스크램블링 효과를 얻을 수 있다. 즉, 매 라인 및 각 라인의 매 화소에 대하여 스크램블링을 함으로써 보안성 있는 전송을 실현할 뿐만 아니라 전송중 발생하는 잡음이나 고스트등의 영향을 받을 경우 그 영향이 화면 전체에 고루 퍼지게 된다. 따라서 상대적으로 시각적 특성을 개선함으로써 화질의 열화를 감소시킬 수 있게 된다.

본 발명은 다른 실시예는 상기 설명한 제2도의 스크램블링 회로를 디스크램블링 회로로 사용되는 것이며 이를 간단히 설명한다. 디스크램블링은 스크램블링시 발생시켰던 의사랜덤 어드레스를 역순으로 발생시킴으로써 스크램블된 신호의 원신호로의 재구성이 가능하게 된다. 제2도의 회로를 디스크램블링 회로로 사용할 경우 회로의 구성은 제2도와 동일하게 하되, 제1롬(204)의 저장 데이타와 제1카운터(206)의 방법을 변경시켜야 한다. 즉, 스크램블링시 제1롬(204)으로부터 독출된 값을 제1카운터(205)의 초기값으로 로드하여 증가카운트 했으므로 디스크램블링 회로로 사용시는 제1카운터(205)의 마지막 값을 제1롬(204)에서 제1카운터(205)로 로드시키고 감소카운트하면 된다. 예를 들어 하나의 HS 신호가 입력된 순간을 생가해보면, 스크램블링시에는 전술한 바와 같이 제1롬(204)에서 100이 출력되어 NA(1500)까지 증가카운트하고 0으로 돌아가 계속 99까지 증가카운트한다. 따라서 디스크램블링시에는 제1카운터(205)의 마지막 출력 즉, 99를 제1롬(204)에서 초기 로딩시키고 감소카운트시키면, 결과적으로 의사랜덤 어드레스는 스크램블링시 발생시켰던 것과 정확히 역으로 발생된다.

따라서 제1램(210)과 제2램(213)에서의 기록 및 독출은 스크램블링시와 반대로 되어, 그 결과 원래의 비디오신호를 복원할 수 있다.

상기한 바와 같이 단순한 기능의 소자들을 적은 수만 사용하여 간단한 구성으로서 스크램블링이 가능하며, 간단한 변경으로 스크램블링 회로를 디스크램블링 회로로 사용할 수 있게 된다.

제3도는 본 발명의 다른 실시예를 보인 회로도로서, 제2도에서 단지 제1램(216)의 독출/기록단자(R/

)와 플립플롭(207)의 비반전출력단자(Q)의 사이에 제1반전기(214)를 접속하고 제2램(213)의 독출/기록단자(R/

)와 플립플롭(207)의 반전출력단자(

)의 사이에 제2반전기(215)를 접속하여 구성한 것이다. 상기 제3도에서 추가로 구성한 제1, 제2반전기(214, 215)는 제1램(210)과 제2램(213)의 독출/기록 타이밍을 상반시키는 기능을 한다. 이와 같이 하면 제3도의 회로는 디스크램블링 회로로서 사용될 수 있다. 이를 간단히 설명하면, 제2도의 스크램블링 회로에서 스크램블링할때 독출시 어드레스와 기록시 어드레스를 서로 교환 사용함으로서 스크램블링된 신호를 복원하는 것이다. 즉 스크램블링시 제1램(210)과 제2램(213)이 입력 비디오신호를 기록할때 사용한 의사랜덤한 어드레스를 독출할때 지정하고, 스크램블링시 제1램(210)과 제2램(213)에서 기록된 데이타를 독출할때 지정하던 순차적인 어드레스를 입력되는 스크램블링된 비디오신호를 기록할때 지정하는 것이다. 따라서 제3도의 회로는 입력되는 스크램블링된 비디오신호를 다시 디스크램블링함으로서 송신측에서 스크램블링하기 이전의 원신호를 복원할 수 있게 된다.

한편 본 발명에 키데이타 처리회로를 부가한다면 보다 보안성 있는 스크램블링과 디스크램블링을 행할 수 있을 것이다.

상술한 바와 같이 본 발명은 기존의 스크램블링 회로 및 디스크램블링 회로와 달리 복합한 회로로 구성되어 있지 않고 회로가 간단히 구성되어 있으므로 본 발명의 회로를 스크램블링 또는 디스크램블링 회로로 사용할 경우 상당한 비용의 절감을 가져올 수 있으며 설계를 용이하게 할 수 있는 잇점이 있다. 또한 보안성 있는 전송을 실현하는 것은 물론이고 전송중 발생하는 잡음이나 고스트등의 영향을 받을 경우에도 화질의 열화를 감소시킬 수 있는 잇점이 있다.

Claims

입력 비디오신호를 스크램블링하는 텔레비젼 신호의 스크램블링 회로에 있어서, 상기 입력 비디오신호로부터 수평 및 수직동기신호를 검출하며 검출된 수평동기신호에 동기한 수평클럭펄스를 발생하고, 피일드 단위로 각 라인 및 화소에 대해 상기 수평클럭펄스의 카운트에 의한 순차 어드레스와 상기 수평동기신호 및 상기 수평클럭펄스를 카운트하는 것에 대응하는 내부 데이타에 따른 의사랜덤 어드레스를 발생하는 동시에, 상기 수평동기신호에 동기하여 매 라인마다 기록모드와 독출모드를 지정하는 어드레스 발생수단과, 상기 기록모드에서 상기 비디오신호를 상기 의사랜덤 어드레스에 대응하여 내부의 메모리에 의사랜덤하게 기록하며, 상기 독출모드에서 상기 기록된 비디오신호를 상기 순차 어드레스에 대응하여 상기 메모리로부터 순차로 독출하는 메모리수단을 구비하는 것을 특징으로 하는 스크램블링 회로.
제1항에 있어서, 상기 어드레스 발생수단이 상기 입력 비디오신호로부터 수평동기신호 및 수직동기신호를 검출하여 분리하는 동기분리부(201)와, 상기 수직동기신호를 입력하는 것에 의해 초기화되어 상기 수평동기신호의 펄스수를 증가카운트하며 카운트된 값을 어드레스신호로서 출력하는 라인카운터(203)와, 상기 어드레스신호에 대응하는 내부 데이타를 상기 수평동기신호에 따라 출력하는 제1롬(204)과, 상기 수평동기 신호를 입력하여 상기 수평동기신호에 동기한 수평클럭펄스를 발생하는 동기발진기(202)와, 상기 수평동기신호의 입력에 대응하여 상기 제1롬(204)의 내부 데이타에 해당하는 초기값부터 상기 수평클럭펄스를 증가 카운트하여 카운트된 값을 출력하는 제1카운터(205)와, 상기 제1카운터(205)의 카운트된 값에 대응하는 내부 데이타를 상기 수평클럭펄스에 따라 상기 의사랜덤 어드레스로서 출력하는 제2롬(209)과, 상기 수평동기신호를 입력하는 것에 의해 초기화되어 상기 수평클럭펄스를 증가카운트하여 카운트된 값을 상기 순차 어드레스로서 출력하는 제2카운터(206)와, 상기 수평동기신호가 입력될때마다 상기 독출모드 및 상기 기록모드중 하나를 교호적으로 지정하는 제1, 제2선택신호를 발생하는 플립플롭(207)과, 상기 제2카운터(206) 및 상기 제2롬(209)의 출력중 하나를 상기 제1선택신호에 의해 선택하여 출력하는 제1선택부(211)와, 상기 제2카운터(206) 및 상기 제2롬(209)의 출력중 하나를 상기 제2선택신호에 의해 선택 출력하는 제2선택부(212)를 구비하는 것을 특징으로 하는 스크램블링 회로.
제2항에 있어서, 상기 어드레스 발생수단과 상기 메모리수단 사이에 결합되어 상기 입력 비디오신호를 설정된 시간동안 지연시키는 지연부(208)를 더 구비하는 것을 특징으로 하는 스크램블링 회로.
제3항에 있어서, 상기 메모리수단이 상기 수평클럭펄스를 입력하기 위한 클럭단자와, 상기 제1선택 신호를 입력하기 위한 독출/기록단자와, 상기 의사랜덤 어드레스와 상기 순차 어드레스중 하나를 지정하는 상기 제1선택부(211)의 출력을 입력하기 위한 어드레스 단자를 가지는 제1램(210)과, 상기 수평클럭펄스를 입력하기 위한 클럭단자와, 상기 제2선택신호를 입력하기 위한 독출/기록단자와, 상기 의사랜덤 어드레스와 상기 순차 어드레스중 하나를 지정하는 상기 제2선택부(212)의 출력을 입력하기 위한 어드레스 단자를 가지는 제2램(213)을 구비하는 것을 특징으로 하는 스크램블링 회로.
제4항에 있어서, 상기 제1롬(204)의 내부 데이타를 변경하고, 상기 제1카운터(205)를 감소카운트를 하는 다운카운터로 변경하여 상기 제1, 제2램(210, 213)의 상기 독출모드 및 기록모드동안 어드레스 지정을 서로 변경함에 의해 상기 회로를 스크램블링 된 비디오신호가 수신될때 디스크램블링 회로로서 사용하는 것을 특징으로 하는 스크램블링 회로.
스크램블링된 입력 비디오신호를 디스크램블링하는 텔레비젼 신호의 디스크램블링 회로에 있어서, 상기 입력 비디오신호로부터 수평동기신호 및 수직동기신호를 검출하여 분리하는 동기분리부(201)와, 상기 수직동기신호를 입력하는 것에 의해 초기화되어 상기 수평동기신호의 펄스수를 증가카운트하며 카운트된 값을 어드레스신호로서 출력하는 라인카운터(203)와, 상기 어드레스신호에 대응하는 내부 데이타를 상기 수평동기신호에 따라 출력하는 제1롬(204)과, 상기 수평동기신호를 입력하여 상기 수평동기신호에 동기한 수평클럭펄스를 발생하는 동기발진기(202)와, 상기 수평동기신호의 입력에 대응하여 상기 제1롬(204)의 내부 데이타에 해당하는 초기값부터 상기 수평클럭펄스를 증가카운트하여 카운트된 값을 출력하는 제1카운터(205)와, 상기 제1카운터(205)의 카운트된 값에 대응하는 내부 데이타를 상기 수평클럭펄스에 따라 상기 의사랜덤 어드레스로서 출력하는 제2롬(209)과, 상기 수평동기신호를 입력하는 것에 의해 초기화되어 상기 수평클럭펄스를 증가카운트하여 카운트된 값을 상기 순차 어드레스로서 출력하는 제2카운터(206)와, 상기 수평동기신호가 입력될때마다 상기 독출모드 및 상기 기록모드중 하나를 교호적으로 제1, 제2선택신호를 발생하는 플립플롭(207)과, 상기 제2카운터(206) 및 상기 제2롬(209)의 출력중 하나를 상기 제1선택신호에 의해 선택 출력하는 제1선택부(211)와, 상기 제2카운터(206) 및 상기 제2롬(209)의 출력중 하나를 상기 제2선택신호에 의해 선택 출력하는 제2선택부(212)와, 상기 수평클럭펄스를 입력하기 위한 클럭단자와, 상기 제1선택신호를 입력하기 위한 독출/기록단자와, 상기 제1선택부(211)의 출력을 입력하기 위한 어드레스단자를 가지는 제1램(210)과, 상기 수평클럭펄스를 입력하기 위한 클럭단자와, 상기 제2선택신호를 입력하기 위한 독출/기록단자와, 상기 제2선택부(212)의 출력을 입력하기 위한 어드레스단자를 가지는 제2램(213)과, 상기 제1램(210)과 상기 플립플롬(207) 사이에 접속되어 상기 제1선택신호를 반전시키는 제1반전기(214)와, 상기 제2램(213)과 상기 플립플롭(207) 사이에 접속되어 상기 제2선택신호를 반전시키는 제2반전기(215)를 구비하는 것을 특징으로 하는 디스크램블링 회로.