KR910019442A - 텔레비젼 신호의 스크램블링 및 디스크램블링 회로 - Google Patents

텔레비젼 신호의 스크램블링 및 디스크램블링 회로 Download PDF

Info

Publication number
KR910019442A
KR910019442A KR1019900005208A KR900005208A KR910019442A KR 910019442 A KR910019442 A KR 910019442A KR 1019900005208 A KR1019900005208 A KR 1019900005208A KR 900005208 A KR900005208 A KR 900005208A KR 910019442 A KR910019442 A KR 910019442A
Authority
KR
South Korea
Prior art keywords
signal
output
input
address
counter
Prior art date
Application number
KR1019900005208A
Other languages
English (en)
Other versions
KR930004823B1 (ko
Inventor
문헌희
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900005208A priority Critical patent/KR930004823B1/ko
Priority to US07/674,970 priority patent/US5191609A/en
Publication of KR910019442A publication Critical patent/KR910019442A/ko
Application granted granted Critical
Publication of KR930004823B1 publication Critical patent/KR930004823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/169—Systems operating in the time domain of the television signal
    • H04N7/1696—Systems operating in the time domain of the television signal by changing or reversing the order of active picture signal portions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음

Description

텔레비젼 신호의 스크램블링 및 디스크램블링 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 회로 블럭도, 제2도는 본 발명의 스크랩블러 회로도, 제3도는 본 발명에 따른 실시예 회로도, 제4도는 제2도의 동작 파형도, 제5도는 제2도의 입출력 파형도.

Claims (6)

  1. 입력 신호를 소정 메모리에 기록하고 독출하여 출력함에 있어 기록시와 독출시의 어드레스를 변화시킴으로서 입력신호를 변화시켜 출력하는 텔레비젼 신호의 스크램블러 회로에 있어서, 입력신호가 디지탈 TV신호일때 입력신호를 소정 메모리(210,213)에 기록하고 독출함에 있어 입력신호로부터 동기신호를 검출하고 이를 이용해서 불규칙한 것 같지만 미세한 규칙성이 있는 의사 랜덤 어드레스신호와 순차적으로 출력되는 순차 어드레스신호를 생성시키는 의사 랜덤 어드레스 발생부(200)로부터 기록시는 상기 의사 랜덤 어드레스를 공급 받아 기록하고 독출할때는 상기 순차적으로 발생되는 순차 어드레스를 공급 받아 기록, 독출함으로서 상기 입력신호를 크램블링하여 출력하는 회로.
  2. 제1항에 있어서, 의사 랜덤 어드레스 발생부(200)가 입력신호에서 수평동기신호와 수직동기신호(또는 1프레임신호)를 검출하여 출력하는 동기신호 검출부(201)와, 상기 동기신호 분리부(201)에서 수직동기신호(또는 프레임신호)가 액티브상태로 입력될때 초기화되고 상기 수평동기신호를 클럭 펄스로 하여 카운팅하여 제1롬(204)의 어드레스로 출력하는 라인카운터(203)와 상기 라인카운터(203)의 출력을 어드레스로 받아 내부에 기억된 데이타를 상기 동기 신호 분리부(201)의 수평도기신호가 입력될때 이에 동기되어 내부데이타를 출력하는 제1롬(204)과, 사이기 동기신호 분리부(201)의 수평동기신호를 입력으로 입력신호보다 높은 주파수의 제1펄스를 발생시켜 출력하는 동기발진기(202)와, 상기 동기발진기(202)의 출력을 클럭으로 받아 상기 수평동기신호가 입력될때 상기 제1롬의 출력이 지정하는 초기값부터 카운팅하여 출력하는 제1카운터(205)와, 상기 제1카운터(205)의 카운팅 출력을 어드레스로 입력받아 상기 동기발진기(202)이 출력이 클럭단에 입력될때 내장된 데이타를 출력하는 제2롬(209)와, 상기 수평동기신호가 리세트단(RS)에 입력되면 초기화되고 상기 동기발진기(202)의 출력을 클럭으로 카운팅하여 출력하는 제2카운터(206)와 반전 출력을 제1선택 신호로 출력하고 비반전 출력을 제2선택신호로 출력하면서 상기 동기발진기의 출력 펄스가 입력될때마다 출력상태가 토글되어 출력되는 티-플립플롭수단(207)과, 상기 티-플립플롭수단(207)의 제1선택신호가 선택제어신호로 입력될때 상기 제1카운더(206)의 출력과 상기 제2롬(209)의 출력중 하나를 선택하여 출력하는 제1선택부(211)와 상기 티-플립플롭수단(207)의 제2선택신호가 선택제어신호로 입력될때 상기 제1카운터(206)의 출력과 상기 제2롬(209)의 출력중 하나를 선택하여 출력하는 제2선택부(212)로 구성됨을 특징으로 하는 텔레비젼 신호의 스크램블링 회로.
  3. 제1항에 있어서, 제1램(210)의 리드/라이트신호 입력단(R/W)과 티-플립플롭수단(207)이 비반전 출력단(Q) 사이에 인버터수단(214)를 접속하고 제2램(213)의 리드/라이트신호 입력단(R/W)과 상기 티-플립플롭수단(207)의 반전입력단(Q) 사이에 인버터수단(215)를 접속하여 구성하므로서 입력신호를 스크램블된 디지탈 TV 신호로 할 경우 디스크램블러로 사용할 수 있음을 특징으로 하는 텔레비젼 신호의 스크램블링 회로.
  4. 제2항에 있어서, 디지탈TV신호로 할 경우 디스크램블러로 사용할 수 있음을 특징으로 하는 텔레비젼 신호의 스크램블링 회로.
  5. 입력되는 디지탈TV신호를 프레임 단위로 불규칙적으로 만들어 출력함으로서 이 신호를 수신하기 위해서는 상기 불규칙한 신호를 원래의 신호로 복구하여야만 상기 디지탈 TV신호를 원상으로 수신할 수 있도록 하는 텔레비젼 신호의 스크램블링 회로에 있어서, 디지탈 TV신호가 입력될때 수평동기신호와 수직동기신호(또는1프레임신호)를 검출하여 출력하는 동기신호 검출부(201)와, 상기 동기신호 분리부(201)에서 수직동기신호(또는 프레임신호)가 액티브상태로 입력될때 초기화되고 상기 수평동기신호를 클럭 펄스로 하여 카운팅하여 제1롬(204)의 어드레스로 출력하는 라인카운터(203)와, 상기 라인카운터(203)의 출력을 어드레스로 받아 내부에 기억된 데이타를 상기 동기 신호 분리부(201)의 수평동기신호가 입력될때 이에 동기되어 내부데이타를 출력하는 제1롬(204)과, 상기 동기 신호 분리부(201)의 수평동기신호를 입력으로 입력신호보다 높은 주파수의 제1펄스를 발생시켜 출력하는 동기발진기(202)와, 상기 동기발진기(202)의 출력을 클럭으로 받아 상기 수평동기신호가 입력될때 상기 제1롬의 출력이 지정하는 초기값부터 카운팅하여 출력하는 제1카운터(205)와, 상기 제1카운터(205)의 카운팅 출력을 어드레스로 입력받아 상기 동기발진기(202)의 출력이 클럭단에 입력될때 내장된 데이타를 출력하는 제2롬(209)와, 상기 수평동기신호가 리세트단(RS)에 입력되면 초기화되고 상기 동기발진기(202)의 출력을 클럭으로 카운팅하여 출력하는 제2카운터(206)와, 반전 출력을 제1선택 신호를 출력하고 비반전 출력을 제2선택신호로 출력하면서 상기 동기발진기의 출력 펄스가 입력될때마다 출력상태가 토글되어 출력되는 티-플립플롭수단(207)과, 상기 티-플립플롭수단(207)의 제1선택신호가 선택제어신호로 입력될때 상기 제1카운터(206)의 출력과 상기 제2롬(209)의 출력중 하나를 선택하여 출력하는 제1선택부(211)와, 상기 티-플립플롭수단(207)의 제2선택신호가 선택제어신호로 입력될때 상기 제1카운터(206)의 출력과 상기 제2롬(209)의 출력중 하나를 선택하여 출력하는 제2선택부(212)와, 디지탈 TV신호가 입력될때 소정시간만큼 지연하여 출력하는 지연부(208)와, 상기 제1선택부(211)의 출력을 어드레스로 입력받아 상기 동기발진기(202)이 출력이 클럭으로 입력될때 상기 티-플립플롭수단(207)의 비반전 출력을 리드/라이트 신호를 받아 이 신호가 액티브 상태일때 기억된 데이타를 독출하고 페시브 상태일때는 상기 지연부(28)의 출력을 기록하는 제1램(210)과, 상기 제2선택부(211)의 출력을 어드레스로 입력 받아 상기 동기발진기(202)의 출력이 클럭으로 입력될때 상기 티-플립플롭수단(207)의 발전 출력을 리드/라이트 신호로 받아 이 신호가 액티브 상태일때 기억된 데이타를 독출하고 페시브 상태일때는 상기 지연부(208)의 출력을 기록하는 제2램(213)으로 구성됨을 특징으로 하는 회로.
  6. 제4항에 있어서, 제1롬(204)의 저장데이타를 변경하고 제1카운터(205)를 초기값을 갖는 다운카운터로 변경하여 상기 제1램(210)과 상기 제2램(213)의 리드/라이트시의 어드레스 지정을 변경함으로서 입력신호가 스크램블된 신호로 할 경우 디스크램블러로 사용할 수 있음을 특징으로 하는 텔레비젼신호의 스크램블러 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900005208A 1990-04-14 1990-04-14 텔레비젼 신호의 스크램블링 및 디스크램블링 회로 KR930004823B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900005208A KR930004823B1 (ko) 1990-04-14 1990-04-14 텔레비젼 신호의 스크램블링 및 디스크램블링 회로
US07/674,970 US5191609A (en) 1990-04-14 1991-03-26 Scrambling and unscrambling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900005208A KR930004823B1 (ko) 1990-04-14 1990-04-14 텔레비젼 신호의 스크램블링 및 디스크램블링 회로

Publications (2)

Publication Number Publication Date
KR910019442A true KR910019442A (ko) 1991-11-30
KR930004823B1 KR930004823B1 (ko) 1993-06-08

Family

ID=19298023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005208A KR930004823B1 (ko) 1990-04-14 1990-04-14 텔레비젼 신호의 스크램블링 및 디스크램블링 회로

Country Status (2)

Country Link
US (1) US5191609A (ko)
KR (1) KR930004823B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2708115B1 (fr) * 1993-07-19 1995-09-01 Sgs Thomson Microelectronics Dispositif de stockage de données.
US6314534B1 (en) 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
US6535687B1 (en) * 1999-07-23 2003-03-18 Sarnoff Corporation Method and system for deterring electronic video piracy through image rearrangement
KR100424538B1 (ko) * 2001-05-29 2004-03-27 엘지전자 주식회사 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법
US20080152142A1 (en) * 2006-12-20 2008-06-26 Mark Buer Memory scrambler unit (msu)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424532A (en) * 1980-05-14 1984-01-03 Oak Industries Inc. Coding and decoding system for video and audio signals
FR2543386B1 (fr) * 1983-03-21 1987-03-20 Telediffusion Fse Procedes et dispositifs d'embrouillage et de desembrouillage pour images de television
IL83549A (en) * 1987-08-16 1992-08-18 Yossi Matias Video scrambling apparatus and method based on space filling curves

Also Published As

Publication number Publication date
KR930004823B1 (ko) 1993-06-08
US5191609A (en) 1993-03-02

Similar Documents

Publication Publication Date Title
KR0138749B1 (ko) 디인터리브방법 및 그 장치
KR880013390A (ko) 확대 비디오 영상 발생회로
US5063440A (en) Still/moving picture selection control circuit for video phone system
KR960025583A (ko) 컴팩트 디스크 영상 노래 반주 재생장치
KR880012090A (ko) 픽처-인-픽처 비디오 신호 발생기
KR880012091A (ko) 픽쳐-인-픽쳐 비디오 신호 발생기
KR910019442A (ko) 텔레비젼 신호의 스크램블링 및 디스크램블링 회로
JPS5473009A (en) Time compression and expansion apparatus of audio signal
US3666880A (en) Circuit arrangement for the correction of time errors in electrical signals received from an information carrier
JP2585499B2 (ja) 映像処理システムのゴーストノイズ除去回路
US4825303A (en) Compressed audio silencing
JPS583482A (ja) ビデオ信号デジタル処理装置
US5646700A (en) Simultaneous write/read control apparatus for first-in-first-out memory
EP0153861A2 (en) Video signal delay circuit
JP4059307B2 (ja) 水平同期信号再生装置
CA2081757A1 (en) Variable frequency signal generating method
KR100273358B1 (ko) 디지털스틸카메라의버스액세스방법및그회로
JP3044853B2 (ja) デスタッフ回路
JPH05328294A (ja) テレビジョン信号用メモリアドレス発生器
KR970008967B1 (en) Time switching device & method having frame delay in full electronic switching system
JP2807044B2 (ja) イメージセンサ試験用同期信号発生器
KR920011264A (ko) 영상데이타 스플리트 회로
JPS62266992A (ja) ビデオ信号のスクランブル回路
KR940010507A (ko) 버스트 게이트 펄스 발생회로
JPS6220752B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee