KR100273358B1 - 디지털스틸카메라의버스액세스방법및그회로 - Google Patents

디지털스틸카메라의버스액세스방법및그회로 Download PDF

Info

Publication number
KR100273358B1
KR100273358B1 KR1019970060736A KR19970060736A KR100273358B1 KR 100273358 B1 KR100273358 B1 KR 100273358B1 KR 1019970060736 A KR1019970060736 A KR 1019970060736A KR 19970060736 A KR19970060736 A KR 19970060736A KR 100273358 B1 KR100273358 B1 KR 100273358B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
vertical
data
outputting
Prior art date
Application number
KR1019970060736A
Other languages
English (en)
Other versions
KR19990040378A (ko
Inventor
이상용
유현범
오병기
황원용
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970060736A priority Critical patent/KR100273358B1/ko
Publication of KR19990040378A publication Critical patent/KR19990040378A/ko
Application granted granted Critical
Publication of KR100273358B1 publication Critical patent/KR100273358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 디지털 스틸 카메라의 버스 액세스 방법 및 그 회로에 관한 것으로 특히, 하나의 메모리를 구비하고 버스 액세스 기간을 시분할하여 영상 데이터의 압축과 재생 또는 복원과 재생을 동시에 수행하도록 함을 목적으로 한다. 이러한 목적의 본 발명은 화상 캡쳐에 따른 영상 신호를 디지털 신호 처리하여 비트 스트림 형태로 출력함과 아울러 수직,수평 동기신호(VSYNC)(HSYNC)를 출력하는 디지털 신호 처리 블럭(202)과, 이 디지털 신호 처리 블럭(202)의 비트 스트림 형태의 데이터를 일시 저장하는 디램(DRAM)과, 이 디램의 데이터 쓰기/읽기를 제어하는 메모리 제어부(203)와, 상기 디램에 저장된 데이터중 촬영키 입력시에 해당하는 데이터를 수직,수평 버스 제어 신호(VBCTL)(HBCTL)의 인에이블 구간에서 압축 처리하여 플래시 메모리에 저장하고 복원시 상기 플래시 메모리에 저장된 데이터를 수직,수평 버스 제어 신호(VBCTL)(HBCTL)의 인에이블 구간에서 복원하여 상기 디램에 저장하는 마이크로 컴퓨터(206)와, 상기 디지털 신호 처리 블럭(202)의 수직,수평 동기신호(VSYNC)(HSYNC)를 연산하여 수직, 수평 버스 제어 신호(VBCTL)(HBCTL)를 상기 마이크로 컴퓨터(206)에 출력하는 타이밍 발생부(205)를 포함하여 구성한다.

Description

디지털 스틸 카메라의 버스 액세스 방법 및 그 회로{BUS ACCESS METHOD AND CIRCUIT FOR DIGITAL STILL CAMERA}
본 발명은 디지털 스틸 카메라(DSC ; Digital Still Camera)에 관한 것으로 특히, 데이터 버스를 시분할하여 재생 및 압축 동작을 수행하도록 한 디지털 스틸 카메라의 버스 액세스 방법 및 그 회로에 관한 것이다.
일반적으로 디지털 스틸 카메라는 도1 의 블록도에 도시된 바와 같이, 피사체의 반사광을 광량에 따라 전기적 신호로 변환하는 씨씨디(101)와, 이 씨씨디(101)의 전기적 신호를 디지털 변환하여 디지털 신호 처리를 통해 비트 스트림 형태의 데이터로 출력하는 디지털 신호 처리 블럭(102)과, 재생을 위한 영상 데이터를 저장하는 디램(104)과, 압축을 위한 영상 데이터를 저장하는 디램(105)과, 상기 디지털 신호 처리 블럭(102)의 출력 데이터를 상기 디램(104)(105)에 일시 저장하는 메모리 제어부(103)와, 사용자가 촬영을 원하는 화면의 영상 데이터를 저장하는 플래시 메모리(107)와, 사용자에 의한 촬영키 입력시 상기 메모리 제어부(103)을 통해 상기 디램(105)의 저장 데이터를 입력받아 압축 처리한 후 상기 플래시 메모리(107)에 저장하는 마이크로 컴퓨터(106)로 구성된다.
이와같은 일반적인 디지털 스틸 카메라의 동작 과정을 설명하면 다음과 같다.
화상 캡쳐 동작이 시작되면 렌즈(101)로 입사된 광을 입력받은 디지털 신호 처리 블럭(102)은 그 광량에 대응하여 전기적 신호로 변환하고 그 전기적 신호를 영상 데이터로 변환하여 디지털 신호 처리를 통해 데이터 비트 스트림 형태로 메모리 제어부(103)에 출력한다.
이에 따라, 메모리 제어부(103)는 디지털 신호 처리 블럭(102)의 출력 데이터를 디램(104)(105)에 동시 저장한다.
이때, 디지털 신호 처리 블럭(102)에서의 영상 데이터를 엘씨디(LCD)와 같은 표시 장치(도면 미도시)에 출력하여 현재 캡쳐되는 화상을 표시한다.
상기에서 디램(104)(105)에 영상 데이터를 저장하고 있는 중에 사용자가 표시장치(도면 미도시)의 화면을 보면서 화상 캡쳐 동작을 수행하다가 촬영을 원하는 영상인 경우 촬영키를 입력하면 마이크로 컴퓨터(106)는 이를 메모리 제어부(103)에 알린다.
이에 따라, 메모리 제어부(103)는 디램(104)의 저장 데이터중 사용자가 촬영을 원하는 해당 데이터를 읽어 디지털 신호 처리 블럭(102)에 출력함에 의해 표시장치(도면 미도시)의 화면에 해당 영상을 표시하고 동시에 디램(105)의 저장 데이터중 해당 데이터를 읽어 마이크로 컴퓨터(106)에 출력한다.
따라서, 마이크로 컴퓨터(106)는 메모리 제어부(103)를 통해 입력되는 영상 데이터를 압축 처리하여 플래시 메모리(107)에 저장한다.
이 후, 촬영이 종료되면 디에스씨(DSC)를 피씨(PC) 등의 영상 처리 가능한 기기에 접속하여 플래시 메모리(107)의 저장 데이터를 영상 처리함에 의해 테이프 등의 기록 매체에 녹화하거나 또는 인화지 등에 인화한다.
즉, 일반적으로 디에스씨(DSC)는 화상 캡쳐시에 디램(104)(105)에만 영상 데이터를 동시에 저장하고 재생 또는 압축시에는 데이터 버스를 분리하여 상기 디램(104) (105)중 하나만을 각기 사용한다.
상기에서 디램(104)(105)은 640*480 크기의 화상을 저장하는 경우라면 16M 디램(DRAM)으로 구성한다.
상기와 같은 동작을 수행하는 일반적인 디지털 스틸 카메라는 다수개의 메모리를 이용함으로 재생 및 압축을 위한 회로를 독립적으로 사용할 수 있다.
그러나, 종래 기술은 다수의 메모리를 이용하여 하드웨어적으로 데이터 버스를 분리함으로 엄밀한 의미에서의 데이터 버스 분리라고 하기에는 모호하며 또한, 다수의 메모리를 필요로 함으로 제작 단가가 상승하는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 하나의 메모리를 구비하고 버스 액세스 기간을 시분할하여 영상 데이터의 압축과 재생 또는 복원과 재생을 동시에 수행하도록 창안한 디지털 스틸 카메라의 버스 액세스 방법 및 그 회로를 제공함에 목적이 있다.
도 1은 종래 기술을 보인 블럭도.
도 2는 본 발명의 실시예를 보인 블럭도.
도 3은 도 2에서 타이밍 발생부의 상세 블럭도.
도 4는 도 3에서 수직동기 검출 회로의 상세 블럭도.
도 5는 본 발명의 실시를 위한 타이밍도.
도 6은 본 발명의 압축 동작을 위한 신호 흐름도.
도 7은 본 발명의 복원 동작을 위한 신호 흐름도.
* 도면의 주요부분에 대한 부호 설명 *
201 : 씨씨디(CCD) 202 : 디지털 신호 처리 블럭
203 : 메모리 제어부 204 : 디램(DRAM)
205 : 타이밍 발생부 206 : 마이크로 컴퓨터
207 : 플래시 메모리 211 : 수직 동기 검출 회로
212 : 수직버스 제어 회로 213 : 수평 동기 검출 회로
214 : 영상데이터구간 검출 회로 215 : 수평버스 제어 회로
본 발명은 상기의 목적을 달성하기 위하여 화상 캡쳐에 따른 영상 신호를 디지털 신호 처리하여 비트 스트림 형태로 출력함과 아울러 수직,수평 동기신호를 출력하는 디지털 신호 처리 블럭과, 이 디지털 신호 처리 블럭의 비트 스트림 형태의 데이터를 일시 저장하는 디램(DRAM)과, 이 디램의 데이터 쓰기/읽기를 제어하는 메모리 제어부와, 상기 메모리 제어부를 제어하면서 상기 디램에 저장된 데이터중 촬영키 입력시에 해당하는 데이터를 압축 처리하여 플래시(Flash) 메모리에 저장하고 복원키 입력시 상기 플래시 메모리에 저장된 데이터를 복원하여 상기 디램에 저장하는 시스템 제어부와, 상기 디지털 신호 처리 블럭에서의 수직,수평 동기신호를 연산하여 상기 시스템 제어부에 타이밍 신호를 출력하는 타이밍 발생부로 구성함을 특징으로 한다.
상기 타이밍 발생부는 수직 동기신호(VSYNC)의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수직 필드 시작 신호(VFLDST)를 출력하는 수직 동기 검출 회로와, 이 수직 동기 검출 회로의 출력신호(VFLDST)를 입력으로 버스 액세스를 위한 신호(VTEST)를 생성하고 시스템 제어부의 처리 시간을 고려하여 수평동기신호의 상승 에지에서 트리거된 상기 수직 버스 액세스 신호(VTEST)를 다음 수평 동기신호의 하강 에지까지 지연시킴에 의해 수직 버스 제어 신호(VBCTL)를 출력하는 수직 버스 제어 회로와, 수평 동기신호(HSYNC)의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수평 필드 시작신호(HFLDST)를 출력하는 수평 동기 검출 회로와, 이 수평 동기 검출 회로의 출력 신호(HFLDST)를 입력으로 640개 화소의 영상 데이터가 출력되었음을 알리는 영상 데이터 출력 검출 신호(CAS-CLS)를 생성하고 이 데이터 출력이 완료되었음을 알리는 신호(CAS-CLS)가 액티브될 때 로우로 천이하는 버스 액세스를 위한 수평 버스 액세스 신호(HTEST)를 출력하는 영상 데이터 구간 검출 회로와, 수평 동기 신호가 하이인 동안 상기 수평 버스 액세스 신호(HTEST)를 하이 상태로 유지시켜 수평 버스 제어 신호(HBCTL)를 출력하는 수평 버스 제어 회로로 구성함을 특징으로 한다.
또한, 본 발명은 상기의 목적을 달성하기 위하여 수직,수평 동기 신호의 액티브 구간동안 시스템 제어부에 의한 디램 액세스(압축 또는 복원) 동작을 수행하는 단계와, 수직,수평 동기신호의 인액티브 구간에서 메모리 제어부에 의한 디램 액세스(화상 캡쳐/재생)을 수행하는 단계를 수행함을 특징으로 한다.
본 발명은 상기 압축과 재생하는 단계를 달성하기 위하여 수평 동기신호의 인에이블 구간인지를 판단하는 단계와, 상기에서 수평 동기신호의 인에이블 구간이면 영상 데이터를 읽어 압축하는 단계와, 상기에서 수직 동기신호의 인에이블 구간인지 판단하는 단계와, 상기에서 수직 동기신호의 인에이블 구간이면 압축 데이터를 플래시 메모리에 저장하는 단계를 반복적으로 수행함을 특징으로 한다.
그리고, 본 발명은 상기 복원과 재생하는 단계를 달성하기 위하여 수직 동기신호의 인에이블 구간인지를 판단하는 단계와, 상기에서 수직 동기신호의 인에이블 구간이면 압축 데이터를 읽어 복원하는 단계와, 상기에서 수평 동기신호의 인에이블 구간인지를 판단하는 단계와, 상기에서 수평 동기신호의 인에이블 구간이면 복원 데이터를 모니터에 표시하는 단계를 수행함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도2 는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 피사체의 반사광을 광량에 따라 전기적 신호로 변환하는 씨씨디(201)와, 이 씨씨디(201)의 전기적 신호를 디지털 변환하여 디지털 신호 처리를 통해 비트 스트림 형태의 데이터로 출력하는 디지털 신호 처리 블럭(202)과, 재생 및 압축을 위한 영상 데이터를 저장하는 디램(204)과, 상기 디지털 신호 처리 블럭(202)의 출력 데이터를 상기 디램(204)에 일시 저장하는 메모리 제어부(203)와, 촬영을 원하는 화면의 영상 데이터를 저장하는 플래시 메모리(207)와, 버스 제어신호(VBCTL)(HBCTL)가 로우인 동안 인터럽트되며 촬영키 입력시 상기 디램(204)의 저장 데이터를 압축 처리하여 상기 플래시 메모리(207)에 저장하고 복원키 입력시 상기 플래시 메모리(207)에 저장된 데이터를 복원하여 상기 디램(204)에 저장하는 마이크로 컴퓨터(206)와, 상기 디지털 신호 처리 블럭(202)에서 검출된 동기신호에서 수직,수평동기신호를 분리하여 연산함에 의해 수평 동기신호가 하이인 동안 상기 마이크로 컴퓨터(206)가 버스 액세스를 수행하도록 수직,수평 버스의 제어신호(VBCTL)(HBCTL)를 발생시키는 타이밍 제어부(205)로 구성한다.
상기 타이밍 제어부(205)는 도3 의 블록도에 도시한 바와 같이, 수직 동기신호(VSYNC)의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수직 필드 시작신호(VFLDST)를 출력하는 수직동기 검출회로(211)와, 이 수직동기 검출회로(211)의 출력신호(VFLDST)를 입력으로 버스 액세스를 위한 신호(VTEST)를 생성하고 마이크로 컴퓨터(206)의 처리 시간을 고려하여 수평 동기신호의 상승 에지에서 트리거된 상기 수직버스 액세스신호(VTEST)를 다음 수평 동기신호의 하강 에지까지 지연시킴에 의해 수직버스 제어신호(VBCTL)를 출력하는 수직버스 제어회로(212)와, 수평 동기신호(HSYNC)의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수평필드 시작신호(HFLDST)를 출력하는 수평동기 검출회로(213)와, 이 수평동기 검출회로(213)의 출력 신호(HFLDST)를 입력으로 640개 화소의 영상 데이터가 출력되었음을 알리는 영상 데이터 출력 검출신호(CAS-CLS)를 생성하고 이 데이터 출력이 완료되었음을 알리는 신호(CAS-CLS)가 액티브될 때 로우로 천이하는 버스 액세스를 위한 수평버스 액세스신호(HTEST)를 출력하는 영상 데이터 구간 검출 회로(214)와, 수평 동기신호(HSYNC)가 하이인 동안 상기 수평버스 액세스신호(HTEST)를 하이 상태로 유지시켜 수평버스 제어신호(HBCTL)를 출력하는 수평 버스 제어회로(215)로 구성한다.
상기 수직동기 검출회로(211)는 도4 의 블럭도에 도시한 바와 같이, 수직 동기신호(VSYNC)의 상승 에지를 검출하는 에지 검출기(221)와, 이 에지 검출기(221)에서 상승 에지 검출신호를 출력하면 카운팅 시작신호를 출력하는 블랭킹 카운터(222)와, 이 블랭킹 카운터(222)의 카운팅 시작 신호를 입력으로 240H 시간을 계수하여 클럭을 발생시키는 영상 구간 카운터(223)와, 이 영상 구간 카운터(223)의 출력 클럭에 동기되어 상기 블랭킹 카운터(222)의 출력 펄스를 래치하여 수직필드 시작신호(VFLDST)를 출력하는 펄스 발생기(224)로 구성한다.
상기 수평동기 검출회로(213)는 상기 수직동기 검출회로(211)와 동일하게 구성하여 수평 동기신호(HSYNC)를 입력으로 640H 시간을 계수함에 의해 수평필드 시작신호(HFLDST)를 출력하도록 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
화상 캡쳐 동작이 시작되면 렌즈(201)로 입사된 광을 입력받은 디지털 신호 처리 블럭(202)은 그 광량에 대응하여 전기적 신호로 변환하고 그 전기적 신호를 영상 데이터로 변환하여 디지털 신호 처리를 통해 데이터 비트 스트림 형태로 메모리 제어부(203)에 출력한다.
이에 따라, 메모리 제어부(203)는 디지털 신호 처리 블럭(202)에서의 출력 데이터를 디램(204)에 저장한다.
이때, 디지털 신호 처리 블럭(202)에서의 영상 데이터를 엘씨디(LCD)와 같은 표시 장치(도면 미도시)에 출력하여 현재 캡쳐되는 화상을 표시하게 되며, 사용자가 표시장치(도면 미도시)의 화면을 보면서 화상 캡쳐 동작을 수행하다가 촬영을 원하는 영상인 경우 촬영키를 입력하면 마이크로 컴퓨터(206)는 이를 메모리 제어부(203)에 알리게 된다.
이에 따라, 메모리 제어부(203)는 디램(204)의 저장 데이터중 사용자가 촬영을 원하는 해당 데이터를 읽어 디지털 신호 처리 블럭(202)에 출력함에 의해 표시장치(도면 미도시)의 화면에 해당 영상을 표시시킴과 동시에 그 해당 데이터를 마이크로 컴퓨터(206)에 출력한다.
따라서, 마이크로 컴퓨터(206)는 메모리 제어부(203)를 통해 입력되는 촬영키 입력시점에 해당하는 영상 데이터를 압축 처리하여 플래시 메모리(207)에 저장하게 되며 사용자는 표시 장치(도면 미도시)에 표시되는 영상을 확인하여 촬영을 원하는 영상인지를 점검한다.
상기와 같은 영상 데이터의 캡쳐 및 압축 동작을 수행함에 있어서 타이밍 제어부(205)에서 출력되는 수직,수평 버스 제어신호(VBCTL)(HBCTL)에 의해 마이크로 컴퓨터(206)가 인터럽트되는 경우 압축 또는 복원 동작 및 디램(204)의 리프레시 동작이 수행되며 반대로 상기 마이크로 컴퓨터(206)의 인터럽트가 아닌 경우 메모리 제어부(203)에 의해 화상 캡쳐 및 재생이 이루어진다.
이를 상세히 설명하면 다음과 같다.
먼저, 디지털 신호 처리 블럭(202)은 씨씨디(201)에서 집광된 영상에 대한 신호 처리를 수행함에 있어서 동기신호(VSYNC, HSYNC)를 검출하여 타이밍 제어부(205)에 출력한다.
이때, 타이밍 제어부(205)는 도5(a)(c)와 같은 수평, 수직 동기신호(HSYNC)(VSYNC)를 각기 점검하여 그 각각의 동기신호(VSYNC)(HSYNC)의 구간을 검출함에 의해 실제의 영상 신호구간이외에서 도5(b)(d)와 같은 로우 레벨인 수평,수직 버스 제어신호(HBCTL)(VBCTL)를 발생시킨다.
이에 따라, 수직,수평 버스 제어신호(VBCTL)(HBCTL)를 입력받은 마이크로 컴퓨터(206)는 상기 수직,수평 동기신호(VSYNC)(HSYNC)가 인에이블되는 구간동안 인터럽트되어 사용자에 의한 촬영키 입력시 디램(204)에 저장된 데이터중 해당 데이터를 압축한 후 플래시 메모리(207)에 저장하는 동작을 수행하며, 메모리 제어부(203)는 상기 마이크로 컴퓨터(206)가 인터럽트 상태가 아닌 동안 디지털 신호 처리 블럭(202)의 출력 데이터를 상기 디램(204)에 저장하거나 그 디램(204)의 저장 데이터를 상기 디지털 신호 처리 블럭(202)에 출력하여 표시장치(도면 미도시)에 영상을 표시한다.
즉, 상기에서 수평 동기신호(HSYNC)는 컬럼(COLUMN) 데이터를 저장 또는 재생하는 기준 신호이고 수직 동기신호(VSYNC)는 로(ROW) 데이터를 저장 또는 재생하는 기준 신호로서 640 * 480 CCD 인 경우를 예로 들면, 수평 동기신호(HSYNC)가 로우로 인에이블된 후 디스에이블되는 8us 정도 후에 씨씨디(201)의 데이터가 출력되므로 수평 버스 제어신호(HBCTL)의 인에이블 구간에서 디램(204)의 저장 데이터 즉, 640 화소의 컬럼 데이터를 압축하고 그 수평 버스 제어신호(HBCTL)의 디스에이블 구간에서 그 압축되는 데이터를 영상으로 재생하며 또한, 수직동기신호(VSYNC)가 로우로 인에이블된 후 20H 후에 씨씨디(201)의 데이터가 출력되므로 수직 버스 제어 신호(VBCTL)의 인에이블 구간에서 디램(204)의 저장 데이터 즉, 480 라인의 로(ROW) 데이터를 압축하고 그 수직 버스 제어신호(VBCTL)의 디스에이블 구간에서 그 압축되는 데이터를 영상으로 재생하는 것이다.
상기의 동작은 도6 의 신호 흐름도에 도시한 바와 같은 과정과 동일하게 수행된다.
반대로, 플래시 메모리(207)에 저장된 압축 데이터를 신장하는 복원 동작은 도7 의 신호 흐름도에 도시한 바와 같은 과정으로 이루어진다.
즉, 복원 동작은 수직 버스 제어신호(VBCTL)의 인에이블에서 480라인의 로(ROW) 데이터를 복원하고 수평 버스 제어신호(HBCTL)의 인에이블 구간에서 640 화소의 컬럼 데이터를 복원하는 것이다.
상기 타이밍 발생부(205)의 내부 동작을 설명하면 다음과 같다.
수직,수평 동기신호(VSYNC)(HSYNC)가 입력되면 수직 동기 검출회로(211)가 수직 동기신호(VSYNC)의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수직 필드 시작신호(VFLDST)를 출력하고 수평 동기 검출회로(213)가 수평 동기신호(HSYNC)의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수평 필드 시작신호(HFLDST)를 출력한다.
상기 수직 동기 검출회로(211)는 에지 검출기(221)가 수직 동기신호(VSYNC)의 상승 에지를 검출하면 블랭킹 카운터(222)가 카운팅 시작 신호를 출력하고 그 카운팅 시작 신호를 입력받은 영상 구간 카운터(223)는 240H 시간을 계수한다. 이 후, 영상 구간 카운터(223)가 240H 를 계수하여 클럭을 출력하면 그 클럭에 동기된 펄스 발생기(224)는 블랭킹 카운터(222)의 출력 펄스를 래치하여 수직 필드 시작신호(VFLDST)를 출력한다.
상기 수평 동기 검출회로(213)도 수직 동기 검출회로(211)과 동일하게 구성하며 단지 수평 동기신호(HSYNC)를 입력으로 수평 필드 시작신호(HFLDST)를 출력함에 있어 블랭킹 카운터가 640H 를 계수하여 클럭을 출력한다.
이에 따라, 수직 버스 제어회로(212)는 수직 동기 검출회로(211)의 출력신호(VFLDST)를 입력으로 버스 액세스를 위한 신호(VTEST)를 생성하고 마이크로 컴퓨터(206)의 처리 시간을 고려하여 수직동기신호(VSYNC)의 상승 에지에서 트리거된 상기 수직 버스 액세스신호(VTEST)를 다음 수평 동기신호의 하강 에지까지 지연시킴에 의해 도5(d)와 같은 수직 버스 제어신호(VBCTL)를 출력한다.
또한, 영상 데이터 구간 검출회로(214)는 수평 동기 검출회로(213)의 출력 신호(HFLDST)를 입력으로 640개 화소의 영상 데이터가 출력되었음을 알리는 영상 데이터 출력 검출신호(CAS-CLS)를 출력하고 이 데이터 출력이 완료되었음을 알리는 신호(CAS-CLS)가 액티브될 때 로우로 천이하는 버스 액세스를 위한 수평 버스 액세스신호(HTEST)를 출력한다.
따라서, 수평 버스 제어회로(215)는 수평 동기 신호(HSYNC)가 하이인 동안 수평 버스 액세스 신호(HTEST)를 하이 상태로 유지시켜 도5 (b)와 같은 수평 버스 제어 신호(HBCTL)를 출력한다.
상기에서 상세히 설명한 바와 같이 본 발명은 하나의 메모리를 구비하고 버스권을 시분할하여 화상 데이터의 압축/복원 및 재생을 동시에 가능하도록 함으로써 메모리 용량이 감소되어 회로 구성시 제작 비용을 절감하는 효과가 있다.

Claims (9)

  1. 수직,수평 동기신호의 인액티브 구간에서 화상 캡쳐 및 재생 동작을 실행하는 제1 단계와, 촬영키 입력시 수평 동기 신호의 액티브 구간동안 영상 데이터를 압축하고 수직 동기 신호의 액티브 구간동안 그 압축 데이터를 저장하는 제2 단계와, 복원키 입력시 수직 동기 신호의 액티브 구간동안 압축되어 있는 영상 데이터를 복원하고 수평 동기 신호의 액티브 구간동안 상기 복원된 영상을 화면에 표시하는 제3 단계로 이루어짐을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 방법.
  2. 제1항에 있어서, 캡쳐된 영상 데이터를 압축하는 제2 단계는 촬영키 입력을 판단하는 제1 과정과, 상기에서 촬영키가 입력된 경우 수평 동기신호의 인에이블 구간인지를 판단하는 제2 과정과, 상기에서 수평 동기신호의 인에이블 구간이면 영상 데이터를 읽어 압축하는 제3 과정과, 상기에서 수직 동기신호의 인에이블 구간인지 판단하는 제4 과정과, 상기에서 수직 동기신호의 인에이블 구간이면 압축 데이터를 플래시 메모리에 저장하는 제5 과정을 반복적으로 수행하여 촬영키 입력시의 한프레임 영상을 압축함을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 방법.
  3. 제1항에 있어서, 압축된 영상 데이터를 복원하는 제3 단계는 복원키 입력을 판단하는 제1 과정과, 상기에서 복원키가 입력된 경우 수직 동기신호의 인에이블 구간인지를 판단하는 제2 과정과, 상기에서 수직 동기신호의 인에이블 구간이면 압축 데이터를 읽어 복원하는 제3 과정과, 상기에서 수평 동기신호의 인에이블 구간인지를 판단하는 제4 과정과, 상기에서 수평 동기신호의 인에이블 구간이면 복원 데이터를 모니터에 표시하는 제5 과정을 수행하여 플래시 메모리에 저장된 한프레임의 영상을 복원함을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 방법.
  4. 화상 캡쳐에 따른 영상 신호를 디지털 신호 처리하여 비트 스트림 형태로 출력함과 아울러 수직,수평 동기신호(VSYNC)(HSYNC)를 출력하는 디지털 신호 처리 블럭과, 이 디지털 신호 처리 블럭의 비트 스트림 형태의 데이터를 일시 저장하는 디램(DRAM)과, 이 디램의 데이터 쓰기/읽기를 제어하는 메모리 제어부와, 촬영된 압축 데이터를 저장하는 플래시(Flash) 메모리와, 상기 메모리 제어부를 제어하면서 상기 디램에 저장된 데이터중 촬영키 입력시에 해당하는 데이터를 수직,수평 버스 제어신호(VBCTL)(HBCTL)의 인에이블 구간에서 압축 처리하여 플래시(Flash) 메모리에 저장하고 복원시 상기 플래시 메모리에 저장된 데이터를 수직,수평 버스 제어 신호(VBCTL)(HBCTL)의 인에이블 구간에서 복원하여 상기 디램에 저장하는 시스템 제어부와, 상기 디지털 신호 처리 블럭에서의 수직,수평 동기신호(VSYNC)(HSYNC)를 연산하여 수직,수평 버스 제어신호(VBCTL)(HBCTL)를 상기 시스템 제어부에 출력하는 타이밍 발생부로 구성함을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 회로.
  5. 제4항에 있어서, 수직 버스 제어신호(VBCTL)는 수직 동기신호(VSYNC)보다 소정 시간 지연된 형태의 펄스임을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 회로.
  6. 제4항에 있어서, 수평 버스 제어신호(HBCTL)는 수평 동기신호(HSYNC)의 액티브 구간내에서 인액티브되는 펄스 형태임을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 회로.
  7. 제4항에 있어서, 타이밍 발생부는 수직 동기신호의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수직 필드 시작신호(VFLDST)를 출력하는 수직 동기 검출회로와, 이 수직 동기 검출 회로의 출력신호(VFLDST)를 입력으로 버스 액세스를 위한 신호(VTEST)를 출력하고 시스템 제어부의 처리 시간을 고려하여 수평동기신호의 상승 에지에서 트리거된 상기 버스 액세스 신호(VTEST)를 다음 수평 동기신호의 하강 에지까지 지연시키는 수직 버스 제어회로와, 수평 동기신호의 블랭킹 구간을 검출하여 영상 데이터 구간의 시작임을 알리는 수평 필드 시작신호(HFLDST)를 출력하는 수평 동기 검출회로와, 이 수평 동기 검출회로의 출력 신호(HFLDST)를 입력으로 640개 화소의 영상 데이터가 출력되었음을 알리는 신호(CAS-CLS)를 출력하고 이 데이터 출력 표시 신호(CAS-CLS)가 액티브될 때 로우로 천이하는 버스 액세스를 위한 신호(HTEST)를 출력하는 영상 데이터 구간 검출회로와, 수평 동기 신호가 하이인 동안 상기 수직 버스 액세스 신호(HTEST)를 하이 상태로 유지시키는 수평 버스 제어회로로 구성함을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 회로.
  8. 제7항에 있어서, 수직 동기 검출 회로는 수직 동기의 에지를 검출하는 에지 검출기와, 상기 에지 검출기에서 수직 동기의 에지를 검출하면 블랭킹 구간을 계수하여 계수 시작 신호를 출력하는 제1 카운터와, 상기 제1 카운터의 계수 시작 신호에 액티브되어 240H 를 계수하여 클럭신호를 출력하는 제2 카운터와, 상기 제2 카운터의 클럭신호에 동기되어 상기 제1 카운터의 계수 시작신호를 래치함에 의해 실제 영상 데이터 구간의 시작임을 알리는 수직 필드 시작신호(VFLDST)를 출력하는 펄스 발생기로 구성함을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 회로.
  9. 제7항에 있어서, 수평 동기 검출 회로는 수평 동기의 에지를 검출하는 에지 검출기와, 상기 에지 검출기에서 수평 동기의 에지를 검출하면 블랭킹 구간을 계수하여 계수 시작 신호를 출력하는 제1 카운터와, 상기 제1 카운터의 계수 시작 신호에 액티브되어 640H 를 계수하여 클럭신호를 출력하는 제2 카운터와, 상기 제2 카운터의 클럭신호에 동기되어 상기 제1 카운터의 계수 시작신호를 래치함에 의해 실제 영상 데이터 구간의 시작임을 알리는 수평 필드 시작신호(HFLDST)를 출력하는 펄스 발생기로 구성함을 특징으로 하는 디지털 스틸 카메라의 버스 액세스 회로.
KR1019970060736A 1997-11-18 1997-11-18 디지털스틸카메라의버스액세스방법및그회로 KR100273358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060736A KR100273358B1 (ko) 1997-11-18 1997-11-18 디지털스틸카메라의버스액세스방법및그회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060736A KR100273358B1 (ko) 1997-11-18 1997-11-18 디지털스틸카메라의버스액세스방법및그회로

Publications (2)

Publication Number Publication Date
KR19990040378A KR19990040378A (ko) 1999-06-05
KR100273358B1 true KR100273358B1 (ko) 2001-04-02

Family

ID=40749353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060736A KR100273358B1 (ko) 1997-11-18 1997-11-18 디지털스틸카메라의버스액세스방법및그회로

Country Status (1)

Country Link
KR (1) KR100273358B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092375A (ja) * 1998-07-17 2000-03-31 Sony Corp 信号処理装置及びその制御方法
KR100808506B1 (ko) * 2006-07-18 2008-02-29 엠텍비젼 주식회사 입체 영상의 압축, 복원 및 재생을 수행하는 방법 및 상기 방법을 수행하는 입체 영상 시스템, 압축 및 복원 수행 방법 및 시스템 그리고 기록매체
CN112214174A (zh) * 2020-10-21 2021-01-12 合肥速显微电子科技有限公司 一种面向移动设备的基于闪存的高速缓存解压系统及方法

Also Published As

Publication number Publication date
KR19990040378A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US5251027A (en) Telephoto sensor trigger in a solid state motion analysis system
JP2003250113A (ja) 画像音声記録再生装置
US5452022A (en) Image signal storage device for a still video apparatus
JP3046254B2 (ja) ビデオ信号処理システムでの非標準同期信号を処理するための装置及びその方法
KR100273358B1 (ko) 디지털스틸카메라의버스액세스방법및그회로
US6351600B1 (en) Electronic image recording/reproducing apparatus and method
JPH0251983A (ja) 静止画像記録装置
KR19990079580A (ko) 디지털 스틸 카메라의 파노라마 사진 촬영 방법
JP2006157149A (ja) 撮像装置と撮像方法
JP3520001B2 (ja) 画像表示装置
JP2018195892A (ja) 撮像装置
KR19990011335A (ko) 디지털 스틸 카메라의 디램 리프레시 회로
JP3679592B2 (ja) 信号処理装置及び撮像装置
JPH09147090A (ja) 画像処理装置
JP2975469B2 (ja) 画像評価装置およびこれを使用した画像表示装置
JPH071888Y2 (ja) 記録再生装置
JP3636208B2 (ja) カメラ
JP2004023541A (ja) フレームずれ検知装置
JPH0832872A (ja) 表示装置及びメモリ装置
JPH04324778A (ja) 記録装置及び方法
JP2001054062A (ja) タイムラプス記録装置
JPH0287364A (ja) 記憶装置のアクセス方法
JPH10336563A (ja) 撮像装置及び撮像方法
JPH02288777A (ja) 文字・パターン記憶再生装置
JP2003143455A (ja) 撮像装置及び画像処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee