KR960008060B1 - 영상처리 시스템의 고스트 노이즈 제거회로 - Google Patents
영상처리 시스템의 고스트 노이즈 제거회로 Download PDFInfo
- Publication number
- KR960008060B1 KR960008060B1 KR1019910005845A KR910005845A KR960008060B1 KR 960008060 B1 KR960008060 B1 KR 960008060B1 KR 1019910005845 A KR1019910005845 A KR 1019910005845A KR 910005845 A KR910005845 A KR 910005845A KR 960008060 B1 KR960008060 B1 KR 960008060B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- signal
- initial value
- generator
- address
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Abstract
내용 없음.
Description
제 1도는 본 발명에 따른 회로도.
제 2도는 제 1도중 프레임 인댁스 펄스발생부(300)의 구체회로도.
제 3도는 제 1도중 초기값 발생부(400)의 구체회로도.
제 4도는 각 프레임별 변환된 스크램블링 데이터 형태도.
* 도면의 주요부분에 대한 부호의 설명
100 : 프레임 메모리부 200 : 어드레스 발생부
300 : 프레임 인댁스 펄스발생부 400 : 초기값 발생부
500 : 데이터 출력부
본 발명은 영상처리 시스템에 있어서 노이즈 제거회로에 관한 것으로, 특히 고화질 텔레비젼의 영상신호 전송시 발생되는 고스트 노이즈를 제거하기 위한 고스트 노이즈 제거회로에 관한 것이다.
일반적으로 지상 채널을 통한 영상신호의 전송을 지향하고 있는 미국 방식의 고화질 텔레비젼(Advanced Tlelevision :ATV)에 있어서는 전송도중 고층 빌딩이나 높은 산지등의 영향으로 인해 심각한 화질 열화를 초래하는 고스트 노이즈가 첨가되어 다중 화상이 발생하게 된다.
이러한 고스트 노이즈를 제거하기 위해 종래에는 2차원적으로 데이터 스크램블링 처리를 하였으나 정지화상에 있어서 백색 잡음화된 고스트 노이즈가 항상 고정되어 있기 때문에 시각상 화질의 열화가 발생될 뿐만 아니라 튿히 에지(edge)부분과 같은 고주파 성분에 있어서는 화질의 열화가 심하게 나타나는 문제점이 있었다.
따라서 본 발명의 목적은 영상신호의 매 프레임마다 스크램블링 처리를 하고 고스트 노이즈를 제거하는 회로를 제공함에 있다.
본 발명의 다른 목적은 영상신호의 매 프레임마다 스크램블링을 다르게 처리하여 원영상신호와 노이즈를 분리시켜 화질의 열화를 방지할 수 있는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제 1도는 본 발명에 다른 회로도로서, 순차어드레스 신호나 의사 랜덤 어드레스를 발생하여 서로 교대로 상반되도록 제 1-2어드레스 신호(a,b)를 출력하는 어드레스 발생부(200)와, 영상신호를 입력하여 독출 및 기록 제어신호와 상기 어드레스 발생부(200)에서 출력된 제 1 및 제 2 어드레스 신호(a,b)에 의해 기록시는 순차적으로 기록하고 독출시는 무작위로 독출하여 출력하는 프레임 메모리부(100)와, 수평동기 신호를 입력하여 상기 프레임 메모리부(100)의 독출 및 기록 제어 신호와 프레임을 구분하는 펄스를 출력하는 프레임 인댁스 펄스발생부(300)와, 상기 프레임 인댁스 펄스발생부(300)로부터 프레임 인댁스 펄스를 입력하여 프레임 마다 초기 값을 다르게 설정하여 상기 어드레스 발생부(200)로 출력하는 초기값 발생부(400)와, 상기 프레임 메모리부(100)에서 독출된 영상데이타를 입력하여 상기 프레임 인댁스 펄스발생부(300)에서 출력되는 독출 및 기록 제어신호에 의해 영상신호를 정형하여 출력하는 데이터 출력부(500)로 구성된다.
상기 구성중 프레임 메모리부(100)는 영상신호를 입력하여 제 1어드레스 신호(a)와 상기 독출 및 기록제어 신호에 의해 상기 제 1어드레스 신호(a)가 순차적으로 발생할 때 순차적으로 기록하고, 상기 제 2어드레스 신호(b)가 랜덤하게 발생할 때 제 1영상신호를 랜덤하게 독출하는 제 1프레임메모리(101)와, 영상 신호를 입력하여 제 2어드레스 신호(b)와 상기 반전된 독출 및 기록 신호에 의해 상기 제 1어드레스 신호(a)가 순차적으로 발생할 때 순차적으로 기록하고 상기 제 2어드레스 신호(b)가 랜덤하게 발생될 때 제 2영상신호를 랜덤하게 독출하는 제 2프레임 메모리(102)로 구성되고, 상기 어드레스 발생부(200)는 한 프레임을 주기로하여 순차적으로 발생하는 순타어드레스 신호를 출력하고 수평동기 신호를 지연 출력하는 순차 어드레스 발생부(201)와, 상기 순차 어드레스 발생부(201)로부터 지연된 수평동기 신호를 받아 한 프레임을 주기로 의사 랜덤 어드레스 신호를 발생하는 의사 랜덤 어드레스 발생부(202)와, 상기 순차 어드레스 신호와 의사 랜덤 어드레스 신호를 선택하여 제 1 및 제 2어드레스 신호(a,b)를 출력하는 제 1-제 MUX(203,204)로 구성되며, 상기 데이터 출력부(500)는 상기 제 1프레임 메모리(101)에서 독츨된 제 1영상신호와 상기 프레임 인댁스 펄스발생부(300)에서 출력된 독출제어 신호를 입력하여 제 1영상신호를 정형하는 제 1논리게이트(501)와, 상기 제 2프레임 메모리(102)에서 독출된 제 2영상신호를 한 입력단자로 입력하고 상기 프레임 인댁스 펄스발생부(300)에서 출력된 독출제어 신호를 다른 입력단자로 반전 입력하여 제 2영상신호를 정형하는 제 2논리게이트(502)와, 상기 두 개의 제1, 제 2논리게이트(501,502)에서 정형된 제1, 제 2영상신호를 각각 반전 출력하는 제 3논리게이트(503)로 구성된다.
제 2도는 제 1도중 프레임 인댁스 펄스발생부(300)의 구체회로도로서, 수평동기 신호를 입력하여 한 프레임동안의 수평동기 신호를 카운팅하여 캐리 신호를 출력하는 수평동기 카운터(301)와, 수평동기 신호와 상기 수평동기 카운터(301)의 캐리 신호를 입력하여 프레임 인댁스 펄스의 폭이 감소된 신호로 정형하는 파형 정형부(302)와, 상기 파형 정형부(302)에서 정형된 프레임 인댁스 펄스를 클럭단으로 입력하여 독출 및 기록 제어신호를 출력하는 디플립플롭(303)으로 구성된다.
제 3도는 제 1도중 초기값 발생부(400)의 구체회로도로서, 정형된 프레임 인댁스 펄스를 입력하여 프레임수를 카운팅 출력하는 프레임 카운터(41)와, 상기 프레임 카운터(41)의 카운팅 값을 입력하여 디코팅 출력하는 디코더(42)와, m개의 제1-제m 초기값을 각각 출력하는 제1-제m 초기값 설정부(411-41m)와, 상기 제1-제m 초기값 설정부(411-41m)로부터 m개의 초기값을 각각 입력하여 상기 디코더(42)의 디코딩 출력값에 의해 소정의 초기값을 선택 출력하는 MUX(43)와, 상기 MUX(43)에서 선택 출력된 소정의 초기값을 입력하여 래치 출력하는 래치(44)로 구성된다.
제 4도는 각 프레임별 변환된 스크램블링 데이터 형태도이다.
상술한 구성에 의거 본 발명의 일 실시예를 제1-4도를 참조하여 상세히 설명한다.
먼저 프레임 인댁스 펄스발생부(300)에서는 수평동기 신호를 입력하여 제1-제2프레임 메모리(101,102)의 독출 및 기록(R/W)제어 신호와 펄스폭이 감소된 프레임 인댁스 펄스를 출력한다. 이때 상기 프레임 인댁스 펄스발생부(300)의 상세 동작을 제 2도에서 보면, 입력단자(P1)를 통해 수평동기 신호가 입력되면 수평동기 카운터(301)는 한 프레임동안 수평동기 신호를 카운트하여 캐리 신호를 출력한다. 상기 수평동기 카운터(301)에서 출력된 캐리 신호와 수평동기 신호를 입력하는 앤드게이트(31)는 수평동기 신호에 동기되어 수평동기 펄스폭과 동일한 펄스를 출력한다. 상기 앤드게이트(31)에서 출력된 수평동기 펄스폭과 동일한 신호는 3개의 앤드게이트(32-34)를 통해 지연 출력한다. 상기 앤드게이트(31)에서 출력된 수평동기 펄스폭과 폭이 같은 신호와 상기 3개의 앤드게이트(32-34)에서 지연된 신호를 앤드게이트(35)에서 논리곱하면 펄스폭이 좁은 프레임 인댁스 펄스가 프레임마다 발생되어 제 1도의 초기값 발생부(400)로 인가된다.
또한 상기 앤드게이트(35)에서 프레임마다 발생된 프레임 인댁스 펄스를 클럭단(CK)으로 입력하는 디플립플롭(303)은 한 프레임동안 하이 레벨을 갖는 독출/기록 제어 신호를 출력하고, 다음 한 프레임동안로우레벨을 갖는 독출/기록 제어 신호를 제 1도의 프레임 메모리부(100)로 출력한다. 상기 앤드게이트(35)로부터 프레임 인댁스 펄스를 입력하는 초기값 발생부(400)는 프레임 마다 다르게 설정된 초기 값을 선택하여 출력하는데, 상기 초기값 발생부(400)의 구체적 동작을 제 3도에서 보면, 제 2도의 앤드게이트(35)로부터 출력된 프레임 인댁스 펄스를 입력하는 프레임 카운터(41)는 임의 설정된 프레임 개수를 ι비트의 m값만큼 반복 카운팅 출력한다. 상기 프레임 카운터(41)에서 출력된 카운트값을 입력하는 디코더(42)는 디코딩하여 m개의 신호로 변환 출력한다.
예를들어 상기 프레임 카운터(41)의 출력 신호가 4비트라고 하면, 상기 디코더(42)에서 2⁴=16개의 신호가 만들어진다. 즉, 제 1도의 프레임 인댁스 펄스발생부(300)로부터 입력되는 프레임 인댁스 펄스에 따라 몇번째의 프레임인가를 상기 디코더(42)의 출력에 의해 감지한다. 한편 초기값 설정부(402)는 m개의 제 1-제m초기값 설정부(411-41m)로 구성되어 각각 설정된 초기값을 출력하여 MUX(43)로 인가된다. 이로인해 상기MUX(43)는 상기 디코더(42)의 디코딩 출력값에 의해 매 프레임마다 상기 m개의 초기값중 하나를 선택 출력한다. 상기 MUX(43)에서 선택 출력된 초기값은 래치(44)로 인가되어 타이밍을 일치시켜 어드레스 발생부(200)로 입력한다. 이때 상기 어드레스 발생부(200)는 순차 어드레스 신호와 의사 랜덤 어드레스를 발생하여 제 1 및 제 2어드레스 신호(a,b)를 출력한다. 상기 어드레스 발생부(200)에서 출력된 제 1어드레스 신호(a)는 제 1프레임 메모리(101)에서 공급되는 제 2어드레스 신호(b)는 제 2프레임 메모리(102)에 공급된다.
또한 데이터 입력단(P2)를 통해 입력되는 영상 데이터는 제1-제 2프레임 메모리(101,102)에 동시에 공급되고, 상기 프레임 인댁스 펄스발생부(300)으로부터 출력된 독출/기록제어 신호는 제 1프레임 메모리(101)에 공급되는 동시에 인버터(I1)를 통해 제 2프레임 메모리(102)에 공급된다. 이로인해 상기 제1-제 2프레임 메모리(101,102)는 독출 및 기록 동작을 서로 교대로 행하여 서로 배타적인 동작을 하게 되어 1프레임을 주기로 하여 기록시는 순차적으로 기록하고, 독출시는 의사적으로 램덤하게 독출하므로 입력영상 데이터를 1프레임을 단위로 하여 그 배열 상태를 시간축으로 무작위 상태를 만든다. 그리고 상기 제1-제2프레임 메모리(101-102)에서 독출된 신호는 제1, 제2 논리게이트(501,502)로 각각 입력되어 상기 프레임 인댁스 펄스발생부(300)에서 출력된 독출/ 기록제어 신호에 의해 파형 정형되어 스크램블링된 영상 데이터를 출력한다. 상기 제1, 제 2 논리게이트(501,502)에서 각각 파형 정형된 영상 데이터는 제 3논리게이트(503)에서 반전 출력한다. 따라서 본 발명에서는 매 프레임 발생되는 랜덤 어드레스 신호가 초기값 설정에 따라 변화하므로 이를 이용해 상기 제1, 제 2프레임 메모리(101,102)로부터 독출된 디지털 영상 데이터 또한 매 프레임마다 순서가 변화하게 된다. 그러므로 상기 제 3논리게이트(503)에서 출력되는 스크램블링되는 디지털 영상 데이터의 패턴은 제 5도와 같이 매 프레임 마다 변화게 된다. 상기 스크램블링된 영상 데이터를 역 스크램블링에 따라 복원하게 되면 영상 데이터는 일정한 위치에서 완벽하게 재생된다. 따라서 디스클램블링하기 전에 첨가된 고스트 노이즈는 백색 잡음화(White Noise)되어 매 프레임마다 위치를 달리하므로 시각상으로 노이즈와 영상 데이터가 분리되어 화질의 열화를 감소시키게 된다. 여기서 상기 어드레스 발생부(200)와 상기 프레임 메모리부(100)의 구체적 동작은 본원 특허 출원 제90-18064호에 상세히 기재되어 있으므로 생략하였다.
상술한 바와 같이 영상신호를 전송할시 고스트 노이즈가 발생되어도 매 프레임마다 위치를 다르게 분산시킴으로서 수신측에서는 시각상으로 노이즈와 영상 데이터가 분리되어 화질의 열화를 감소시키고 또한 영상에 에지부분과 같은 고역성분에 있어서 양질의 화상을 얻을 수 있는 이점이 있다.
Claims (6)
- 영상처리 시스템의 고스트 노이즈 제거회로에 있어서, 순차어드레스 신호나 의사 랜덤 어드레스를 발생하여 서로 교대로 상반되도록 제1-제 2어드레스 신호를 발생하는 어드레스 발생부(200)와, 영상신호를 입력하여 독출 및 기록 제어신호와 상기 어드레스 발생부(200)에서 출력된 제 1 및 제 2 어드레스 신호에 의해 기록시는 순차적으로 기록하고, 독출시는 무작위는 독출하여 출력하는 프레임 메모리부(100)와, 수평동기 신호를 입력하여 상기 프레임 메모리부(100)의 독출 및 기록 제어신호와 프레임을 구분하는 펄스를 출력하는 프레임 인댁스 펄스발생부(300)와, 상기 프레임 인댁스 펄스발생부(300)로부터 프레임 인댁스 펄스를 입력하여 프레임 마다 초기 값을 다르게 설정하여 상기 어드레스 발생부(200)로 출력하는 초기값 발생부(400)와, 상기 프레임 메모리(100)에서 독출된 영상신호를 입력하여 상기 프레임 인댁스 펄스발생부(300)에서 출력되는 독출 및 기록 제어신호에 의해 영상신호를 정형하여 출력하는 데이터 출력부(500)로 구성함을 특징으로 하는 고스트 노이즈 제거회로
- 제 1항에 있어서, 상기 프레임인댁스 펄스발생부(300)는, 수평동기 신호를 입력하여 한 프레임 동안의 수평동기 신호를 카운팅하여 캐리신호를 출력하는 수평동기 카운터(301)와, 수평동기 신호와 상기 수평동기 카운터(301)의 캐리신호를 입력하여 프레임 인댁스 펄스의 폭이 감소된 신호로 정형하는 파형 정형부(302)와, 상기 파형 정형부(302)에서 정형된 프레임 인댁스 펄스를 클럭단으로 입력하여 독출 및 기록 제어신호를 출력하는 디플립플(303)으로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
- 제 1항에 있어서, 상기 초기값 발생부(400)는, 프레임 인댁스 펄스를 입력하여 프레임 마다 초기값을 선택할 수 있도록 제어신호를 발생하는 초기값 선택 신호발생부(401)와, 프레임별 초기 값을 각각 설정하여 출력하는 초기값 설정부(402)와, 상기 초기값 설정부(402)로부터 프레임별로 각각 설정된 초기값을 상기 초기값 선택 신호발생부(401)의 제어신호에 의해 선택 출력하는 초기값 선택부(403)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
- 제 3항에 있어서, 상기 초기값 선택신호 발생부(401)는, 프레임 인댁스 펄스를 입력하여 프레임 수를 카운팅 출력하는 프레임 카운터(41)와, 상기 프레임 카운터(41)의 카운팅 값을 디코딩하여 초기값 선택제어 신호를 출력하는 디코더(42)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
- 제 3항에 있어서, 상기 초기값 선택부(403)는, m개의 초기값을 각각 입력하여 상기 디코더(40)의 제어신호에 의해 소정의 초기값을 선택하는 MUX(43)와, 상기 MUX(43)에서 선택된 초기값을 래치 출력하는 래치(44)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
- 제 1항에 있어서, 상기 데이터 출력부(500)는, 상기 프레임 메모리부(100)에서 독출된 제 1영상 데이터와 상기 프레임 인댁스 펄스발생부(300)에서 출력된 독출제어 신호를 입력하여 상기 제 1영상데이타를 정형하는 제 1논리게이트(501)와, 상기 프레임 메모리부(100)에서 독출된 제 2영상 데이터와 상기 프레임 인댁스 펄스발생부(300)에서 출력된 독출제어 신호의 반전된 신호를 입력하여 제 2영상 데이터를 정형하는 제 2논리게이트(502)와, 상기 두 개의 제1, 제 2논리게이트(501,502)에서 정형된 제1, 제 2영상 데이터를 각각 반전 출력하는 제 3논리게이트(503)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005845A KR960008060B1 (ko) | 1991-04-12 | 1991-04-12 | 영상처리 시스템의 고스트 노이즈 제거회로 |
| US07/846,712 US5187577A (en) | 1991-04-12 | 1992-03-06 | Circuit for eliminating ghost noise in image processing system |
| JP4060474A JP2585499B2 (ja) | 1991-04-12 | 1992-03-17 | 映像処理システムのゴーストノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005845A KR960008060B1 (ko) | 1991-04-12 | 1991-04-12 | 영상처리 시스템의 고스트 노이즈 제거회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020926A KR920020926A (ko) | 1992-11-21 |
| KR960008060B1 true KR960008060B1 (ko) | 1996-06-19 |
Family
ID=19313160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005845A KR960008060B1 (ko) | 1991-04-12 | 1991-04-12 | 영상처리 시스템의 고스트 노이즈 제거회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5187577A (ko) |
| JP (1) | JP2585499B2 (ko) |
| KR (1) | KR960008060B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050207663A1 (en) * | 2001-07-31 | 2005-09-22 | Weimin Zeng | Searching method and system for best matching motion vector |
| US7219173B2 (en) * | 2001-07-31 | 2007-05-15 | Micronas Usa, Inc. | System for video processing control and scheduling wherein commands are unaffected by signal interrupts and schedule commands are transmitted at precise time |
| US7142251B2 (en) * | 2001-07-31 | 2006-11-28 | Micronas Usa, Inc. | Video input processor in multi-format video compression system |
| US7184101B2 (en) * | 2001-07-31 | 2007-02-27 | Micronas Usa, Inc. | Address generation for video processing |
| US7085320B2 (en) * | 2001-07-31 | 2006-08-01 | Wis Technologies, Inc. | Multiple format video compression |
| KR20030026683A (ko) * | 2001-09-26 | 2003-04-03 | 한국전자통신연구원 | 디지털 영상을 이용한 애니메이션 효과를 내는 영상필터링 장치 및 그 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542408A (en) * | 1983-08-31 | 1985-09-17 | Rca Corporation | Digital deghosting system |
| JPH02177771A (ja) * | 1988-12-28 | 1990-07-10 | Nec Home Electron Ltd | ゴーストキャンセラ |
-
1991
- 1991-04-12 KR KR1019910005845A patent/KR960008060B1/ko not_active IP Right Cessation
-
1992
- 1992-03-06 US US07/846,712 patent/US5187577A/en not_active Expired - Lifetime
- 1992-03-17 JP JP4060474A patent/JP2585499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05103229A (ja) | 1993-04-23 |
| JP2585499B2 (ja) | 1997-02-26 |
| KR920020926A (ko) | 1992-11-21 |
| US5187577A (en) | 1993-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0552979B1 (en) | Apparatus and method for de-interleaving data | |
| US4221931A (en) | Time division multiplied speech scrambler | |
| US5515437A (en) | Scramble transmission apparatus and signal processing apparatus | |
| JPH05199500A (ja) | フォーマット変換器 | |
| US4369462A (en) | Coding system for pay television | |
| KR960008060B1 (ko) | 영상처리 시스템의 고스트 노이즈 제거회로 | |
| US4982270A (en) | Video data transmitting system | |
| EP0220059B1 (en) | Digital envelope shaping apparatus | |
| JPS5926153B2 (ja) | フアクシミリ受信方式 | |
| KR0152270B1 (ko) | 유료 티브이 시스템의 합성 영상신호 암호화 해독 처리 시스템 | |
| US4908614A (en) | Image data output apparatus | |
| US4945564A (en) | Process for the scrambling and descrambling of television images | |
| KR930004823B1 (ko) | 텔레비젼 신호의 스크램블링 및 디스크램블링 회로 | |
| JPS60256286A (ja) | テレビジヨン信号の伝送方式 | |
| JPS59152786A (ja) | Ｃａｔｖ放送におけるスクランブル方式 | |
| US5151786A (en) | Field decision correction apparatus | |
| AU596815B2 (en) | Method and apparatus for transferring and processing television signal | |
| US5327239A (en) | Video data splitting circuit | |
| KR0152765B1 (ko) | 스크램블링 시스템의 영상 판독/기록 변환방법 및 장치 | |
| KR900001643B1 (ko) | Tv 수상기용 2배 주사화상 처리장치 | |
| KR0168361B1 (ko) | 영상신호의 수평동기신호 발생장치 | |
| KR970005657B1 (ko) | 멀티 하드디스크를 이용한 비트스트림 발생장치 | |
| JPS60256287A (ja) | テレビジヨン信号の伝送方式 | |
| SU1431041A1 (ru) | Генератор псевдослучайной последовательности | |
| JP2789580B2 (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090529 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |