KR920020926A - 영상처리 시스템의 고스트 노이즈 제거회로 - Google Patents

영상처리 시스템의 고스트 노이즈 제거회로 Download PDF

Info

Publication number
KR920020926A
KR920020926A KR1019910005845A KR910005845A KR920020926A KR 920020926 A KR920020926 A KR 920020926A KR 1019910005845 A KR1019910005845 A KR 1019910005845A KR 910005845 A KR910005845 A KR 910005845A KR 920020926 A KR920020926 A KR 920020926A
Authority
KR
South Korea
Prior art keywords
initial value
frame
signal
read
generator
Prior art date
Application number
KR1019910005845A
Other languages
English (en)
Other versions
KR960008060B1 (ko
Inventor
김기범
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019910005845A priority Critical patent/KR960008060B1/ko
Priority to US07/846,712 priority patent/US5187577A/en
Priority to JP4060474A priority patent/JP2585499B2/ja
Publication of KR920020926A publication Critical patent/KR920020926A/ko
Application granted granted Critical
Publication of KR960008060B1 publication Critical patent/KR960008060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

영상처리 시스템의 고스트 노이즈 제거회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도.
제2도는 제1도중 프레임 인덱스 펄스발생부(30)의 구체회로도.
제3도는 제1도중 초기값 발생부(40) 구체회로도.

Claims (6)

  1. 영상처리 시스템의 고스트 노이즈 제거회로에 있어서, 순차어드레스 신호나 의사 랜덤 어드레스를 발생하여 서로 교대로 상반되도록 제1-2어드레스 신호(a, b)를 출력하는 어드레스 발생부(200)와, 영상신호를 입력하여 독출 및 기록 제어신호와 상기 어드레스 발생부(200)에서 출력된 제1 및 제2 어드레스 신호(a, b)에 의해 기록시는 순차적으로 기록하고 독출시는 무작위로 독출하여 출력하는 프레임 메모리부(100)와, 수평동기 신호를 입력하여 상기 프레임 메모리부(100)의 독출 및 기록 제어신호와 프레임을 구분하는 펄스를 출력하는 프레임 인덱스 펄스발생부(300)와, 상기 프레임 인덱스 펄스발생부(300)로 부터 프레임 인덱스 펄스를 입력하여 프레임 마다 초기값을 다르게 설정하여 상기 어드레스 발생부(200)로 출력하는 초기값 발생부(400)와, 상기 프레임 메모리부(100)에서 독출된 영상신호를 입력하여 상기 프레임 인덱스 펄스발생부(300)에서 출력되는 독출 및 기록 제어신호에 의해 영상신호를 정형하여 출력하는 데이타 출력부(500)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
  2. 제1항에 있어서, 상기 프레임 인덱스 펄스발생부(300)는 수평동기 신호를 입력하여 한 프레임 동안의 수평동기 신호를 카운팅하여 캐리신호를 출력하는 수평동기 카운터(301)와, 수평동기 신호와 상기 수평동기 카운터(301)의 캐리신호를 입력하여 프레임 인덱스 펄스의 폭이 감소된 신호로 정형하는 파형 정형부(302)와, 상기 파형 정형부(302)에서 정형된 프레임 인덱스 펄스를 클럭단으로 입력하여 독출 및 기록 제어신호를 출력하는 디플립플(303)으로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
  3. 제1항에 있어서, 상기 초기값 발생부(400)는 프레임 인덱스 펄스를 입력하여 프레임마다 초기값을 선택할수 있도록 제어신호를 발생하는 초기값 선택 신호발생부(401)와, 프레임별 초기 값을 각각 설정하여 출력하는 초기값 설정부(402)와, 상기 초기값 설정부(402)로 부터 프레임별로 각각 설정된 초기값을 상기 초기값 선택 신호발생부(401)의 제어신호에 의해 선택 출력하는 초기값 선택부(403)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
  4. 제3항에 있어서, 상기 초기값 선택신호 발생부(401)는 프레임 인덱스 펄스를 입력하여 프레임 수를 카운팅 출력하는 프레임 카운터(41)와, 상기 프레임 카운터(41)의 카운팅 값을 디코딩하여 초기값 선택제어 신호를 출력하는 디코더(42)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
  5. 제3항에 있어서, 상기 초기값 선택부(403)는 m개의 초기값을 각각 입력하여 상기 디코더(40)의 제어신호에 의해 소정의 초기값을 선택하는 MUX(43)와, 상기 MUX(43)에서 선택된 초기값을 래치 출력하는 래치(44)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
  6. 제1항에 있어서, 상기 데이타 출력부(500)는 상기 프레임 메모리부(100)에서 독출된 제1영상 데이타와 상기 프레임 인덱스 펄스발생부(300)에서 출력된 독출제어 신호(W)를 입력하여 제1영상 데이타를 정형하는 제1논리게이트(501)와, 상기 프레임 메모리부(100)에서 독출된 제2영상 데이타와 상기 프레임 인덱스 펄스발생부(300)에서 출력된 독출제어 신호(W)가 반전된 신호를 입력하여 제2영상 데이타를 정형하는 제2논리게이트(502)와, 상기 두 개의 제1, 제2논리게이트(501,502)에서 정형된 제1, 제2영상 데이타를 각각 반전 출력하는 제3논리게이트(503)로 구성함을 특징으로 하는 고스트 노이즈 제거회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005845A 1991-04-12 1991-04-12 영상처리 시스템의 고스트 노이즈 제거회로 KR960008060B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910005845A KR960008060B1 (ko) 1991-04-12 1991-04-12 영상처리 시스템의 고스트 노이즈 제거회로
US07/846,712 US5187577A (en) 1991-04-12 1992-03-06 Circuit for eliminating ghost noise in image processing system
JP4060474A JP2585499B2 (ja) 1991-04-12 1992-03-17 映像処理システムのゴーストノイズ除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005845A KR960008060B1 (ko) 1991-04-12 1991-04-12 영상처리 시스템의 고스트 노이즈 제거회로

Publications (2)

Publication Number Publication Date
KR920020926A true KR920020926A (ko) 1992-11-21
KR960008060B1 KR960008060B1 (ko) 1996-06-19

Family

ID=19313160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005845A KR960008060B1 (ko) 1991-04-12 1991-04-12 영상처리 시스템의 고스트 노이즈 제거회로

Country Status (3)

Country Link
US (1) US5187577A (ko)
JP (1) JP2585499B2 (ko)
KR (1) KR960008060B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026683A (ko) * 2001-09-26 2003-04-03 한국전자통신연구원 디지털 영상을 이용한 애니메이션 효과를 내는 영상필터링 장치 및 그 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085320B2 (en) * 2001-07-31 2006-08-01 Wis Technologies, Inc. Multiple format video compression
US20050207663A1 (en) * 2001-07-31 2005-09-22 Weimin Zeng Searching method and system for best matching motion vector
US7184101B2 (en) * 2001-07-31 2007-02-27 Micronas Usa, Inc. Address generation for video processing
US7142251B2 (en) * 2001-07-31 2006-11-28 Micronas Usa, Inc. Video input processor in multi-format video compression system
US7219173B2 (en) * 2001-07-31 2007-05-15 Micronas Usa, Inc. System for video processing control and scheduling wherein commands are unaffected by signal interrupts and schedule commands are transmitted at precise time

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542408A (en) * 1983-08-31 1985-09-17 Rca Corporation Digital deghosting system
JPH02177771A (ja) * 1988-12-28 1990-07-10 Nec Home Electron Ltd ゴーストキャンセラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026683A (ko) * 2001-09-26 2003-04-03 한국전자통신연구원 디지털 영상을 이용한 애니메이션 효과를 내는 영상필터링 장치 및 그 방법

Also Published As

Publication number Publication date
KR960008060B1 (ko) 1996-06-19
JPH05103229A (ja) 1993-04-23
US5187577A (en) 1993-02-16
JP2585499B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
JPH11191292A (ja) 半導体記憶装置およびそのバーストアドレスカウンタ
KR950020130A (ko) 메모리 어드레싱 방법 및 장치
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR920020926A (ko) 영상처리 시스템의 고스트 노이즈 제거회로
JP3380828B2 (ja) 半導体メモリ装置
US5416746A (en) Memory circuit for alternately accessing data within a period of address data
US5640358A (en) Burst transmission semiconductor memory device
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
JPS5668989A (en) Memory circuit
KR0139661B1 (ko) 비중첩 신호 발생 회로
JP2707778B2 (ja) ノイズ除去回路
RU2012047C1 (ru) Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару
KR960032892A (ko) 메모리의 펄스 발생회로
JPH0969286A (ja) 半導体記憶装置
JPS58215787A (ja) 記憶装置
KR950006609A (ko) 제어시스템의 대기시간 제어장치
SU1120485A1 (ru) Дешифратор интервально-временных сигналов
SU932566A1 (ru) Буферное запоминающее устройство
JPH07249291A (ja) アドレス生成デコード装置
JPH05182493A (ja) 記憶装置のチェック回路
SU798810A1 (ru) Устройство дл сравнени весов кодов
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
KR950013255A (ko) 프레임 및 필드 구조에 따른 어드레스 발생장치
RU1795442C (ru) Устройство дл задержки информации с контролем
SU1649531A1 (ru) Устройство поиска числа

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee