SU1587599A1 - Устройство дл контрол доменной пам ти - Google Patents
Устройство дл контрол доменной пам ти Download PDFInfo
- Publication number
- SU1587599A1 SU1587599A1 SU884425713A SU4425713A SU1587599A1 SU 1587599 A1 SU1587599 A1 SU 1587599A1 SU 884425713 A SU884425713 A SU 884425713A SU 4425713 A SU4425713 A SU 4425713A SU 1587599 A1 SU1587599 A1 SU 1587599A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- control
- outputs
- code
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл формировани кодовых последовательностей при контроле доменной пам ти. Целью изобретени вл етс расширение области применени устройства за счет увеличени набора формируемых кодовых последовательностей. Устройство дл контрол доменной пам ти содержит блок 1 управлени , генератор 2 синхроимпульсов, группу формирователей 3 кодовых последовательностей и группу элементов ИЛИ 4. Наличие группы элементов ИЛИ 4 позвол ет модифицировать набор формируемых кодовых последовательностей дл контрол доменной пам ти. 1 з.п. ф-лы, 2 ил.
Description
ч
с
00
ел ю о
Изобретение относитс к вычислительной технике и может быть использовано дл формировани кодовых последовательностей при контроле доменной пам ти.
Цель изобретени - расширение области применени устройства за счет увеличени набора формируемых кодовых последовательностей.
На фиг. 1 представлена структурна схема устройства дл контрол доменной пам ти; на фиг. 2 - структурна схема формировател кодовых последозательностей. Устройство (фиг. 1) содержит блок 1 управлени , генератор 2 смнхроимплуьсов; группу формирователей 3 кодовых последовательностей , группу элементов ИЛИ 4. На фиг. 1 показаны также группа формирователей 5 записи, микросборка 6 доменной пам ти , управл ющий вход 7 устройства, группа выходов 8 блока упраплекмй, синхронизирующий вход 9 группы формирователей кодовых последовательностей, группа кодовых выходов 10 группы формирователей кодовых последовательностей.
Формирователь кодовых последова- тельностей (фиг. 2) содержит первый дешифратор 11, блок 12 обработки, выполненный на микропроцессоре, регистр 13 сдвига, блок 14.пам ти, первый и второй регистры 15 и 16 адреса, первый и второй блоки 17 и 18 сравнени , второй дешифратор 19, первый и второй регистры 20 и 21 управлени , группу элементов И 22 м коммутатор 23.
Устройство работает следующим образом .
Поступающие на управл ющий вход 7 устройства (фиг. 1) управл ющие сигналы подаютс на вход блока 1 управлени , выра- батывакзщий адресную, управл ющую и кодовую информацию, котора с группы выходов 8 блока 1 управлени поступает на группу управл ющих входов группы формирователей 3 кодовых последовательностей. По синхроимпульсам, поступающим на синхронизирующий вход 9, группа формирователей 3 вырабатывает кодовые последовательности , которые с группы выходов 10 подаютс на входы всех элементов ИЛИ 4 группы. Через группу формирователей 5 записи кодовые последовательности передаютс на входы микросборки 6 доменной пам ти, в которую заноситс кодовый мас . сив.
Адресаци каждого из формирователей кодовых последовательностей группы 3 осуществл ютс на двух уровн х. Адреса первого уровн - посто нные, их дешифрацию осуществл ет первый дешифратор 11 (фиг. 2). Посто нные адреса предназначены дл
выборки первого и второго регистров 15 и 16 адреса, в которые занос тс адреса второго уровн , вл ющегос переменными. Первый регистр 15 адреса служит дл
хранени базового адреса регистров 20 и 21 управлени . Этот адрес сравниваетс на первом блоке 17 сравнени с адресами, поступающими с группы выходов 8 блока 1 управлени . При их совпадении с базовым
0 адресом первый блок 17 сравнени формирует сигнал, стробирующий второй дешифратор 19,
Второй дешифратор 19 дешифрирует младшие разр ды адреса, поступающего с
5 группы выходов 8 блока 1 управлени и выбирает в соответствии с ними один из регистров 20 и 21 управлени . Выбранный регистр становитс доступным дл записи и принимает управл ющее слово с группы вы0 ходов 8 блока 1 управлени .
Второй регистр 1 б адреса осуществл ет хранение базового адреса блока 14 пам ти. При совпадении этого адреса с адресом, выдаваемым блоком 1 управлени , второй 5 блок 18 сраанени вырабатывает сигнал, открывающий коммутатор 23,и подключает, тем самым, входы блока 14 пам ти к группе выходов блока 1 управлени , обеспечива запись в блок 14 пам ти исходной кодовой 30 информации.
Первый регистр 20 управлени служит дл хранени управл ющих слов, которые запускают и останавливают формирователь кодовых последовательностей и определ - 35 ют вид преобразовани исходной кодовой информации. Блок 12 обработки принимает управл ющие слова из первого регистра 20 управлени , преобразует кодовую информацию , считываемую из блока 14 пам ти, и 40 загружают ее в регистр 13 сдвига. Регистр 13 сдвига по синхросигналам от генератора 2 синхроимпульсов (фиг. 1) сдвигает слово прин той информации, преобразу его в кодовую последовательность. Сформирован- 45 на кодова последовательность передаетс через элементы И группы 22 на те выходы формировател кодовых последовательностей , которым соответствуют единицы в управл ющем слове, наход щемс 50 во втором регистре 21 управлени (фиг. 2). Наличие вторрго регистра 16 адреса, второго блока 18 сравнени , коммутатора 23 и блока 14 пам ти в составе формирова- тел кодовых последовательностей поз- 55 вол ет мод5 |-с :цировать кодовую информацию , поступающую из блока 1 управлени . Наличие первого регистра 15 адреса, первого блока 17 сравнени , второго дешифратора 19, регистров 20 и 21 управлени ,труппы элементов И 22 в формирователе кодовых
последовательностей и группы элементов ИЛИ 4 в составе устройства позвол ет формировать выходные кодовые последовательности из последовательностей, формируемых отдельными формировател ми 3 кодовых последовательностей группы. При этом возможны режимы последовательного и параллельного запуска и останова формирователей кодовых последовательностей , реализуемых регистрами 20 и 21 управлени .
Таким образом, в устройстве обеспечиваетс возможность увеличени набора кодовых последовательностей дл контрол доменной пам ти.
Claims (2)
1.Устройство дл контрол доменной пам ти, содержащее блок управлени , вход которого вл етс управл ющим входом ус .тройства, генератор синхроимпульсов и группу формирователей кодовых последовательностей , группа управл ющих входов которой соединена с группой выходов блока управлени , а синхронизирующий вход подключен к выходу генератора синхроимпульсов , отличающеес тем, что, с целью расширени области применени устройства за счет увеличени набора формируемых кодовых последовательностей, оно содержит группу элементов ИЛИ, входы которых соединены с группой кодовых выходов группы формирователей кодовых последовательностей , а выходы группы элементов ИЛИ вл ютс управл ющими выходами устройства .
2.Устройство поп. 1,отлича ю ще е- с тем, что, с целью расширени области применени устройства за счет изменени вида кодовой последовательности, формирователь кодовых последовательностей содержит первый и второй дешифраторы, регистр сдвига, блок пам ти, группа выходов которого соединена с группой входов блока обработки, группа выходов которого подключена к разр дным входам регистра сдвига, вход управлени сдвигом которого соединен с синхронизирующим входом формировател кодовых последовательностей , первый и второй регистры адреса, первый и второй блоки сравнени , первый и второй регистры управлени , группу элементов И и коммутатор, выходы которого
подключены к входам блока пам ти, группа информационных входов коммутатора соединена с группой управл ющих входов формировател кодовых последовательностей, а управл ющий вход коммутатора подключен к выходу второго блока сравнени , перва группа входов которого соединена с группой управл ющих входов формировател кодовых последовательностей, а втора группа входов - с выходами второго регистра адреса, управл ющий вход которого под- ключен к первому выходу первого дешифратора, второй выход которого соединен с управл ющим входом первого регистра адреса, входы первого дешифратора,
информационные входы первого и второго регистров адреса соединены с группой управл ющих входов формировател кодовых последовательностей, выходы первого регистра адреса соединены с первой группой
входов первого блока сравнени , втора группа входов которого подключена к группе управл ющих входов формировател кодовых последовательностей, а выход соединен со стробирующим входом второго
дешифратора, группа информационных входов которого подключена к группе уп-. равл ющих входов формировател кодовых последовательностей, первый и второй выходы второго дешифратора соединены с управл ющими входами соответственно первого и второго регистров управлени , информационные входы которых подключены к группе управл ющих входов формировател кодовых последовательностей,
выходы первого регистра управлени вл ютс группой управл ющих входов формировател кодовых последовательностей,, выходы второго регистра управлени подключены к первым входам группы элементов И, вторые входы которых соединены с выходом регистра сдвига, выходы Группы элементов И вл ютс группой кодовых выходов формировател кодовых последовательностей .
w
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884425713A SU1587599A1 (ru) | 1988-04-07 | 1988-04-07 | Устройство дл контрол доменной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884425713A SU1587599A1 (ru) | 1988-04-07 | 1988-04-07 | Устройство дл контрол доменной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1587599A1 true SU1587599A1 (ru) | 1990-08-23 |
Family
ID=21375142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884425713A SU1587599A1 (ru) | 1988-04-07 | 1988-04-07 | Устройство дл контрол доменной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1587599A1 (ru) |
-
1988
- 1988-04-07 SU SU884425713A patent/SU1587599A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1336103, кл.С 11 С 11/14, 1985. Circuits Manufacturing, 1979, v. 19, Ns 12, p. 16, fig. 2. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920003305A (ko) | 동기식 버스트 액세스메모리 | |
KR950020130A (ko) | 메모리 어드레싱 방법 및 장치 | |
KR880008330A (ko) | 스테이틱 램의 프리차아지 시스템 | |
KR910014951A (ko) | 메모리 시험장치 | |
JPH07169265A (ja) | 同期式ランダムアクセスメモリ装置 | |
KR910002191A (ko) | 다이알 펄스 신호 및 듀알톤 다중 주파수 신호 발생용 다이알 신호 발생기 | |
SU1587599A1 (ru) | Устройство дл контрол доменной пам ти | |
KR930018536A (ko) | 스테레오전용 오디오장치에 있어서 모노럴전용 채널설정회로 | |
KR970029812A (ko) | 컬럼 선택 신호 제어회로 | |
US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
KR100498415B1 (ko) | 클럭발생회로및이를구비하는동기식반도체장치 | |
SU1712964A1 (ru) | Устройство дл записи-считывани звуковых сигналов | |
RU1809525C (ru) | Устройство задержки | |
SU1748195A1 (ru) | Устройство дл считывани сигналов взаимодействи | |
SU1170508A1 (ru) | Устройство дл записи информации в электрически программируемый накопитель | |
SU1080202A1 (ru) | Устройство дл магнитной записи цифровой информации | |
KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
JPH0855077A (ja) | 情報利用回路 | |
RU1833857C (ru) | Устройство дл вывода информации | |
SU1474592A1 (ru) | Устройство дл обработки сигналов многоканальных программно-временных устройств | |
KR960009542B1 (en) | Viterbi decoder in code division multiple access | |
SU1570012A1 (ru) | Устройство временного уплотнени асинхронных каналов | |
SU1487103A1 (ru) | Динамическое запоминающее устройство с коррекцией ошибок | |
SU1478361A1 (ru) | Устройство дл приема дискретной информации в системах с решающей обратной св зью |