RU1809525C - Устройство задержки - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в радиолокации и св зи. Цель - повышение надеж- ности. Устройство задержки содержит блок 1 формировани  сигналов А3апись-считыва - ние, блок 2 пам ти (ОЗУ), регистр 3 сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, блок 5 пуска и элемент ИЛИ 6. Задержка сигнала осуществл етс  путем запоминани  входной информации, поступающей на вход блока 2 пам ти, хранени  ее и считывани  через врем , определенное циклом повторени  двоичного адреса на выходах регистра 3 сдвига. Цель достигаетс  за счет исключени  сбоев, возникающих при обращении к последним  чейкам некоторых ОЗУ в момент формировани  сигнала Установка врем задающим блоком. 2 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано в радиолокации и св зи.

Целью изобретени   вл етс  повышение надежности за счет исключени  сбоев, возникающих при обращении к последним  чейкам блока пам ти и упрощение.

На фиг. 1 изображена схема устройства задержки; на фиг. 2 - диаграммы, по сн ющие его работу.

Устройство задержки содержит блок 1 формировани  сигналов Запись-считывание , блок 2 пам ти (оперативно запоминающее устройство ОЗУ), регистр 3 сдвига, элемент 4 ИСКЛЮЧАЮЩЕЕ ИЛИ. блок 5 пуска и элемент 6.ИЛИ, при этом входом устройства  вл етс  информационный вход блока 2 пам ти, тактовым входом устройства  вл етс  вход блока 1 формировани  сигналов Запись-считывание, который соединен со сдвиговым входом регистра 3 сдвига, а выход блока 1 формировани  сигналов Запись-считывание соединен с одноименным входом блока 2 пам ти, выходы регистра 3 сдвига соединены с адресными входами блока 2 пам ти и со входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, выход которого подключен к одному из входов элемента ИЛИ 6, другой вход которого подключен к выходу блока 5 пуска, а выход - к установочному входу регистра 3 сдвига, при этом выход блока 2 пам ти (ОЗУ)  вл етс  выходом устройства,

Устройство работает следующим образом .

На второй вход элемента ИЛИ 6 подаетс  кратковременный сигнал начальной установки , формируемый блоком 5 пуска в начале работы устройства дл  установки выходов регистра 3 сдвига в исходное ненулевое состо ние.

С тактового входа устройства импульсы типа меандр поступают на управл ющий вход регистра 3 сдвига и на блок 1 формировани  сигналов Запись-считывание, выходы регистра 3 сдвига, на которых

ел С

00

о

ю

01

ю

СП

формируетс  двоичный код, подключены к адресным входам блока 2 пам ти. Дл  формировани  этого двоичного кода на выходах регистра 3, с заданным числом цикла повтор емости m используетс  элемент 4 ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого подключены к определенным разр дам регистра 3 сдвига. Выход элемента 4 ИСКЛЮ- ЧАЮЩЕЕ ИЛИ определ ет значение устанавливаемого при сдвиге левого разр да в двоичном коде и подключен к входу элемента 6 ИЛИ,

Величина сигнала на установочном входе регистра 3 сдвига определ етс  выходом элемента б ИЛИ. С выходов блока 1 формировани  сигналы Запись-считывание поступают на соответствующий вход блока 2 пам ти. При поступлении информационного сигнала на вход блока 2 пам ти по сигналу Запись производитс  запись этого сигнала в ОЗУ по адресу, сформированному к этому моменту времени на регистре 3 сдвига.

Так как ОЗУ работает .таким образом, что при одном и том же выбранном адресе на его  чеек сначала считываетс  информаци , затем записываетс  нова , то поток информационных битов, поступающих на вход этого запоминающего устройства, будет задержан на врем  Т, причем врем  Т определ етс  длиной повтор ющейс  двоичной кодовой последовательности, формируемой на каждом из выходов регистра 3 сдвига/Т n.t, где п - длина кодовой последовательности или число перебираемых  чеек ОЗУ, t - период тактового сигнала.

На диаграмме а) изображены входные сигналы 7 и 8, имеющие различную длительность и разное временное положение.

На диаграмме б) изображены тактовые сигналы, вырабатываемые генератором тактовых импульсов.

На диаграмме в) показана кодова  последовательность , сформированна  на одном из выходов сдвигового регистра 3 и поступающа  на соответствующий вход (разр д) адреса блока 2 пам ти.

На диаграмме г) представлены сигналы, поступающие на входы Запись-считывание ОЗУ с выхода блока формировани  сигналов Запись-считывание.

На диаграмме д) показаны сигналы на выходе устройства.

Из диаграммы следует, что импульс 7, длительностью записываетс  в  чейку 1 (ОЗУ), считываетс  из нее через врем  равное и про вл етс  на выходе устройства как импульс 7-I. Импульс 8 записываетс  в 4 -  чейку ОЗУ, считываетс  из нее через врем  равное Т и по вл етс  на выходе устройства как импульс 8-IY (см. диаграмму д).

Снижение аппаратурных затрат в за вленном устройстве по сравнению с устройством прототипом достигаетс  за счет объединени  на регистре 2 сдвига функций перебора адресов блока пам ти (осуществл емом в устройстве-прототипе счетчиком) и задание времени задержки (осуществл емом в устройстве-прототипе врем задаю- щим блоком).

Claims (1)

1. Формула изобретени 

   - Устройство задержки, содержащее блок пам ти и формирователь сигналов Запись- считывание, вход которого  вл етс  тактовым входом устройства, а выход соединен с входом Запись-считывание блока пам ти,

   информационный вход которого  вл етс  входом устройства, а выход блока пам ти - выходом устройства, отличающеес  тем, что, с целью повышени  надежности за счет исключени  сбоев, возникающих при

   обращении к последним  чейкам блока пам ти и упрощени , в него введены регистр сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок пуска и элемент ИЛИ, при этом выходы регистра сдвига соединены с адресными

   входами блока пам ти и входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом элемента ИЛИ, второй вход последнего подключен к блоку пуска, а выход элемента ИЛИ - к информационному входу регистра сдвига, сдвигающий вход которого подключен к входу формировател  сигналов Запись-считывание .