KR100186627B1

KR100186627B1 - 베이스 밴드 인터리버

Info

Publication number: KR100186627B1
Application number: KR1019960041481A
Authority: KR
Inventors: 김정식
Original assignee: 삼성전자 주식회사
Priority date: 1996-09-21
Filing date: 1996-09-21
Publication date: 1999-05-15
Also published as: RU2137310C1; CN1178436A; GB9720069D0; US6064664A; KR19980022358A; GB2317540A; GB2317540B; CN1058829C

Abstract

가. 발명의 명칭

본 발명은 IS-95 CDMA의 베이스 밴드 인터리버에 관한 것

나. 발명이 해결하고자 하는 기술적 과제

인터리빙을 수행하기 위하여 필요한 메모리의 용량을 줄인다.

다. 발명의 해결요지

0∼15열과 0∼24행으로 구성되는 인터리빙 테이블을 구비하는 메모리상에 입력 데이터를 인터리빙하여 라이트할 때에는, 상기 입력 데이타의 입력순서와 대응하는 0∼383의 인덱스를 16으로 나누어 몫과 나머지를 구한다. 행 테이블에서 상기 몫과 대응하는 행을 리드하고, 상기 나머지는 열을 나타내도록 비트반전한다. 상기 열을 나타내는 비트반전된 값과 상기 행이 가리키는 인터리빙 테이블상의 위치에 상기 입력 데이타를 라이트한다. 상기 인터리빙 테이블상의 데이터를 출력할 때에는, 리드 클럭에 따라 24진 카운트하고, 상기 24진 카운트 캐리를 16진 카운트한다. 그리고 상기 리드할 행과 대응하는 24진 카운트값과, 리드할 열과 대응하는 16진 카운트값과 대응하는 위치의 데이터를 리드하여 출력한다.

4. 발명의 중요한 용도

IS-95 CDMA의 베이스 밴드 인터리버에 유용하게 사용된다.

Description

베이스 밴드 인터리버

본 발명은 IS-95 CDMA의 인터리버에 관한 것으로, 특히 포워드 트래픽과 페이징 채널(Forward Traffic and Paging Channel)의 베이스 밴드 인터리버에 관한 것이다.

상기 IS-95 CDMA 의 표준규격에 정의되어 있는 베이스 밴드의 포워드 트래픽 채널과 페이징 채널에 대한 인터리버는 14400Bps,9600Bps,7200Bps,3600Bps, 1800Bps인 경우와 4800Bps,2400Bps,1200Bps에 대하여 각각 다른 데이터 소스를 포함하고 있으나 공통적인 규칙성이 있다. 이에따라 근래의 인터리버는 상기 규칙성을 이용하여 모든 전송속도에 대하여 적용 가능하도록 구현된다.

상기 포워드 트래픽과 페이징 채널 인터리버의 14400Bps,9600Bps,7200Bps, 3600Bps,1800Bps의 입력 테이블을 도시한 것이 도 1이다. 상기 도 1에 도시한 입력 테이블은 제1행부터 제24행까지의 24개의 행과 제1열부터 제16열까지의 16개의 열로 구성되고, 이 입력 테이블에 입력되는 데이터의 전송속도는 9600Bps로 고정되어 있다. 이에따라 상기 9600Bps의 전송속도의 데이터가 상기 제1행 제1열에서부터 제24행 제16열까지 데이타가 순차적으로 입력된다. 이하 상기 입력되는 데이터의 순서에 따라 인덱스를 부여한다. 이에따라 인덱스 1은 입력되는 제1데이타를 나타내고, 인덱스 2는 제2데이타를 나타낸다. 상기 입력 테이블에서 인덱스 1의 어드레스는 1행1열이고, 인덱스 2의 어드레스는 2행1열이고, 인덱스 3의 어드레스는 3행1열이고, 인덱스 4의 어드레스는 4행1열이다.

상기와 같은 어드레스에 기록되어 있는 데이터는 인덱스에 순서에 따라 인터리버로 입력된다. 상기 인터리버는 상기와 같이 인덱스 순서에 따라 입력되는 데이터를 인터리빙하여 메모리에 라이트한다. 상기 메모리에 라이트되어 있는 포워드 트래픽과 페이징 채널 인터리버의 14400Bps,9600Bps,7200Bps,3600Bps,1800Bps의 인터리빙 테이블을 도시한 것이 도 2이다. 상기 도 2에 도시한 인터리빙 테이블은 상기 입력 테이블과 동일한 구조를 가진다. 상기 인터리빙 테이블은 24행16열의 테이블을 구비하며 데이터의 전송속도는 9600Bps이다. 상기 인터리빙 테이블에 위치하는 데이터의 인덱스를 살펴보면 인덱스 1은 1행1열에 위치한다. 그리고, 인덱스 2는 9행1열에 위치하고, 인덱스 3은 5행1열에 위치한다. 상기 인터리빙 테이블의 데이터의 인덱스는 입력 테이블과 같이 순차적으로 위치하지 않고, 분산되어 위치한다.

한편 도 3은 포워드 트래픽과 페이징 채널 인터리버의 4800Bps의 입력 테이블을 도시한 것이다. 상기 4800Bps는 9600Bps보다 전송속도가 2배 늦다. 그러나 상기 입력 테이블은 9600Bps의 전송속도의 데이터에 대응하도록 설계되었다. 이에따라 상기 입력 테이블의 순차적인 두 어드레스에 하나의 4800Bps의 데이터가 위치한다. 이에따라 도 3에는 한 데이터의 인덱스를 2개로 표시하였다. 즉 도 3에서 제1데이타의 인덱스를 두 인덱스 1로 표시하였다. 이때 인터리버는 상기 입력 테이블에 위치한 데이터를 9600Bps의 전송속도로 인터리빙한다. 이에따라 인터리버는 상기와 같이 한 데이타를 표시한 두 개의 인덱스를 개별적으로 인식하여 인터리빙한다. 상기 인터리버에 의하여 인터리빙되어 출력된 포워드 트래픽과 페이징 채널 인터리버의 4800Bps의 인터리빙 테이블을 도시한 것이 도 4이다. 상기 도 4에 도시한 바와 같이 두 인덱스는 각각 인터리빙된다. 즉 인터리버는 첫 인덱스 1은 1행1열로, 두 번째 인덱스 1은 1행9열로 인터리빙한다.

한편 포워드 트래픽과 페이징 채널 인터리버의 2400Bps의 입력 테이블을 도시한 것이 도 5이다. 상기 2400Bps는 9600Bps보다 전송속도가 4배 늦다. 그러나 상기 입력 테이블은 9600Bps의 데이터에 대응하도록 설계된 것이므로 상기 입력 테이블의 순차적인 네 어드레스에 하나의 2400Bps의 데이터가 위치한다. 이에따라 도 5에는 한 데이터의 인덱스가 4개로 표시되었다. 즉 도 5에서 제1데이타의 인덱스를 네 인덱스 1로 표시하였다. 이때 인터리버는 상기 입력 테이블에 위치한 데이터를 9600Bps의 전송속도로 인터리빙한다. 이에따라 인터리버는 상기와 같이 네 인덱스를 개별적으로 인식하여 인터리빙한다. 이와같은 인터리버에 의하여 인터리빙되어 출력된 포워드 트래픽과 페이징 채널 인터리버의 2400Bps의 인터리빙 테이블을 도시한 것이 도 6다. 상기 도 6에 도시한 바와 같이 네 인덱스는 각각 인터리빙된다. 즉 인터리버는 첫 인덱스 1은 1행1열로, 두 번째 인덱스 1은 1행9열로, 세 번째 인덱스 1은 1행5열로, 네 번째 인덱스 1은 1행13열로 인터리빙한다.

한편 포워드 트래픽과 페이징 채널 인터리버의 1200Bps의 입력 테이블을 도시한 것이 도 7이다. 상기 2400Bps는 9600Bps보다 전송속도가 4배 늦다. 그러나 상기 입력 테이블은 9600Bps의 데이터에 대응하도록 설계되었다. 이에따라 도 7에는 8개의 어드레스에 한 데이터가 위치한다. 이에따라 도 7에는 한 데이터의 인덱스를 8개로 표시하였다. 즉 도 7에서 제1데이타의 인덱스를 여덟 개의 인덱스 1로 표시하였다. 이때 인터리버는 상기 입력 테이블에 위치한 데이터를 9600Bps의 전송속도로 인터리빙한다. 이에따라 인터리버는 상기와 같이 여덟 개의 인덱스를 개별적으로 인터리빙한다. 이와 같은 인터리버에 의하여 인터리빙되어 출력된 포워드 트래픽과 페이징 채널 인터리버의 1200Bps의 인터리빙 테이블을 도시한 것이 도 8다. 상기 도 8에 도시한 바와 같이 8개의 인덱스는 각각 인터리빙된다. 즉 인터리버는 첫 인덱스 1을 1행1열로, 두 번째 인덱스 1를 1행9열로, 세 번째 인덱스 1를 1행5열로, 네 번째 인덱스 1를 1행13열로, 다섯번째 인덱스 1를 1행3열로, 여섯 번째 인덱스 1를 1행11열로, 일곱 번째 인덱스 1를 1행7열로, 여덟 번째 인덱스 1를 1행15열로 인터리빙한다.

상기한 바와 같이 데이터의 전송속도가 달라지더라도 인터리빙 시에는 9600Bps의 전송속도에 따라 인터리빙되었다. 이에따라 인덱스를 상기와 같이 데이터 단위로 발생하지 않고, 모든 데이터에 있어서 9600Bps의 데이터 단위로 인덱스를 발생한다. 상기와 같은 인덱스를 구비하는 입력 데이터를 9600Bps의 전송속도로 인터리빙하는 인터리버에 입력하여 인터리빙하면, 단일의 인터리버로 다양한 전송속도의 데이터를 인터리빙할 수 있다.

종래의 인터리버는 룩업 테이블(Look Up Table)을 사용하였다. 상기 룩업 테이블은 입력 데이타의 인덱스와 인터리빙되어 인터리빙 테이블상의 어드레스를 서로 대응시켜 둔 테이블이다. 즉 상기 인터리버는 인터리빙할 입력 데이타의 인덱스가 입력되면, 상기 인덱스에 대응한 인터리빙 테이블상의 어드레스를 리드하여 상기 어드레스에 데이터를 저장한다. 즉 인덱스 1의 데이터가 입력되면, 인터리빙 테이블의 인덱스 1과 대응하는 인터리빙 테이블의 위치 1행1열을 리드하여 상기 1행1열에 상기 인덱스 1의 데이터를 저장하는 방법이다. 상기와 같은 방법은 복잡한 연산을 필요로 하지는 않지만, 상기 룩업 테이블을 저장할 메모리를 구비하여야 한다.

또한 종래의 인터리버는 상기 룩업테이블을 512 바이트의 메모리 영역을 가지는 범용 메모리에 저장하였다. 상기 룩업테이블은 단지 384 바이트의 메모리 영역만을 필요로 하므로, 128 바이트의 메모리 영역은 사용되지 않고 낭비되는 단점이 있었다.

상술한 바와 같이 종래의 인터리버는 384 바이트이상의 메모리 영역을 가지는 메모리를 구비하여야 하며, 512 바이트의 메모리 영역을 가지는 범용 메모리를 사용함에 따라 메모리가 낭비되는 단점이 있었다.

따라서 본 발명의 목적은 인터리빙을 위한 메모리의 용량을 감소시키고, 간단히 구성되는 베이스 밴드 인터리버를 제공함에 있다.

도 1은 포워드 트래픽과 페이징 채널 인터리버의 14400Bps,9600Bps, 7200Bps,3600Bps,1800Bps의 입력 테이블을 도시한 것.

도 2는 포워드 트래픽과 페이징 채널 인터리버의 14400Bps,9600Bps, 7200Bps,3600Bps,1800Bps의 인터리빙 테이블을 도시한 것.

도 3은 포워드 트래픽과 페이징 채널 인터리버의 4800Bps의 입력 테이블을 도시한 것.

도 4는 포워드 트래픽과 페이징 채널 인터리버의 4800Bps의 인터리빙 테이블을 도시한것.

도 5는 포워드 트래픽과 페이징 채널 인터리버의 2400Bps의 입력 테이블을 도시한 것.

도 6은 포워드 트래픽과 페이징 채널 인터리버의 2400Bps의 인터리빙 테이블을 도시한 것.

도 7은 포워드 트래픽과 페이징 채널 인터리버의 1200Bps의 입력 테이블을 도시한 것.

도 8은 포워드 트래픽과 페이징 채널 인터리버의 1200Bps의 인터리빙 테이블을 도시한 것.

도 9는 본 발명의 바람직한 실시예에 따른 입력데이타의 입력 테이블을 도시한 것.

도 10은 본 발명의 바람직한 실시예에 따른 인터리빙 테이블을 도시한 것.

도 11은 도 9와 도 10의 열의 관계를 도시한 것.

도 12는 도 9와 도 10의 행의 관계를 도시한 것.

도 13은 본 발명의 바람직한 실시예에 따른 베이스 밴드 인터리버의 블록도를 도시한 것이다.

상술한 본 발명의 목적을 달성하기 위한 본 발명은 0∼15열과 0∼24행으로 구성되는 인터리빙 테이블을 구비하는 메모리상에 입력 데이터를 인터리빙하여 라이트할 때에는, 상기 입력 데이타의 입력순서와 대응하는 0∼383의 인덱스를 16으로 나누어 몫과 나머지를 구한다. 행 테이블에서 상기 몫과 대응하는 행을 리드하고, 상기 나머지는 열을 나타내도록 비트반전한다. 상기 열을 나타내는 비트반전된 값과 상기 행이 가리키는 인터리빙 테이블상의 위치에 상기 입력 데이타를 라이트한다. 상기 인터리빙 테이블상의 데이터를 출력할 때에는, 리드 클럭에 따라 24진 카운트하고, 상기 24진 카운트 캐리를 16진 카운트한다. 그리고 상기 리드할 행과 대응하는 24진 카운트값과, 리드할 열과 대응하는 16진 카운트값과 대응하는 위치의 데이터를 리드하여 출력한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

통상적으로 인터리버는 상기 9600Bps의 기준으로 인터리빙을 수행한다. 이에따라 본 발명의 바람직한 실시예의 인터리버 역시 9600Bps를 기준으로 생성한 입력 테이블과 인터리빙 테이블을 사용한다. 상기 본 발명의 바람직한 실시예에 따른 입력 테이블을 도시한 것이 도 9이고, 인터리빙 테이블을 도시한 것이 도 10이다. 상기 입력 테이블 내지 인터리빙 테이블에는 384개의 비트가 입력되는 데, 이들을 나타내는 인덱스를 인덱스 0에서 인덱스 383라 한다. 그리고, 상기 입력 테이블과 인터리빙 테이블의 행과 열을 표시함에 있어서 24개의 행은 0행에서 23행으로, 16개의 열은 0열에서 15열로 구성된다. 상기 입력 테이블은 도 9와 같이 인덱스 0부터 인덱스 383까지 384개의 인덱스가 0행0열부터 23행15열까지 순차적으로 위치한다. 그리고 상기와 동일한 열과 행으로 구성된 인터리빙 테이블에 인덱스 0부터 인덱스 383까지의 인덱스는 도 9와 같이 0행0열부터 23행15열까지 분산되어 위치된다.

상기 입력 테이블과 인터리빙 테이블을 살펴보면 다음과 같은 관계가 있음을 알 수 있다. 즉 상기 입력 테이블의 인덱스를 16으로 나누고, 상기 나머지를 4개의 비트로 나타내어, 상기 4개의 비트를 비트반전하면 인터리빙 테이블에서 상기 인덱스가 위치하는 열이 된다.

여기서 상기 비트반전은 표 1과 같이 비트 위치를 변화시키는 것을 말한다.

비트반전 전	비트 0	비트 1	비트 2	비트 3
비트반전 후	비트 3	비트 2	비트 1	비트 0

상기 표 1과 같이 비트반전은 비트 0을 비트 3의 위치로, 비트 1을 비트 2의 위치로, 비트 2를 비트 1의 위치로, 비트 3을 비트 0의 위치로 비트 위치를 각각 변화시키는 것이다.

상기와 같은 관계로서 인덱스를 사용하여 인터리빙 테이블의 열을 구하는 예를 도시한 것이 도 11이며, 인덱스 0에서 인덱스 15까지의 열을 구한 것을 도시한 것이다. 상기 인덱스를 16으로 나누어 나머지를 취한 것이 모듈로 16이다. 상기 모듈로 16을 4비트로 표시한 것이 모듈로 비트이다. 상기 모듈로 비트를 비트반전한 것이 반전된 비트이다. 상기 반전된 비트가 가리키는 열이 인터리빙 테이블의 열이다. 즉 상기 인덱스 0의 모듈로 16은 0이고, 모듈로 비트는 0000이고, 비트반전은 0000이고, 인터리빙 테이블의 열은 0이다. 이는 입력 테이블의 인덱스 0의 데이타가 인터리빙되었을 때, 인덱스 0의 데이타가 인터리빙 테이블의 0열에 위치하는 것과 같다. 그리고, 인덱스 1의 모듈로 16은 1이고, 모듈로 비트는 0001이고, 모듈로 1000이다. 이에따라 인덱스 1의 데이타가 위치하는 열은 8열이다. 이는 입력 테이블의 인덱스 1이 인터리빙되었을 때, 인덱스 1이 인터리빙 테이블의 8열에 위치하는 것과 같다.

상술한 바와 같이 입력 테이블의 인덱스와 인터리빙 테이블상의 인덱스가 위치하는 열 간에는 간단한 연산에 의하여 서로 대응됨을 알 수 있다.

한편 상기 도 9와 도 10에서 입력 테이블의 인덱스와 인터리빙 테이블의 행간의 대응관계를 살펴보자. 상기 인덱스를 16으로 나누어 몫을 취한 것이 코우션트 16이다. 상기 코우션트 16과 행은 간단한 연산으로 그 대응관계를 찾을 수 없으므로, 본 발명에서는 행 테이블을 사용한다. 상기 행 테이블을 도시한 것이 도 10이다. 상기 도 10의 행 테이블은 코우션트 16이 0이면 행은 0으로, 코우션트 16이 1이면 12로, 코우션트 16이 2이면 행은 6으로 … 코우션트 16이 23이면 행은 23으로 각각 대응되도록 구성되어 있다.

여기서 상기 코우션트 16이 0인 경우의 인덱스는 0,1,2∼14,15이다. 이는 도 10의 인터리빙 테이블에 나타낸 바와 같이 0행에 위치한다. 그리고, 코우션트 16이 1인 경우에는 16,17,18∼30,31이다. 이와같이 상기 도 12의 행 테이블의 행과 코우션트 16과 대응하는 행이 동일하다. 상기 행 테이블은 512 메모리 영역을 구비하는 범용 메모리에 비하여 매우 작은 메모리 영역, 즉 24의 메모리 영역만을 구비한 메모리에 구성할 수 있다.

한편 상기한 바와 같은 대응관계에 따라 구성한 본 발명의 바람직한 실시예에 따른 베이스 밴드 인터리버의 블록도를 도시한 것이 도 13이다. 상기 베이스 밴드 인터리버의 모듈로 16부(10)은 인덱스를 입력받아 16으로 나눈 뒤에 나머지를 출력한다. 상기 나머지는 비트 반전부(12)에 입력된다. 상기 비트 반전부(12)는 입력되는 모듈로 16 값을 비트반전한다. 상기 비트반전한 값이 인터리빙 테이블상의 열이다. 상기 열은 메모리(14)에 입력된다. 상기 메모리(14)는 도 10에 도시한 인터리빙 테이블을 구비한다.

한편 상기 인덱스는 코우션트 16부(16)에 입력된다. 상기 코우션트 16부(16)은 상기 인덱스를 16으로 나누어 몫, 즉 코우션트 16을 출력한다. 코우션트 16은 코드 컨버터(18)에 입력된다. 상기 코드 컨버터(18)는 도 15에 도시한 바와 같은 열 테이블을 구비한다. 이에따라 코드 컨버터(18)는 열 테이블에서 상기 몫에 대응하는 열을 리드하여 출력한다. 상기 출력된 열은 메모리(14)에 입력된다. 상기 메모리(14)는 상기 열과 행을 입력받는다. 이때 메모리(14)는 상기 열과 행과 대응하는 위치에 입력 데이터를 라이트한다.

한편 메인 시스템은 상기와 같이 인터리빙되어 메모리(14)에 라이트된 데이터를 출력하고자 할 경우에 데이터 리드클럭을 인가한다. 상기 데이터 리드 클럭은 24진 카운터(22)에 입력된다. 상기 24진 카운터(22)는 입력되는 데이터 클럭을 카운트하여 카운트 값을 출력한다. 상기 카운트 값이 메모리(14)의 인터리빙 테이블의 행을 나타낸다. 상기 카운트 값은 메모리(14)에 입력된다.

한편 상기 24진 카운터에서 발생하는 캐리는 16진 카운터에 입력된다. 상기 16진 카운터는 상기 캐리를 카운트하여 카운트 값을 출력한다. 상기 카운트 값은 메모리(14)에 입력되고, 이것이 메모리(14)의 인터리빙 테이블의 열을 나타낸다. 상기 메모리(14)는 상기 열과 행을 입력받아 이에 대응하는 위치의 데이터를 출력한다. 이것이 출력 데이타이다.

상술한 바와 같이 본 발명은 데이터의 인덱스와 인터리빙되어 라이트될 경우의 인터리빙 테이블의 위치간의 대응관계를 이용하여 베이스 밴드 인터리버를 구성하였다. 그리고, 대응관계를 찾을 수 없는 데이터의 인덱스와 인터리빙되어 라이트될 경우의 인터리빙 테이블의 위치에 대해서는 간단한 저용량의 코드 컨버터를 사용하였다.

이에따라 본 발명은 적어도 384 바이트의 메모리 영역의 메모리를 구비하던 종래의 인터리버에 비하여 매우 적은 용량의 메모리, 즉 24 바이트의 메모리 영역의 메모리만을 요구한다.

상술한 바와 같이 본 발명은 베이스 밴드 인터리버의 메모리의 용량을 혁신적으로 감소시켜 인터리버의 원가를 절감시키는 이점이 있다.

Claims

베이스 밴드 인터리버에 있어서, 입력되는 데이터와 대응하는 0부터 383의 인덱스를 입력받아 16으로 나누어 나머지를 출력하는 모듈로 16부와, 상기 모듈로 16을 비트반전하여 상기 데이터가 인터리빙되어 기록될 열의 위치를 생성하는 비트 반전부와, 상기 인덱스를 입력받아 16으로 나누어 몫을 출력하는 코우션트 16부와, 상기 몫과 인터리빙되어 기록될 행의 위치를 서로 대응시킨 행 테이블을 구비하여, 상기 몫이 입력되면 대응하는 행의 위치를 출력하는 코드 컨버터와, 인터리빙되어 라이트되어 있는 데이터를 리드하여 출력하기 위하여 발생하는 데이터 리드 클럭을 입력받아 카운트하여, 리드할 출력 데이터의 행에 대응하는 24진 카운트 값을 출력하는 24진 카운터와, 상기 24진 카운트의 캐리를 입력받아 16진 카운트를 수행하여, 리드할 출력데이타의 열에 대응하는 16진 카운트 값을 출력하는 16진 카운터와, 32행 16열의 인터리빙 테이블을 구비하며, 상기 비트 반전부의 출력과 코드 컨버터의 출력과 대응하는 인터리빙 테이블의 위치에 입력데이터를 라이트하고, 16진 카운터의 출력와 24진 카운터의 출력과 대응하는 위치에 라이트 되어 있는 데이터를 리드하여 출력하는 메모리를 구비하는 것을 특징으로 하는 베이스 밴드 인터리버.