JP2011010311A - チャンク配分によりデインターリーブ器のメモリ要求を減少させる方法、装置および媒体 - Google Patents
チャンク配分によりデインターリーブ器のメモリ要求を減少させる方法、装置および媒体 Download PDFInfo
- Publication number
- JP2011010311A JP2011010311A JP2010156837A JP2010156837A JP2011010311A JP 2011010311 A JP2011010311 A JP 2011010311A JP 2010156837 A JP2010156837 A JP 2010156837A JP 2010156837 A JP2010156837 A JP 2010156837A JP 2011010311 A JP2011010311 A JP 2011010311A
- Authority
- JP
- Japan
- Prior art keywords
- symbols
- channels
- received
- frame
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
- H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
Abstract
【課題】音声およびデータ通信システムおよびバッファ内に含められたチャンクの中で複数のチャネルのための信号を受信出来るようにする。
【解決手段】各チャンクは複数のチャネルの対応するチャネルだけのためのシンボルを保持する。全フレームが受信され、復号化されるとき、復号化されるシンボルを保持するチャンクは、新しく到着するフレームに含められた新しく到着するシンボルを受信するために使用されるために空き容量ができるように受信シンボルを保持するメモリを配分する。
【選択図】図5
【解決手段】各チャンクは複数のチャネルの対応するチャネルだけのためのシンボルを保持する。全フレームが受信され、復号化されるとき、復号化されるシンボルを保持するチャンクは、新しく到着するフレームに含められた新しく到着するシンボルを受信するために使用されるために空き容量ができるように受信シンボルを保持するメモリを配分する。
【選択図】図5
Description
本発明は、一般に音声およびデータの通信に関するものである。特に、本発明は、複数のチャネルを介して受信されたシンボルをデインターリーブし、復号化することに関するものである。
周期的なシンボルのストリームは、デインターリーブ器によって受信され、受信シンボルを処理するデコーダに対する出力である。デインターリーブ器がフレーム周期中受信されたn個のシンボルをデインターリーブする場合、n個のシンボルは、デコーダによって処理される前にデインターリーブによって受信される必要がある。典型的なビット反転のデインターリーブ器は、n個のシンボルをとり、行毎に2次元テーブルに書き込み、それからn個のシンボルを列毎に読み込む、またその逆でもよい。結果として、デコーダがデインターリーブされたシンボルで順に作動する必要がある場合、一般的には、デインターリーブ器は、n個のシンボルの殆ど全てが受信されるまで、デインターリーブ器は待たなければならない。したがって、効果的には、周期的なシンボルのストリームは、1つの場所にバッファリングされねばならないので、n個のシンボルが受信されるとき、デコーダに供給される。
デコーダがn個のシンボルのバッファを処理している間、より多くのシンボルがデインターリーブ器によって受信される。したがって、デコーダによってまだ処理されなかったシンボルを上書きする可能性が存在する。公知のシステムは、受信シンボルをダブルバッファリングすることによってこの問題を解決する。
図1は、フレーム周期中に受信されたシンボルをデインターリーブし、復号化する公知システムにおける第1のバッファ10および第2のバッファ20を示し、n個のシンボルは各フレーム周期中に受信されている。各バッファはn個のシンボルまで記憶できる。このシンボルがデインターリーブ器15から最初に受信されるとき、n個のシンボルは、例えば、第1のバッファ10に記憶される。n個のシンボルが受信された後、次に第1のバッファ10のn個のシンボルはデコーダ30によって処理される。しかしながら、デコーダ30は、n個のシンボルを復号化するが、シンボルのストリームはデインターリーブ器によって受信され続ける。デコーダが処理を完了する前にシンボルが第1のバッファ10に記憶される場合、予め受信されたシンボルは、処理される前に上書きされる。これが生じることを防止するために、公知のシステムは、デコーダがバッファ10のn個のシンボルを処理している間、n個のシンボルを受信するように第2のバッファ20を配分することによってこの問題を解決する。復号化の処理はデインターリーブ器からシンボルを受信する処理よりも速いので、n個のシンボルが受信され、バッファ20に記憶される時までに、デコーダは、再び使用可能であり、バッファ20のシンボルは、バッファ10がn個のシンボルの他のストリームを受信するように再配分されている間、デコーダによって処理できる。
そこで本発明は従来の技術に鑑み、デインターリーブ器からシンボルを受信し、受信されたシンボルを記憶し、受信された復号化する新規の装置を提供することを目的とする。
このシステムは、シンボルはフレーム周期中複数のチャネルから受信されるとき、複数のチャネルのための前のフレーム周期中に受信されたシンボルは復号化され、それによって新しいシンボルの受信のために再配分されるように復号化されるシンボルを保持するメモリに空き容量ができるように受信シンボルを保持するメモリを配分する。このシステムは、従来のダブルバッファリングシステムよりも少ないバッファ空間を要する。
シンボルは、時間フレームあるいは単にフレーム中に受信される。例えば、フレーム中、20ms毎にデインターリーブ器17からn個のシンボルを受信するシステムを考察する。このシステムは、1フレーム中受信されるシンボルを復号化するのに10msかかるデコーダ30を有する。図2に示されるように、シンボルの全部の第1のフレームが例えばn個のシンボルを記憶できるバッファ12へ受信された後、デコーダは全フレームを処理できる。デコーダがバッファ12に記憶されたシンボルを復号化する10ms中、次のフレームのn/2個のシンボルが受信される。これらのn/2個のシンボルは、n/2個のシンボルを記憶する容量を有する第2のバッファ22に記憶できる。このフレームの残りのn/2個のシンボルはバッファ12の第1あるいは第2の半分(2nd HALF)に記憶できる。バッファ12の内容は復号化されたばかりであり、もはや保管される必要がないために、これを行うことができる。したがって、このシステムは、n個のシンボルの1.5フレームを記憶できるバッファで作動できる。これは、ダブルバッファリングを実行する公知のシステムより25%の改善である。
デコーダ処理が前述の例と異なる場合、記憶のための要求は変化する。例えば、シンボルのフレームが20ms毎に受信され、デコーダ処理時間が15msであるシステムでは、そのときデコーダがn個のシンボルの受信フレームを処理している間、15/20*nあるいは0.75*n個のシンボルが受信される。これらは、0.75*n個のシンボルの容量を有する第2のバッファへ受信できる。この例では、バッファ空間の減少は、ダブルバッファリングを実行する従来のシステムよりたった12.5%だけである。
次に、デコーダによって、ほとんどは連続的に、同時に受信され、別個に処理されるシステムを考察する。例えば、図3に示されるように、8つの異なるチャネルからシンボルの8つのストリームがデインターリーブ器40に別個に入力され、ひとまとめにしてバッファ60と示されているバッファにバッファリングされるが、単一デコーダ30が全て8つのストリームを連続して処理するために使用される。フレームは20msと仮定するならば、デコーダは、わずか20/8=2.5msにすぎないフレーム中に受信された8つのストリームの各々の処理を完了しなければならない。したがって、次に第1のフレーム中、8*n個のシンボルが受信され、8つのバッファに記憶される。各バッファはn個のシンボルを記憶する。これは、例えば、図4のバッファB1〜B8であってもよい。バッファB1はチャネル1に対するシンボル、バッファB2はチャネル2にシンボル、バッファB3はチャネル3に対するシンボル等を記憶する。デコーダが第1のチャネルを処理している間、第9のバッファ、例えば、サイズnのバッファB9に記憶できるn/8個のシンボルが各チャネルに対して受信される。しかしながら、デコーダは1つのチャネルに対するシンボルの1フレームの処理を完了したために、バッファB1のn個のメモリロケーションは、自由に利用できるようになり、そのときデコーダが次のチャネルを処理している間、n個のシンボルを受信するために使用することができる。デコーダが第2のチャネルを処理している間、n/8個のシンボルは、各チャネルに対して受信され、例えばバッファB1に記憶される。一旦デコーダがB8に記憶された第8のチャネルのシンボルを終了されると、バッファB1〜B7およびB9は容量が一杯にされる。しかしながら、各バッファは単一チャネルのシンボルを含まない。チャネルはn/8個のシンボルサイズ部分、すなわちチャンクに受信されるために、チャネルのためのデータは、8つのバッファにわたって広がった8つのこのようなチャンクに含まれる。したがって、この点で、バッファB1〜B7およびB9の各々は8つのチャネルの各々に対してシンボルを含み、各チャネルのシンボルは、各バッファの8つのチャンクの1つに記憶される。デコーダはチャネルを処理するので、新しいシンボルが利用できるようになるとき、新しいシンボルは、チャンクに受信され、記憶される。このシナリオを使用すると、ダブルバッファリングを使用する場合に必要である16*nの代わりに、9*n個のシンボルの記憶をバッファリングすることを必要とするだけであり、それによってダブルバッファリングシステムよりも43.75%少ないメモリを必要とする。この際の難点は、このシステムが9*8、すなわち72個のバッファを実際に管理することである。
「リソース配分器」は、シンボル記憶のために使用されるチャンクを配分するために使用できる。デコーダはシンボルの処理を(チャネル毎あるいはチャンク毎のいずれかに基づいて)完了すると、デコーダは、復号化シンボルを記憶するチャンクの空き容量ができるので、復号化シンボルはリソース配分器によって再使用されてもよい。このシステムがチャネル毎フレーム毎にx個のチャネルおよびn個のシンボルを使用する場合、メモリのx*(x+1)個のチャンクが利用可能でなければならない。リソース配分器は、各ビットの0が対応する利用可能なチャンクを示し、各ビットの1が対応する使用済チャンクを示すx*(x+1)ビットマップを利用できる。したがって、チャンクが配分されるときは常に、第1の自由に利用できるチャンクが備えられ、ビットマップのチャンクの対応するビットはセットされる。チャンクが空けられるときは常に、ビットマップのチャンクの対応するビットは0にリセットされる。
好ましい実施形態はよく知られている標準規格であるIS95Bに裏付けを与える。IS95Bは、1997年11月18日付のTIA/EIA−95として公知の「デュアルモード広域スペクトル拡散セルラシステムのためのTR45移動局−基地局互換性標準(Ballot Version,TIA/EIA/SP)に示され、参照してここに組み込まれている。
本実施形態は、基本チャネルおよび7つの補足チャネルを含んでいる。基本チャネルは、補足チャネルの各々よりも復号化するのに長く時間がかかる。フレーム毎に384のシンボルの最大8チャネル数がデインターリーブ器によって受信される。したがって、簡単にするために、384のシンボルはフレーム中の各チャネルに対して受信されると仮定する。
各復号化チャネルは384のシンボルのための記憶空間を空きにする。チャンクサイズが192のシンボルであり、バッファサイズが4つのチャンクである場合、4つのバッファ、すなわち16のチャンクは8つのチャネルのシンボルの1フレームを記憶するために必要である。基本チャネルを復号化する間、データは、8つの付加チャンクに記憶できるが、2つのチャンクはチャネルを復号化した後、空き容量ができる。この方式は、4,608のシンボルを記憶するために十分なメモリの24個のチャンクを必要とする。必要とされる実際のバッファ数は6つであり、各々は図5に示されるように4つのチャンクを有する。
図7は、いかにバッファが上記の方式を使用して配分されるかを説明するのに役立つ。上記に説明されるように、各バッファは、4つのチャンクに分割され、各々は192のシンボル容量を有する。まずに、フレーム0の第1の半分(1st HALF)、チャネル0〜3および4〜7は、バッファB0′およびB1′のそれぞれに受信される。すなわち、フレーム0の第1の半分、チャネル0〜3は、4つのチャンク、それぞれ、すなわちバッファB0′に記憶され、フレーム0の第1の半分、チャネル4〜7は、4つのチャンク、それぞれ、すなわちバッファB1′に記憶される。
次に、フレーム0の第2の半分、チャネル0〜3は、4つのチャンク、それぞれ、すなわちバッファB2′に記憶され、フレーム0の第2の半分、チャネル4〜7は4つのチャンク、それぞれ、すなわちバッファB3′に記憶される。シンボルのフレームが完全に受信された後、シンボルのフレームを復号化できる。したがって、フレーム1が受信されるとき、フレーム1の第1の半分、すなわちチャネル0〜3および4〜7は、バッファB4′およびB5′のそれぞれに記憶されるのに対して、フレーム0、チャネル0〜3は復号化され、バッファB0′およびB2′に空き容量ができる。フレーム1の第2の半分が受信されるとき、チャネル0〜3の第2の半分は、新しい使用可能なバッファB0′に記憶され、チャネル4〜7の第2の半分は新しい使用可能なバッファB2′に記憶される。同時にフレーム0の第1および第2の半分、チャネル4〜7は復号化され、バッファB1′およびB3′に空き容量ができる。
フレーム2中、チャネル0〜3および4〜7に対するシンボルの第1の半フレームは、バッファB1′およびB3′のそれぞれに記憶されるのに対して、フレーム1の第1および第2の半分、チャネル0〜3は復号化され、バッファB0′およびB4′に空きの容量ができる。次に、フレーム2の第2の半分、チャネル0〜3および4〜7は、バッファB4およびB0、それぞれに受信されるのに対してフレーム1、チャネル4〜7は復号化され、B2′およびB5′に空き容量ができる。
フレーム3の第1の半分、チャネル0〜3および4〜7は受信されるとき、このチャネルは、バッファB5′およびB2′、それぞれに記憶されるのに対して、フレーム2、チャネル0〜3は復号化され、バッファB1′およびB4′に空き容量ができる。フレーム3の第2の半分、チャネル0〜3および4〜7が受信されるとき、これらのチャネルは、それぞれバッファB1′およびB4′に記憶されるのに対して、フレーム2、チャネル4〜7は、復号化され、バッファB0′およびB3′に空き容量ができる。
フレーム4の第1の半分、チャネル0〜3および4〜7は受信されるとき、これらのチャネルはバッファB3′およびB0′、それぞれに記憶されるのに対して、フレーム3、チャネル0〜3は復号化され、バッファB1′およびB5′に空き容量ができる。フレーム4の第2の半分、チャネル0〜3および4〜7は受信されるとき、これらのチャネルは、それぞれバッファB5′およびB1′に記憶されるのに対して、フレーム3、チャネル4〜7は復号化され、バッファB2′およびバッファB4′に空き容量ができる。
フレーム5の第1の半分、チャネル0〜3および4〜7が受信されるとき、これらのチャネルは、バッファB2′およびB4′、それぞれに記憶されるのに対して、フレーム4、チャネル0〜3は復号化され、バッファB3′およびB5′に空き容量ができる。フレーム5の第2の半分、チャネル0〜3および4〜7が受信されるとき、これらのチャネルは、それぞれ、B3′およびB5′に記憶されるのに対して、フレーム4、チャネル4〜7は復号化され、バッファB0′およびB1′に空き容量ができる。
フレーム6の第1の半分、チャネル0〜3および4〜7が受信されるとき、これらのチャネルは、バッファB0′およびB1′、それぞれに記憶されるのに対して、フレーム5、チャネル0〜3は復号化され、バッファB2′およびB3′に空き容量ができる。フレーム6の第2の半分、チャネル0〜3および4〜7が受信されるとき、これらのチャネルは、それぞれ、バッファB2′およびB3′に記憶されるのに対して、フレーム5、チャネル4〜7は復号化され、バッファB4′およびB5′に空き容量ができる。フレーム6のパターンがデータの前のフレームが受信されたと推定することを除いて、フレーム6に対するバッファ配分パターンはフレーム0に対するパターンの反復であることに注目する。
図7を検討することから分かるように、例えば、10ms毎に増分される4ビットカウンタを保有する場合、およびシンボルがチャネル0〜3あるいは4〜7のためのものであるか否かを知っている場合、どのバッファにシンボルを記憶するかを容易に決定できる。
同様に、図7から分かるように、例えば、10ms毎に増分される4ビットカウンタを保有する場合、シンボルがチャネル0〜3あるいは4〜7のためのものであるか否かを知っている場合、およびチャネルセットに対するフレームの第1あるいは第2の半分を読み込むべきであるか否かを知っている場合にどのバッファがデコーダによって読み込まれるべきである容易に決定することができる。
上記に示されるように、チャネルセット(0〜3あるいは4〜7)を知ることに基づいてどのバッファから読み込むかあるいはどのバッファに書き込むか、読み込み動作あるいは書き込み動作が実行されるべきであるか否か、および第1あるいは第2の半分のフレームがバッファに受信されるべきであるかあるいはバッファから読み込まれるべきであるか否か、を容易に決定することができる。当業者は、メモリ装置において図7をどのように表現するか、および前述の入力に基づいてどのバッファにアクセスするかの指示を行うかを知ることができる。
図6は、どのバッファから読み込まれるかおよびどのバッファにシンボルの半分フレームを記憶するかを決定するために必要とされる前述の情報を供給するハードウェアの例である。例えば、カウンタ71は4ビットモジュロ12カウンタである。イネーブル信号は、カウンタ71を半フレーム時間周期毎に増分させるように10ms毎にセットされる。したがって、カウンタ71は、0〜11の範囲内で10ms毎に増分する。カウンタ71の3つの最上位ビットは、カウンタ71が増分される直前に20ms毎にレジスタ73にラッチされる。したがって、レジスタ73は前のフレーム番号を保持する。
連結器95は、フレーム番号を示すレジスタ73の3ビット出力を受信する。RDチャネルは、復号化されるチャネルの経過を追跡するためにデコーダによって使用されるカウンタ(図示せず)からの1ビット信号である。RDチャネルが0である場合、チャネル0〜3が指示され、そうでない場合は、チャネル4〜7が指示される。RDセカンドハーフは、シンボルのフレームの第1あるいは第2の半分が読み込まれるべきであるか否かを示すデコーダからの1ビットの信号である。連結器95は、3つの入力を受信し、この入力を連結してマルチプレクサ(MUX)75に供給される5ビット出力になる。マルチプレクサ75に供給されるREAD信号が1である場合、連結器95の出力はマルチプレクサ75から出力である。
連結器93はカウンタ71から4ビット信号を受信する。記憶されるべき情報がチャネル0〜3(値0)あるいは4〜7(値1)に関するものであるか否かを示す1ビットの信号のWRチャネルは、連結器93への入力である。WRチャネルは、3ビットのチャネルID番号の最上位ビットから得られる。2つの信号は、連結器93によって連結され、5ビット信号としてマルチプレクサ75に出力される。マルチプレクサ75は、READ信号が0である場合、5ビット信号を出力する。
容易に分かるように、READがローであるならば、バッファへの書き込み動作を示す。カウンタ71が0011であり、WRチャネルがハイ、すなわち1であるならば、連結器93の出力は、フレーム1の第2の半フレームおよびチャネルセット4〜7を示す。したがって、フレーム1のチャネル4〜7に対するシンボルの第2の半フレームがバッファ2′に記憶されるべきであることを決定できる(図7を参照)。
同様に、レジスタ73は値001を有すると仮定すると、RDセカンドハーフは、ハイすなわち1であり、READが1であり、読み込み動作を示し、RDチャネルはハイである。連結器95の出力は、フレーム1の第2の半分およびチャネルセット4〜7を示す。バッファ3′は読み込まれるべきであることを容易に決定できる。
好ましくは、図6のレジスタ73は、「1の減算」ブロックである。本実施形態では、カウンタ71の上部3ビットは、「1の減算」ブロックに入り、「1の減算」の出力は単に1よりも小さい入力値である。しかしながら、カウンタ71の上部3ビットは0〜5の範囲にあるために、「1の減算」ブロックの出力は−1から4までの範囲にあることに注目することは重要である。したがって、「1の減算」ブロックの値−1は値5にマッピングされねばならない。そうでない場合は、特にこの他の実施形態は図6に示される実施形態に同一である。
本発明は、現在最も実際的であり、好ましい実施形態であるとみなされるものに関して説明されているが、本発明は開示された実施形態に限定されないで、一方、添付された特許請求の範囲の精神および範囲内に含まれる様々な修正および等価の装置を保護することを目的としていることは理解されるべきである。さらに、本発明は、シンボルを記憶するためにバッファを使用するが、バッファは単一のメモリあるいは複数のメモリの一部であってもよい。さらに、バッファは、少なくとも1つのデインターリーブ器内あるいはデインターリーブ器から離れた1つあるいはそれ以上のメモリに含めてもよい。
71 カウンタ
73 レジスタ
75 マルチプレクサ
93 連結器
95 連結器
73 レジスタ
75 マルチプレクサ
93 連結器
95 連結器
Claims (24)
- 少なくとも1つのデインターリーブ器およびデコーダを含むシステムのメモリ要求を減少させる方法であって、前記システムが、複数のチャネルのための複数のシンボルを受信するように構成され、かつ取り決められる方法において、
前記シンボルを受信するために利用可能なメモリに複数のバッファを形成し、前記バッファの各々が複数のチャンクを含み、
前記複数のチャネルの少なくともいくつかのチャネルのための前記シンボルのフレーム周期の少なくとも一部を受信し、かつ前記チャンクの対応チャンクに記憶し、前記チャンクの前記対応チャンクの各々が前記チャネルの対応チャネルのみのシンボルを記憶して、
前記シンボルが前記フレーム周期の全フレーム周期中に前記チャンクに記憶された後、前記複数のチャネルの前記少なくともいくつかのためのフレーム周期中に受信された前記シンボルを復号化し、
前記チャンクが復号化された前記シンボルを記憶し、付加シンボルを受信するために利用可能な前記チャンクを形成する
工程を具備することを特徴とする方法。 - 前記チャネルのための前記受信シンボルを記憶するための前記バッファの全容量数が、全ての前記チャネルのための前記シンボルの前記フレーム周期の2つの全フレーム周期を記憶するために必要とされる前記バッファの全容量数よりも小さいことを特徴とする請求項1記載の方法。
- 前記フレーム周期中に受信された前記シンボルを復号化することは連続的に実行されることを特徴とする請求項1記載の方法。
- 前記複数の前記チャネル数が8チャネルであることを特徴とする請求項1記載の方法。
- 384のシンボルの全積算容量を有する多数のチャンクが、前記フレーム周期の各々中に復号化される前記チャネルの各々に対する前記付加シンボルを記憶するために利用されることを特徴とする請求項1記載の方法。
- 前記チャンクの各々が192のシンボルを記憶する容量を有することを特徴とする請求項1記載の方法。
- 少なくとも1つのデインターリーブ器およびデコーダを含み、複数のチャネルのための複数のシンボルを受信するように構成され、かつ取り決められる組合せであって、
前記シンボルを受信するために利用可能な複数のバッファ領域を含む少なくとも1つのメモリであって、前記バッファ領域の各々が複数のチャンクを含むことと、
前記複数のチャネルの少なくともいくつかのチャネルのための少なくともフレーム周期の一部中に受信される前記シンボルを受信し、かつ前記チャンクの対応チャンクに記憶する手段であって、前記チャンクの前記対応チャンクの各々が、前記チャネルの対応チャネルだけのシンボルを記憶することと、
前記複数のチャネルの前記少なくともいくつかのチャネルのための前記シンボルが前記フレーム周期の全期間中に前記チャンクに受信された後、前記複数のチャネルの少なくともいくつかのチャネルのための前記シンボルを復号化する手段と、
復号化される前記シンボルを記憶し、付加シンボルを受信するために利用可能な前記チャンクを形成する手段と、
を具備することを特徴とする組合せ。 - 前記複数のチャネルのための前記受信の複数のシンボルを記憶するための前記バッファ領域の全容量数が、前記チャネルの全てのための前記シンボルの2つの全フレーム周期のための前記シンボルを記憶するために必要とされる前記バッファ領域の全容量数よりも小さいことを特徴とする請求項7記載の組合せ。
- 前記復号化する手段が前記シンボルを連続的に復号化するように取り決められることを特徴とする請求項7記載の組合せ。
- 前記チャネル数が8チャネルであることを特徴とする請求項7記載の組合せ。
- 384のシンボルの全積算容量を有する多数のチャンクが、前記フレーム周期の各々中に復号化される前記チャネルの各々に対する前記付加シンボルを記憶するために利用されることを特徴とする請求項7記載の組合せ。
- 前記チャンクの各々が192のシンボルを記憶する容量を有することを特徴とする請求項7記載の組合せ。
- 複数のチャネルのための複数のシンボルを受信するように構成され、かつ取り決められる組合せであって、
前記シンボルを受信するために利用可能な複数のバッファ領域を含む少なくとも1つのメモリであって、前記バッファ領域の各々が複数のチャンクを含むことと、
少なくともフレーム周期の一部中に前記複数のチャネルの少なくともいくつかのための前記シンボルを受信するように取り決められる少なくとも1つのデインターリーブ器であって、前記少なくとも1つのデインターリーブ器が、前記受信シンボルを前記チャンクの対応チャンクに記憶するように取り決められ、前記チャンクの前記対応チャンクが、前記チャネルの対応チャネルだけのシンボルを記憶することと、
前記複数のチャネルの前記少なくともいくつかのチャネルのための前記シンボルが前記フレーム周期の全期間中に前記少なくとも1つのデインターリーブ器から前記チャンクに受信された後、前記複数のチャネルの少なくともいくつかのための前記シンボルを復号化するように取り決められるデコーダと、
復号化される前記シンボルを記憶し、付加シンボルを受信するのに利用可能な前記チャンクを形成する手段と、
を具備することを特徴とする組合せ。 - 前記複数のチャネルのための前記受信の複数のシンボルを記憶するための前記バッファ領域の全容量数が、前記チャネルの全てのための前記シンボルの2つの全フレーム周期前記シンボルを記憶するために必要とされる前記バッファ領域の全容量数よりも小さいことを特徴とする請求項13記載の組合せ。
- 前記デコーダが前記シンボルを連続的に復号化するように取り決められることを特徴とする請求項13記載の組合せ。
- 前記前記チャネル数が8チャネルであることを特徴とする請求項13記載の組合せ。
- 384のシンボルの全積算容量を有する多数のチャンクが、前記フレーム周期の各々中に復号化される前記チャネルの各々に対する前記付加シンボルを記憶するのに利用されることを特徴とする請求項13記載の組合せ。
- 前記チャンクの各々が192のシンボルを記憶する容量を有することを特徴とする請求項13記載の組合せ。
- 制御回路構成をさらに含み、前記制御回路構成は、
少なくとも4つのビットを含むカウンタであって、第1の所定の時間間隔毎に増分されるように取り決められているカウンタと、
前記カウンタの前記少なくとも4ビットの少なくとも3ビットを受信するように取り決められるレジスタであって、前記カウンタの前記少なくとも3ビットが特定のフレーム周期を示し、前記レジスタが、第2の所定の時間毎に前記少なくとも3ビットを受信可能にされ、前記第2の所定の時間が前記第1の所定の時間よりも大きいことと、
前記少なくとも3ビットを前記レジスタと、前記デコーダによって読み込まれる少なくともチャネル数の一部の指示を行うように取り決められるRDチャネルインジケータと、前記デコーダからのRDセカンドハーフインジケータと、から受信するように取り決められる第1の連結器であって、前記RDセカンドハーフインジケータが、シンボルのフレームの第1あるいは第2の半分が読み込まれるべきであるか否かの指示を与えるように取り決められることと、
前記第1の所定の時間の各々中に前記少なくとも4ビットを前記カウンタと、受信される少なくとも1つのチャネルに対応するチャネル数の指示を与えるように取り決められるWRチャネルインジケータと、から受信するように取り決められる第2の連結器と、
前記第1の連結器からの出力および前記第2の連結器からの出力を受信するように取り決められるマルチプレクサとを含み、前記マルチプレクサが、前記マルチプレクサに供給される信号に基づいて、前記第1の連結器からの前記受信出力および前記第2の連結器からの前記受信出力の中の1つを出力として選択するように取り決めるマルチプレクサと、
を具備することを特徴とする請求項13記載の組合せ。 - 制御回路構成をさらに含み、前記制御回路構成は、
少なくとも4つのビットを含むカウンタであって、前記カウンタが、第1の所定の時間間隔毎に増分されるように取り決められていることと、
前記カウンタの前記少なくとも4ビットの少なくとも3ビットを受信するように取り決められる1の減算ブロックであって、前記カウンタの前記少なくとも3ビットが特定のフレーム周期を示すことと、
前記少なくとも3ビットを前記レジスタと、前記デコーダによって読み込まれる少なくともチャネル数の一部の指示を行うように取り決められるRDチャネルインジケータと、前記デコーダからのRDセカンドハーフインジケータと、から受信するように取り決められる第1の連結器であって、前記RDセカンドハーフインジケータが、シンボルのフレームの第1あるいは第2の半分が読み込まれるべきであるか否かの指示を行うように取り決められることと、
前記少なくとも4ビットを前記第1の所定の時間の各々中に前記カウンタからと、受信される少なくとも1つのチャネルに対応するチャネル数の指示を行うように取り決められるWRチャネルインジケータからと、受信するように取り決められる第2の連結器と、
前記第1の連結器からの出力および前記第2の連結器からの出力を受信するように取り決められるマルチプレクサとを含み、前記マルチプレクサに供給される信号に基づいて、前記第1の連結器からの前記受信出力および前記第2の連結器からの前記受信出力の中の1つを出力として選択するように取り決めるマルチプレクサと、
を具備することを特徴とする請求項13記載の組合せ。 - フレーム番号およびチャネル番号の指示に基づいて、前記複数のバッファから読み込むべきバッファを識別する手段をさらに含むことを特徴とする請求項7記載の組合せ。
- フレーム番号およびチャネル番号の指示に基づいて、前記複数のバッファから書き込むべきバッファを識別する手段をさらに含むことを特徴とする請求項7記載の組合せ。
- フレーム番号およびチャネル番号の指示に基づいて、前記複数のバッファから読み込むべきバッファを識別する手段をさらに含むことを特徴とする請求項13記載の組合せ。
- フレーム番号およびチャネル番号の指示に基づいて、前記複数のバッファから書き込むべきバッファを識別する手段をさらに含むことを特徴とする請求項13記載の組合せ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/187,686 US6278715B1 (en) | 1998-11-05 | 1998-11-05 | System and method for reducing deinterleaver memory requirements through chunk allocation |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000580307A Division JP2002529952A (ja) | 1998-11-05 | 1999-11-05 | チャンク配分によりデインターリーブ器のメモリ要求を減少させるためのシステムおよび方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011010311A true JP2011010311A (ja) | 2011-01-13 |
Family
ID=22690036
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000580307A Pending JP2002529952A (ja) | 1998-11-05 | 1999-11-05 | チャンク配分によりデインターリーブ器のメモリ要求を減少させるためのシステムおよび方法 |
JP2010156837A Ceased JP2011010311A (ja) | 1998-11-05 | 2010-07-09 | チャンク配分によりデインターリーブ器のメモリ要求を減少させる方法、装置および媒体 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000580307A Pending JP2002529952A (ja) | 1998-11-05 | 1999-11-05 | チャンク配分によりデインターリーブ器のメモリ要求を減少させるためのシステムおよび方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6278715B1 (ja) |
EP (1) | EP1127412A2 (ja) |
JP (2) | JP2002529952A (ja) |
KR (1) | KR100680454B1 (ja) |
CN (1) | CN1168222C (ja) |
AU (1) | AU759528B2 (ja) |
BR (1) | BR9915032A (ja) |
CA (1) | CA2349456A1 (ja) |
HK (1) | HK1043886B (ja) |
WO (1) | WO2000027036A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6526495B1 (en) * | 2000-03-22 | 2003-02-25 | Cypress Semiconductor Corp. | Multiport FIFO with programmable width and depth |
US7512764B2 (en) * | 2001-08-24 | 2009-03-31 | Tian Holdings, Llc | Method for allocating a memory of a de-interleaving unit |
KR100447175B1 (ko) * | 2001-12-03 | 2004-09-04 | 엘지전자 주식회사 | 터보 디코딩 방법 및 이를 위한 장치 |
KR100439029B1 (ko) * | 2002-01-04 | 2004-07-03 | 삼성전자주식회사 | 씨디엠에이 통신시스템의 병렬 디인터리버 및 그를 구비한수신기 |
US20040028066A1 (en) * | 2002-08-06 | 2004-02-12 | Chris Quanbeck | Receiver architectures with dynamic symbol memory allocation and methods therefor |
EP3721633A1 (en) * | 2017-12-06 | 2020-10-14 | V-Nova International Limited | Hierarchical data structure |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193513A (ja) * | 1983-04-15 | 1984-11-02 | Sony Corp | インタ−リ−ブ回路 |
JPH06334633A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | 信号変換装置および通信システム |
JPH07212251A (ja) * | 1993-12-23 | 1995-08-11 | Nokia Mobile Phones Ltd | インターリーブプロセス |
JPH08242217A (ja) * | 1994-11-29 | 1996-09-17 | At & T Corp | データをインタリーブする装置および移動通信システム |
JPH09102748A (ja) * | 1995-10-04 | 1997-04-15 | Matsushita Electric Ind Co Ltd | インターリーブ回路 |
JPH10209884A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | インターリーブ回路、及びデインターリーブ回路 |
JP2000036765A (ja) * | 1998-07-17 | 2000-02-02 | Kenwood Corp | デインターリーブ回路 |
JP2000078567A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | データ並び換え装置とその方法および受信装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2124709C (en) * | 1993-08-24 | 1998-06-09 | Lee-Fang Wei | Reduced speed equalizer |
JPH08507249A (ja) * | 1993-12-30 | 1996-08-06 | フィリップス エレクトロニクス エヌ ベー | デジタルマンモグラムでの自動区画化及び皮膚ライン検出 |
US5537420A (en) | 1994-05-04 | 1996-07-16 | General Instrument Corporation Of Delaware | Convolutional interleaver with reduced memory requirements and address generator therefor |
US5519734A (en) * | 1994-08-15 | 1996-05-21 | Lsi Logic Corporation | Synchronization arrangement for decoder-de-interleaver |
US5710783A (en) * | 1995-06-07 | 1998-01-20 | Luthi; Daniel A. | Optimization of synchronization control in concatenated decoders |
US5784392A (en) * | 1995-06-26 | 1998-07-21 | Nokia Mobile Phones Ltd. | Viterbi decoder with l=2 best decoding paths |
US6012159A (en) * | 1996-01-17 | 2000-01-04 | Kencast, Inc. | Method and system for error-free data transfer |
US6094465A (en) * | 1997-03-21 | 2000-07-25 | Qualcomm Incorporated | Method and apparatus for performing decoding of CRC outer concatenated codes |
US6088387A (en) * | 1997-12-31 | 2000-07-11 | At&T Corp. | Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder |
US6120626A (en) * | 1998-10-23 | 2000-09-19 | Autoliv Asp Inc. | Dispensing fibrous cellulose material |
KR100681373B1 (ko) * | 2004-11-15 | 2007-02-15 | 이근주 | 휴대용단말기의 회동개폐장치 |
KR100715432B1 (ko) * | 2005-11-22 | 2007-05-09 | 한국과학기술원 | 항공기용 와이어 절단장치 |
-
1998
- 1998-11-05 US US09/187,686 patent/US6278715B1/en not_active Expired - Lifetime
-
1999
- 1999-11-05 KR KR1020017005723A patent/KR100680454B1/ko not_active IP Right Cessation
- 1999-11-05 JP JP2000580307A patent/JP2002529952A/ja active Pending
- 1999-11-05 BR BR9915032-8A patent/BR9915032A/pt not_active Application Discontinuation
- 1999-11-05 AU AU20219/00A patent/AU759528B2/en not_active Ceased
- 1999-11-05 EP EP99963866A patent/EP1127412A2/en not_active Withdrawn
- 1999-11-05 WO PCT/US1999/026182 patent/WO2000027036A2/en active IP Right Grant
- 1999-11-05 CN CNB998146935A patent/CN1168222C/zh not_active Expired - Fee Related
- 1999-11-05 CA CA002349456A patent/CA2349456A1/en not_active Abandoned
-
2002
- 2002-07-25 HK HK02105490.2A patent/HK1043886B/zh not_active IP Right Cessation
-
2010
- 2010-07-09 JP JP2010156837A patent/JP2011010311A/ja not_active Ceased
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193513A (ja) * | 1983-04-15 | 1984-11-02 | Sony Corp | インタ−リ−ブ回路 |
JPH06334633A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | 信号変換装置および通信システム |
JPH07212251A (ja) * | 1993-12-23 | 1995-08-11 | Nokia Mobile Phones Ltd | インターリーブプロセス |
JPH08242217A (ja) * | 1994-11-29 | 1996-09-17 | At & T Corp | データをインタリーブする装置および移動通信システム |
JPH09102748A (ja) * | 1995-10-04 | 1997-04-15 | Matsushita Electric Ind Co Ltd | インターリーブ回路 |
JPH10209884A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | インターリーブ回路、及びデインターリーブ回路 |
JP2000036765A (ja) * | 1998-07-17 | 2000-02-02 | Kenwood Corp | デインターリーブ回路 |
JP2000078567A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | データ並び換え装置とその方法および受信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1168222C (zh) | 2004-09-22 |
WO2000027036A9 (en) | 2000-09-28 |
AU759528B2 (en) | 2003-04-17 |
HK1043886A1 (en) | 2002-09-27 |
CA2349456A1 (en) | 2000-05-11 |
HK1043886B (zh) | 2005-05-20 |
KR100680454B1 (ko) | 2007-02-08 |
BR9915032A (pt) | 2002-01-02 |
AU2021900A (en) | 2000-05-22 |
KR20010080951A (ko) | 2001-08-25 |
CN1348630A (zh) | 2002-05-08 |
WO2000027036A3 (en) | 2000-08-10 |
US6278715B1 (en) | 2001-08-21 |
EP1127412A2 (en) | 2001-08-29 |
JP2002529952A (ja) | 2002-09-10 |
WO2000027036A2 (en) | 2000-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011010311A (ja) | チャンク配分によりデインターリーブ器のメモリ要求を減少させる方法、装置および媒体 | |
KR101185868B1 (ko) | 멀티-뱅크 llr 버퍼를 수반하는 디-인터리빙 메커니즘 | |
US6704848B2 (en) | Apparatus for controlling time deinterleaver memory for digital audio broadcasting | |
EP0674266A2 (en) | Method and apparatus for interfacing with ram | |
US20060101319A1 (en) | Input buffer device for de-rate matching in high speed turbo decoding block and method thereof | |
JP2005084907A (ja) | メモリ帯域制御装置 | |
US20080301400A1 (en) | Method and Arrangement for Efficiently Accessing Matrix Elements in a Memory | |
KR100526541B1 (ko) | 이동통신 시스템의 기지국 모뎀에서 심볼 버퍼 메모리장치 및 방법 | |
US6346896B1 (en) | Decoding apparatus and method for deinterleaving data | |
US5568494A (en) | Encoding or decoding device comprising a paged memory | |
KR100248395B1 (ko) | 디지털 통신용 채널 부호기 설계방법 | |
US20050210359A1 (en) | Deinterleaving apparatus and method using inner memory and outer memory | |
JP2002529952A5 (ja) | ||
US20030110305A1 (en) | Systematic memory location selection in ethernet switches | |
US6661726B2 (en) | Multiple mode elastic data transfer interface | |
JPH11219316A (ja) | アドレス発生回路 | |
EP0658983B1 (en) | Encoding or decoding device comprising a paged memory | |
JPH10163887A (ja) | インターリーブ装置およびデインターリーブ装置 | |
JP3288262B2 (ja) | データインタリーブ回路 | |
US5319361A (en) | Circuit managing numbers of accesses to logic resources | |
JP2882714B2 (ja) | 状態選択装置 | |
JPH0695960A (ja) | インターリーブ回路及びデ・インターリーブ回路 | |
JP2003101454A (ja) | 通信データ格納アドレス取得回路 | |
KR19980058291A (ko) | 블럭 인터리빙/디인터리빙 방법 | |
KR20050044156A (ko) | 이동통신시스템에서 싱글 메모리를 사용하여 인터리버를구현하는 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20120626 |