JPH11219316A - アドレス発生回路 - Google Patents
アドレス発生回路Info
- Publication number
- JPH11219316A JPH11219316A JP10020056A JP2005698A JPH11219316A JP H11219316 A JPH11219316 A JP H11219316A JP 10020056 A JP10020056 A JP 10020056A JP 2005698 A JP2005698 A JP 2005698A JP H11219316 A JPH11219316 A JP H11219316A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- read
- write
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
- G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Memory System (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 メモリ容量を小さくする。
【解決手段】 書き込みアドレスカウンタ１２は、ライ
トクロックＷＣＫをカウントし、出力を書き込みアドレ
スとする。読み出しアドレスカウンタ１４は、リードク
ロックＲＣＫをカウントし、出力を読み出しアドレスと
する。そして、両カウンタ１２、１４内のＬＳＢの位置
を一定時間毎に同一ビット数だけシフトすると共に、シ
フト前の読み出しアドレスカウンタのＬＳＢの位置が、
シフト後の書き込みアドレスカウンタのシフト位置に対
応するようにしてある。そこで、両カウンタ１２、１４
においてカウントして、その出力を書き込みアドレス及
び読み出しアドレスとすることで、メモリ１０の容量を
少なくして、書き込み順と読み出し順の違うデータの書
き込み読み出しに対処できる。
トクロックＷＣＫをカウントし、出力を書き込みアドレ
スとする。読み出しアドレスカウンタ１４は、リードク
ロックＲＣＫをカウントし、出力を読み出しアドレスと
する。そして、両カウンタ１２、１４内のＬＳＢの位置
を一定時間毎に同一ビット数だけシフトすると共に、シ
フト前の読み出しアドレスカウンタのＬＳＢの位置が、
シフト後の書き込みアドレスカウンタのシフト位置に対
応するようにしてある。そこで、両カウンタ１２、１４
においてカウントして、その出力を書き込みアドレス及
び読み出しアドレスとすることで、メモリ１０の容量を
少なくして、書き込み順と読み出し順の違うデータの書
き込み読み出しに対処できる。
Description
【０００１】
【発明の属する技術分野】本発明は、データを記憶する
メモリへのアクセスアドレスを発生するアドレス発生回
路、特にライト後のデータを順序を変更してリードする
場合に好適なものに関する。
メモリへのアクセスアドレスを発生するアドレス発生回
路、特にライト後のデータを順序を変更してリードする
場合に好適なものに関する。
【０００２】
【従来の技術】従来より、オーディオデータや画像デー
タなどの記録や送信においては、符号化・圧縮処理が行
われ、再生や受信においては伸張・復号化処理が行われ
ている。
タなどの記録や送信においては、符号化・圧縮処理が行
われ、再生や受信においては伸張・復号化処理が行われ
ている。
【０００３】例えば、ＭＤ（ミニ・ディスク）の記録に
おいては、音声信号をデジタルデータに変換（Ａ／Ｄ変
換）した後、ＱＭＦ（Ｑｕａｄｒａｔｕｒｅ Ｍｉｒｒ
ｏｒＦｉｌｔｅｒ）と称されるデジタルフィルタにより
低域、中域、高域３つの帯域（周波数帯域）毎に分割し
た後、ＭＤＣＴ（Ｍｏｄｉｆｉｅｄ Ｄｉｓｃｒｅｔｅ
Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）処理、量子化処
理などが行われ、得られたデータがＭＤに書き込まれ
る。そこで、再生の際には、逆量子化、ＩＭＤＣＴ（Ｉ
ｎｖｅｒｓｅ ＭＤＣＴ）、ＩＱＭＦ（Ｉｎｖｅｒｓｅ
ＱＭＦ）による逆フィルタ処理、Ｄ／Ａ変換などの逆
の処理が行われる。
おいては、音声信号をデジタルデータに変換（Ａ／Ｄ変
換）した後、ＱＭＦ（Ｑｕａｄｒａｔｕｒｅ Ｍｉｒｒ
ｏｒＦｉｌｔｅｒ）と称されるデジタルフィルタにより
低域、中域、高域３つの帯域（周波数帯域）毎に分割し
た後、ＭＤＣＴ（Ｍｏｄｉｆｉｅｄ Ｄｉｓｃｒｅｔｅ
Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）処理、量子化処
理などが行われ、得られたデータがＭＤに書き込まれ
る。そこで、再生の際には、逆量子化、ＩＭＤＣＴ（Ｉ
ｎｖｅｒｓｅ ＭＤＣＴ）、ＩＱＭＦ（Ｉｎｖｅｒｓｅ
ＱＭＦ）による逆フィルタ処理、Ｄ／Ａ変換などの逆
の処理が行われる。
【０００４】このような処理を行う場合、処理の過程に
おいて、処理途中のデータを蓄積するメモリが必要とな
る。例えば、ＭＤＣＴ処理を行う場合には、前段のフィ
ルタから送られてくるデータを一旦メモリに蓄積し、こ
れを読み出してＭＤＣＴ処理を行う。
おいて、処理途中のデータを蓄積するメモリが必要とな
る。例えば、ＭＤＣＴ処理を行う場合には、前段のフィ
ルタから送られてくるデータを一旦メモリに蓄積し、こ
れを読み出してＭＤＣＴ処理を行う。
【０００５】ここで、ＭＤＣＴやＩＭＤＣＴでは、デー
タを１１．６ｍｓｅｃ毎の１ＳＧ（サウンド・グルー
プ）に分割して処理を行う。この１ＳＧは、１０２４ワ
ードに対応するが、ＭＤＣＴ、ＩＭＤＣＴでは、サウン
ドグループ同士の境目においてデータを若干重複させる
ため、１０２４＋１９２ワードを処理対象としている。
このため、例えばＩＭＤＣＴからは１ＳＧ毎に１０２４
＋１９２ワードのデータが出力され、ＩＱＭＦへは１Ｓ
Ｇ毎に１０２４ワードのデータが供給される。
タを１１．６ｍｓｅｃ毎の１ＳＧ（サウンド・グルー
プ）に分割して処理を行う。この１ＳＧは、１０２４ワ
ードに対応するが、ＭＤＣＴ、ＩＭＤＣＴでは、サウン
ドグループ同士の境目においてデータを若干重複させる
ため、１０２４＋１９２ワードを処理対象としている。
このため、例えばＩＭＤＣＴからは１ＳＧ毎に１０２４
＋１９２ワードのデータが出力され、ＩＱＭＦへは１Ｓ
Ｇ毎に１０２４ワードのデータが供給される。
【０００６】また、ＩＭＤＣＴはＬ（左）チャンネルの
データと、Ｒ（右）チャンネルのデータを個別に出力す
る。すなわち、１ＳＧのデータについて、Ｌチャンネル
のデータを出力した後、Ｒチャンネルのデータを出力す
る。一方、ＩＱＭＦへはＬチャンネル、Ｒチャンネルの
データを交互に出力する。
データと、Ｒ（右）チャンネルのデータを個別に出力す
る。すなわち、１ＳＧのデータについて、Ｌチャンネル
のデータを出力した後、Ｒチャンネルのデータを出力す
る。一方、ＩＱＭＦへはＬチャンネル、Ｒチャンネルの
データを交互に出力する。
【０００７】そこで、メモリの容量として、ＩＭＤＣＴ
からの出力データ書き込むための容量と、読み出すため
の容量を合算して２２４０ワードの容量を設け、書き込
みが終わった１ＳＧ分のデータを読み出しようとして利
用している。このため、このためのメモリ容量は、１０
２４×２＋１９２＝２２４０ワードであった。
からの出力データ書き込むための容量と、読み出すため
の容量を合算して２２４０ワードの容量を設け、書き込
みが終わった１ＳＧ分のデータを読み出しようとして利
用している。このため、このためのメモリ容量は、１０
２４×２＋１９２＝２２４０ワードであった。
【０００８】
【発明が解決しようとする課題】このように、１ＳＧの
データについて、書き込み用と読み出し用の容量を設け
れば、書き込みエリアと読み出しエリアを１ＳＧ期間毎
に切り替えることによって、問題なく書き込み読み出し
が行える。
データについて、書き込み用と読み出し用の容量を設け
れば、書き込みエリアと読み出しエリアを１ＳＧ期間毎
に切り替えることによって、問題なく書き込み読み出し
が行える。
【０００９】しかし、メモリの容量は、なるべく小さく
したいという要望はある。また、１ＳＧ分のデータを書
き込まなければ、読み出しが行えないわけではなく、メ
モリの管理方法によっては、メモリの容量を小さくでき
ると考えられる。
したいという要望はある。また、１ＳＧ分のデータを書
き込まなければ、読み出しが行えないわけではなく、メ
モリの管理方法によっては、メモリの容量を小さくでき
ると考えられる。
【００１０】本発明は、上記課題に鑑みなされたもので
あり、メモリ容量を小さくできるアドレス発生回路を提
供することも目的とする。
あり、メモリ容量を小さくできるアドレス発生回路を提
供することも目的とする。
【００１１】
【課題を解決するための手段】本発明は、一定量のデー
タを記憶するメモリへのアクセスアドレスを発生するア
ドレス発生回路であって、所定のクロックをカウント
し、出力をアクセスアドレスとする所定ビット数のカウ
ンタを有し、このカウンタのカウント出力の最下位ビッ
トの位置を一定時間毎に所定ビット数だけシフトした状
態でカウントして、その出力をアドレスとすることを特
徴とする。
タを記憶するメモリへのアクセスアドレスを発生するア
ドレス発生回路であって、所定のクロックをカウント
し、出力をアクセスアドレスとする所定ビット数のカウ
ンタを有し、このカウンタのカウント出力の最下位ビッ
トの位置を一定時間毎に所定ビット数だけシフトした状
態でカウントして、その出力をアドレスとすることを特
徴とする。
【００１２】本発明は、一定量のデータを記憶するメモ
リへの書き込みアドレス及び読み出しアドレスを発生す
るアドレス発生回路であって、第１のクロックをカウン
トし、出力を書き込みアドレスとする所定ビット数の書
き込みアドレスカウンタと、第２のクロックをカウント
し、出力を読み出しアドレスとする所定ビット数の読み
出しアドレスカウンタと、を有し、上記両カウンタのカ
ウント出力の最下位ビットの位置をそれぞれ一定時間毎
に同一ビット数だけシフトすると共に、シフト前の読み
出しアドレスカウンタのカウント出力の最下位ビットの
位置が、シフト後の書き出しアドレスカウンタのシフト
位置に対応するようにし、この状態で両カウンタにおい
てカウントして、その出力を書き込みアドレス及び読み
出しアドレスとすることを特徴とする。
リへの書き込みアドレス及び読み出しアドレスを発生す
るアドレス発生回路であって、第１のクロックをカウン
トし、出力を書き込みアドレスとする所定ビット数の書
き込みアドレスカウンタと、第２のクロックをカウント
し、出力を読み出しアドレスとする所定ビット数の読み
出しアドレスカウンタと、を有し、上記両カウンタのカ
ウント出力の最下位ビットの位置をそれぞれ一定時間毎
に同一ビット数だけシフトすると共に、シフト前の読み
出しアドレスカウンタのカウント出力の最下位ビットの
位置が、シフト後の書き出しアドレスカウンタのシフト
位置に対応するようにし、この状態で両カウンタにおい
てカウントして、その出力を書き込みアドレス及び読み
出しアドレスとすることを特徴とする。
【００１３】本発明によれば、読み出しが終わった領域
に書き込みを順次行う。従って、メモリの容量を効率的
に利用して、余分な容量を持つことを防止できる。
に書き込みを順次行う。従って、メモリの容量を効率的
に利用して、余分な容量を持つことを防止できる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。
実施形態という）について、図面に基づいて説明する。
【００１５】図１は、実施形態の構成を示すブロック図
であり、メモリ１０にＩＭＤＣＴからのデータが入力デ
ータとして書き込まれる。そして、このメモリ１０から
の読み出しデータがＩＱＭＦに向けて出力される。ここ
で、このメモリ１０の容量は、便宜的に１０２４ワード
であり、０〜１０２３のアドレスを有するものとする。
であり、メモリ１０にＩＭＤＣＴからのデータが入力デ
ータとして書き込まれる。そして、このメモリ１０から
の読み出しデータがＩＱＭＦに向けて出力される。ここ
で、このメモリ１０の容量は、便宜的に１０２４ワード
であり、０〜１０２３のアドレスを有するものとする。
【００１６】このメモリ１０への入力データの書き込み
アドレスは、書き込みアドレスカウンタ１２からのアド
レス信号によって決定される。この書き込みアドレスカ
ウンタ１２は、ａ９，ａ８，ａ７， ・・・ ａ１，ａ
０の１０ビットカウンタであり、ライトクロックＷＣＫ
をカウントして０〜１０２３のアドレスを発生する。
アドレスは、書き込みアドレスカウンタ１２からのアド
レス信号によって決定される。この書き込みアドレスカ
ウンタ１２は、ａ９，ａ８，ａ７， ・・・ ａ１，ａ
０の１０ビットカウンタであり、ライトクロックＷＣＫ
をカウントして０〜１０２３のアドレスを発生する。
【００１７】また、メモリ１０への読み出しアドレス
は、読み出しアドレスカウンタ１４からのアドレス信号
によって決定される。この読み出しアドレスカウンタ１
４も、ａ９，ａ８，ａ７， ・・・ ａ１，ａ０の１０
ビットカウンタであり、リードクロックＲＣＫをカウン
トして０〜１０２３のアドレスを発生する。
は、読み出しアドレスカウンタ１４からのアドレス信号
によって決定される。この読み出しアドレスカウンタ１
４も、ａ９，ａ８，ａ７， ・・・ ａ１，ａ０の１０
ビットカウンタであり、リードクロックＲＣＫをカウン
トして０〜１０２３のアドレスを発生する。
【００１８】ここで、書き込みアドレスカウンタ１２及
び読み出しアドレスカウンタ１４は、いずれもＬＳＢの
位置を変更できるようになっている。すなわち、これら
書き込みアドレスカウンタ１２及び読み出しアドレスカ
ウンタ１４においては、シフト信号ＳＦ１、ＳＦ２が入
力された時に、ＬＳＢの位置が３ビットずれてカウント
がなされる。例えば、ａ９，ａ８，ａ７，ａ６，ａ５，
ａ４，ａ３，ａ２，ａ１，ａ０の次には、ａ６，ａ５，
ａ４，ａ３，ａ２，ａ１，ａ０，ａ９，ａ８，ａ７とい
う風に、ａ７がＬＳＢになり、ライトクロックＷＣＫま
たはリードクロックＲＣＫをカウントしカウントアップ
していく。
び読み出しアドレスカウンタ１４は、いずれもＬＳＢの
位置を変更できるようになっている。すなわち、これら
書き込みアドレスカウンタ１２及び読み出しアドレスカ
ウンタ１４においては、シフト信号ＳＦ１、ＳＦ２が入
力された時に、ＬＳＢの位置が３ビットずれてカウント
がなされる。例えば、ａ９，ａ８，ａ７，ａ６，ａ５，
ａ４，ａ３，ａ２，ａ１，ａ０の次には、ａ６，ａ５，
ａ４，ａ３，ａ２，ａ１，ａ０，ａ９，ａ８，ａ７とい
う風に、ａ７がＬＳＢになり、ライトクロックＷＣＫま
たはリードクロックＲＣＫをカウントしカウントアップ
していく。
【００１９】ここで、ＩＭＤＣＴから出力される１ＳＧ
の入力データを書き込みアドレスカウンタ１２を０から
カウントアップしてそのままメモリ１０に書き込むと、
Ｌチャンネルのデータが順次書き込まれ、これが終了し
た後Ｒチャンネルのデータが順次書き込まれる。また、
Ｌチャンネル及びＲチャンネル共に、低域、中域、高域
の３つのデータに分かれている。これらのデータは、２
段のＱＭＦにより、１段目で入力データを低域＋中域と
高域とに分離し、２段目で低域＋中域のデータを低域と
中域とに分離するようにして生成される。このため、高
域のデータは、低域及び中域のデータと比べて２倍のデ
ータ量となる。従って、各データは、図２に示すよう
に、低域及び中域のデータが１２８ワードずつ１つのブ
ロックに記憶され、高域のデータが高域１及び高域２に
分けられて１２８ワードずつ１つのブロックに記憶され
る。
の入力データを書き込みアドレスカウンタ１２を０から
カウントアップしてそのままメモリ１０に書き込むと、
Ｌチャンネルのデータが順次書き込まれ、これが終了し
た後Ｒチャンネルのデータが順次書き込まれる。また、
Ｌチャンネル及びＲチャンネル共に、低域、中域、高域
の３つのデータに分かれている。これらのデータは、２
段のＱＭＦにより、１段目で入力データを低域＋中域と
高域とに分離し、２段目で低域＋中域のデータを低域と
中域とに分離するようにして生成される。このため、高
域のデータは、低域及び中域のデータと比べて２倍のデ
ータ量となる。従って、各データは、図２に示すよう
に、低域及び中域のデータが１２８ワードずつ１つのブ
ロックに記憶され、高域のデータが高域１及び高域２に
分けられて１２８ワードずつ１つのブロックに記憶され
る。
【００２０】一方、メモリ１０に書き込まれたデータを
読み出す際には、各帯域からデータ順に読み出す必要が
ある。そこで、読み出しアドレスカウンタ１４は、その
内部のビットを３ビットずらしておく。すなわち、ａ
６，ａ５，ａ４，ａ３，ａ２ａ，ａ１，ａ０，ａ９，ａ
８，ａ７の順番とし、ビットａ７をＬＳＢとしてカウン
トアップする。これによって、読み出しは、アドレスが
１２８ずつ進み、Ｌチャンネルの低域、中域、高域１、
高域２、Ｒチャンネルの低域、中域、高域１、高域２の
順番で１ワードずつ読み出される。
読み出す際には、各帯域からデータ順に読み出す必要が
ある。そこで、読み出しアドレスカウンタ１４は、その
内部のビットを３ビットずらしておく。すなわち、ａ
６，ａ５，ａ４，ａ３，ａ２ａ，ａ１，ａ０，ａ９，ａ
８，ａ７の順番とし、ビットａ７をＬＳＢとしてカウン
トアップする。これによって、読み出しは、アドレスが
１２８ずつ進み、Ｌチャンネルの低域、中域、高域１、
高域２、Ｒチャンネルの低域、中域、高域１、高域２の
順番で１ワードずつ読み出される。
【００２１】ここで、メモリ１０においては、各データ
が一旦書き込まれた後、所定の期間を経過してそのデー
タが読み出され、さらに、そのデータの読み出しが完了
した後に新たなデータが書き込まれる。従って、各デー
タの書き込み及び読み出しの各タイミングには、一定の
ずれが与えられる。本実施形態においては、１／２ＳＧ
分のデータの書き込みが完了した時点で、そのデータの
読み出しを開始することにより、上述のようにして書き
込まれたデータが所定の順序で読み出されるようにな
る。
が一旦書き込まれた後、所定の期間を経過してそのデー
タが読み出され、さらに、そのデータの読み出しが完了
した後に新たなデータが書き込まれる。従って、各デー
タの書き込み及び読み出しの各タイミングには、一定の
ずれが与えられる。本実施形態においては、１／２ＳＧ
分のデータの書き込みが完了した時点で、そのデータの
読み出しを開始することにより、上述のようにして書き
込まれたデータが所定の順序で読み出されるようにな
る。
【００２２】そして、このような書き込み読み出しを１
ＳＧの期間行った場合には、書き込みアドレスカウンタ
１２において、また３ビットだけビット位置をずらす。
すなわち、書き込みアドレスカウンタ１２における書き
込みアドレスは、上述の読み出しアドレスと同じ、ａ
６，ａ５，ａ４，ａ３，ａ２ａ，ａ１，ａ０，ａ９，ａ
８，ａ７になる。これによって、データは、元々の各領
域の１／２の領域に書き込まれる。この領域は、上述の
ようにして、すでに読み出された領域である。従って、
この書き込みによって、読み出されていないデータが書
き換えられてしまうことはない。
ＳＧの期間行った場合には、書き込みアドレスカウンタ
１２において、また３ビットだけビット位置をずらす。
すなわち、書き込みアドレスカウンタ１２における書き
込みアドレスは、上述の読み出しアドレスと同じ、ａ
６，ａ５，ａ４，ａ３，ａ２ａ，ａ１，ａ０，ａ９，ａ
８，ａ７になる。これによって、データは、元々の各領
域の１／２の領域に書き込まれる。この領域は、上述の
ようにして、すでに読み出された領域である。従って、
この書き込みによって、読み出されていないデータが書
き換えられてしまうことはない。
【００２３】一方、読み出しアドレスは、その後１／２
ＳＧ経過後に３ビットだけビット位置がずらされる。従
って、ａ３，ａ２ａ，ａ１，ａ０，ａ９，ａ８，ａ７，
ａ６，ａ５，ａ４となる。従って、読み出しは、上述の
ようにして、書き込まれた領域のそれぞれの先頭から順
次読み出す。
ＳＧ経過後に３ビットだけビット位置がずらされる。従
って、ａ３，ａ２ａ，ａ１，ａ０，ａ９，ａ８，ａ７，
ａ６，ａ５，ａ４となる。従って、読み出しは、上述の
ようにして、書き込まれた領域のそれぞれの先頭から順
次読み出す。
【００２４】このようなことを繰り返すことによって、
書き込みは、常に読み出された領域について行われ、ま
た読み出しは書き込みが終わった領域について行われ
る。従って、メモリ１０において、１ＳＧ分の容量を持
つだけで、データの読み書きに対処できる。
書き込みは、常に読み出された領域について行われ、ま
た読み出しは書き込みが終わった領域について行われ
る。従って、メモリ１０において、１ＳＧ分の容量を持
つだけで、データの読み書きに対処できる。
【００２５】ここで、このような動作について、図３に
基づいて説明する。この図３の例では、簡単のため、Ｌ
チャンネルとＲチャンネルの２種類のデータがあり、Ｌ
チャンネル、Ｒチャンネルのデータがこの順で書き込ま
れ、Ｌ，Ｒを１ワードずつ順に読み出す場合を示してい
る。また、アドレスは、０〜７とし、書き込みアドレス
カウンタ１２及び読み出しアドレスカウンタ１４は、ａ
２，ａ１，ａ０の３ビットとする。
基づいて説明する。この図３の例では、簡単のため、Ｌ
チャンネルとＲチャンネルの２種類のデータがあり、Ｌ
チャンネル、Ｒチャンネルのデータがこの順で書き込ま
れ、Ｌ，Ｒを１ワードずつ順に読み出す場合を示してい
る。また、アドレスは、０〜７とし、書き込みアドレス
カウンタ１２及び読み出しアドレスカウンタ１４は、ａ
２，ａ１，ａ０の３ビットとする。
【００２６】まず、書き込みアドレスカウンタ１２をａ
２，ａ１，ａ０の順で使用して、１／２ＳＧ分のデータ
が書き終わった段階では、図３（ａ）に示すようにメモ
リ１０の上半分にＬチャンネルのデータが書き込まれ
る。続いて、Ｒチャンネルの１番目のデータを書き込む
とき（０．５ＳＧ）に、読み出しアドレスカウンタ１４
に基づく読み出しを開始する。
２，ａ１，ａ０の順で使用して、１／２ＳＧ分のデータ
が書き終わった段階では、図３（ａ）に示すようにメモ
リ１０の上半分にＬチャンネルのデータが書き込まれ
る。続いて、Ｒチャンネルの１番目のデータを書き込む
とき（０．５ＳＧ）に、読み出しアドレスカウンタ１４
に基づく読み出しを開始する。
【００２７】このとき、読み出しアドレスカウンタ１４
は、ａ１，ａ０，ａ２の順でカウントを行う。これによ
って、読み出しは、００００，１０００，０００１，１
００１，・・・というように、ＬチャンネルとＲチャン
ネルとで１ワードずつ交互に読み出されることになる。
は、ａ１，ａ０，ａ２の順でカウントを行う。これによ
って、読み出しは、００００，１０００，０００１，１
００１，・・・というように、ＬチャンネルとＲチャン
ネルとで１ワードずつ交互に読み出されることになる。
【００２８】そして、１ＳＧ分のデータが書き終わった
時点では、図３（ｂ）のようにメモり１０に１ＳＧ分の
データが書き込まれている。この時点で、図３（ｃ）に
示すように、読み出しは、Ｌチャンネル、Ｒチャンネル
共にその１／２の領域の読み出しが終了している。
時点では、図３（ｂ）のようにメモり１０に１ＳＧ分の
データが書き込まれている。この時点で、図３（ｃ）に
示すように、読み出しは、Ｌチャンネル、Ｒチャンネル
共にその１／２の領域の読み出しが終了している。
【００２９】この時点で、書き込みアドレスカウンタ１
２のＬＳＢを１ビットずらし、ａ１，ａ０，ａ２にす
る。これは、上述の読み出しアドレスと同一である。そ
こで、これから１／２ＳＧの期間は、読み出しが終了し
た領域についてＬチャンネルのデータが順に書き込みが
行われる。すなわち、図３（ｄ）にＬと書かれている領
域にデータの書き込みが開始される。
２のＬＳＢを１ビットずらし、ａ１，ａ０，ａ２にす
る。これは、上述の読み出しアドレスと同一である。そ
こで、これから１／２ＳＧの期間は、読み出しが終了し
た領域についてＬチャンネルのデータが順に書き込みが
行われる。すなわち、図３（ｄ）にＬと書かれている領
域にデータの書き込みが開始される。
【００３０】この状況で、１／２ＳＧの期間経過する
（１．５ＳＧ）と、図３（ｄ）にＬと書かれている領域
についての書き込みが終了する。一方、図３（ｅ）に示
されているように、最初に書かれたＬチャンネル及びＲ
チャンネルについてデータの読み出しが終了する。
（１．５ＳＧ）と、図３（ｄ）にＬと書かれている領域
についての書き込みが終了する。一方、図３（ｅ）に示
されているように、最初に書かれたＬチャンネル及びＲ
チャンネルについてデータの読み出しが終了する。
【００３１】このため、読み出しアドレスカウンタ１４
のＬＳＢの位置をシフトする。これによって、読み出し
アドレスカウンタ１４におけるビット順は、ａ０，ａ
２，ａ１となる。従って、図３（ｇ）にＬ，Ｒと記載さ
れている領域についての読み出しが開始される。
のＬＳＢの位置をシフトする。これによって、読み出し
アドレスカウンタ１４におけるビット順は、ａ０，ａ
２，ａ１となる。従って、図３（ｇ）にＬ，Ｒと記載さ
れている領域についての読み出しが開始される。
【００３２】２ＳＧの期間が経過すると、図３（ｆ）に
Ｌ，Ｒが記載されたすべての領域の書き込みが終了す
る。一方、図３（ｇ）にＬ，Ｒが記載された半分の領域
の読み出しが終了している。そこで、書き込みアドレス
カウンタ１２のＬＳＢの位置をシフトし、ａ０，ａ２，
ａ１の順にする。これによって、図３（ｈ）のＬが記載
された領域にデータの書き込みが開始される。
Ｌ，Ｒが記載されたすべての領域の書き込みが終了す
る。一方、図３（ｇ）にＬ，Ｒが記載された半分の領域
の読み出しが終了している。そこで、書き込みアドレス
カウンタ１２のＬＳＢの位置をシフトし、ａ０，ａ２，
ａ１の順にする。これによって、図３（ｈ）のＬが記載
された領域にデータの書き込みが開始される。
【００３３】また、２．５ＳＧが経過した時点では、図
３（ｈ）にＬが記載された領域についての書き込みャン
ネルのデータの書き込みが終了し、Ｒチャンネルの書き
込みが開始される。一方、図３（ｉ）に示されているよ
うに、読み出しが終了する。そこで、読み出しアドレス
カウンタ１４のＬＳＢをシフトし、ビット順をａ２，ａ
１，ａ０とする。これによって、図３（ｉ）に示すよう
に、Ｌ，Ｒと記載されている領域が順に読み出される。
３（ｈ）にＬが記載された領域についての書き込みャン
ネルのデータの書き込みが終了し、Ｒチャンネルの書き
込みが開始される。一方、図３（ｉ）に示されているよ
うに、読み出しが終了する。そこで、読み出しアドレス
カウンタ１４のＬＳＢをシフトし、ビット順をａ２，ａ
１，ａ０とする。これによって、図３（ｉ）に示すよう
に、Ｌ，Ｒと記載されている領域が順に読み出される。
【００３４】そして、３ＳＧになった場合には、図３
（ｊ）に示すように、書き込みが完了する。この段階で
図３（ｋ）に示すように上半分のデータの読み出しが終
了している。そして、書き込みアドレスカウンタ１２の
ビット順がａ２，ａ１，ａ０に変更され、図３（ａ）に
示すような順序で、書き込みが開始される。
（ｊ）に示すように、書き込みが完了する。この段階で
図３（ｋ）に示すように上半分のデータの読み出しが終
了している。そして、書き込みアドレスカウンタ１２の
ビット順がａ２，ａ１，ａ０に変更され、図３（ａ）に
示すような順序で、書き込みが開始される。
【００３５】このようにして、順序を変更したデータの
書き込み及び読み出しが行われる。従って、メモリ１０
の容量を１ＳＧの期間に入力されてくるデータ量に対応
したものでよい。
書き込み及び読み出しが行われる。従って、メモリ１０
の容量を１ＳＧの期間に入力されてくるデータ量に対応
したものでよい。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
メモリ容量を小さくして、データの読み書きが行える。
メモリ容量を小さくして、データの読み書きが行える。
【図１】 実施形態の構成を示すブロック図である。
【図２】 メモリへの書き込みを示す図である。
【図３】 メモリへの書き込み手順を示す図である。
１０ メモリ、１２ 書き込みアドレスカウンタ、１４
読み出しアドレスカウンタ。
読み出しアドレスカウンタ。
Claims (2)
- 【請求項１】 一定量のデータを記憶するメモリへのア
クセスアドレスを発生するアドレス発生回路であって、 所定のクロックをカウントし、出力をアクセスアドレス
とする所定ビット数のカウンタを有し、 このカウンタのカウント出力の最下位ビットの位置を一
定時間毎に所定ビット数だけシフトした状態でカウント
して、その出力をアドレスとすることを特徴とするアド
レス発生回路。 - 【請求項２】 一定量のデータを記憶するメモリへの書
き込みアドレス及び読み出しアドレスを発生するアドレ
ス発生回路であって、 第１のクロックをカウントし、出力を書き込みアドレス
とする所定ビット数の書き込みアドレスカウンタと、 第２のクロックをカウントし、出力を読み出しアドレス
とする所定ビット数の読み出しアドレスカウンタと、 を有し、 上記両カウンタのカウント出力の最下位ビットの位置を
それぞれ一定時間毎に同一ビット数だけシフトすると共
に、シフト前の読み出しアドレスカウンタのカウント出
力の最下位ビットの位置が、シフト後の書き込みアドレ
スカウンタのシフト位置に対応するようにし、この状態
で両カウンタにおいてカウントして、その出力を書き込
みアドレス及び読み出しアドレスとすることを特徴とす
るアドレス発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02005698A JP3639424B2 (ja) | 1998-01-30 | 1998-01-30 | アドレス発生回路 |
| US09/237,804 US6434686B1 (en) | 1998-01-30 | 1999-01-27 | Address generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02005698A JP3639424B2 (ja) | 1998-01-30 | 1998-01-30 | アドレス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219316A true JPH11219316A (ja) | 1999-08-10 |
| JP3639424B2 JP3639424B2 (ja) | 2005-04-20 |
Family
ID=12016430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02005698A Expired - Fee Related JP3639424B2 (ja) | 1998-01-30 | 1998-01-30 | アドレス発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6434686B1 (ja) |
| JP (1) | JP3639424B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10747725B2 (en) | 2015-07-14 | 2020-08-18 | Fujitsu Limited | Compressing method, compressing apparatus, and computer-readable recording medium |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938142B2 (en) * | 2002-08-28 | 2005-08-30 | Micron Technology, Inc. | Multi-bank memory accesses using posted writes |
| KR100998929B1 (ko) * | 2009-01-23 | 2010-12-09 | 한국과학기술원 | 캐쉬 컨트롤러 장치, 캐쉬 컨트롤러 장치를 이용한 인터페이스 방법 및 프로그래밍 방법 |
| CN111915477B (zh) * | 2020-08-08 | 2022-09-06 | 湖南非雀医疗科技有限公司 | 一种彩色超声多普勒转置存储的地址轮换方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2693809B2 (ja) * | 1989-03-17 | 1997-12-24 | シャープ株式会社 | 画像記録再生装置 |
| KR960004582B1 (ko) * | 1991-01-31 | 1996-04-09 | 삼성전자주식회사 | 광학 정보 고속 탐색 장치 |
| EP0620690B1 (en) * | 1993-04-15 | 1999-01-27 | Matsushita Electric Industrial Co., Ltd. | Video signal encrypting apparatus |
| US5842169A (en) * | 1995-02-28 | 1998-11-24 | Sanyo Electric Co., Ltd. | Read/write control method and circuit for a sound recording/reproducing device |
-
1998
- 1998-01-30 JP JP02005698A patent/JP3639424B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-27 US US09/237,804 patent/US6434686B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10747725B2 (en) | 2015-07-14 | 2020-08-18 | Fujitsu Limited | Compressing method, compressing apparatus, and computer-readable recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3639424B2 (ja) | 2005-04-20 |
| US6434686B1 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7130952B2 (en) | Data transmit method and data transmit apparatus | |
| US5841387A (en) | Method and system for encoding a digital signal | |
| JP2011010311A (ja) | チャンク配分によりデインターリーブ器のメモリ要求を減少させる方法、装置および媒体 | |
| JPH11219316A (ja) | アドレス発生回路 | |
| KR0171851B1 (ko) | 반도체 메모리 카드를 이용한 다중음향 재생장치 및 방법 | |
| US5936859A (en) | Method and apparatus for performing decimation and interpolation of PCM data | |
| US6038692A (en) | Error correcting memory system | |
| JP2000514588A (ja) | 高速のデコード操作を有するメモリ | |
| EP0632458B1 (en) | Parallel data outputting storage circuit | |
| EP0661648A2 (en) | Digital signal processing circuit | |
| JPH10271082A (ja) | 音声データ復号装置 | |
| JPH1055197A (ja) | 音声信号処理回路 | |
| JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
| US6260122B1 (en) | Memory device | |
| KR0139128B1 (ko) | 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 | |
| JPS59193513A (ja) | インタ−リ−ブ回路 | |
| JP3092331B2 (ja) | 信号処理装置 | |
| JPH10210500A (ja) | メモリ装置 | |
| JPH06302101A (ja) | 音響信号処理装置 | |
| JP3081492B2 (ja) | メモリのリード／ライト制御回路 | |
| JPH0769720B2 (ja) | 音声録音再生装置 | |
| EP0449213A2 (en) | Interleave address generating circuit of digital audio tape recorder | |
| JPH0522569A (ja) | 鏡像形成回路 | |
| JP2002297444A (ja) | データ記録方法およびデータ読み出し方法 | |
| JPH088865A (ja) | 音声データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |