JPH088865A - 音声データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、音声データ処理装置において、音声
処理に必要なメモリを削減して全体の構成を簡易にし得
るようにする。 【構成】音声データＳ８をピツチコレクシヨン処理手段
６Ａの処理方法に従つて記憶手段１２に２重に記憶する
と共に、同一の音声データＳ８をレートコンバート処理
手段７Ａの処理方法に従つて記憶手段１２にバス幅を広
げるように記憶するようにした。これにより互いに異な
る２つの処理方法に同一系統の記憶手段１２で同時に対
応できる。従つて記憶手段の使用数が従来に比して実際
上半分で済み、全体の構成を簡易にし得る。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題 課題を解決するための手段（図２及び図３） 作用（図２及び図３） 実施例（図１〜図７） 発明の効果

【０００２】

【産業上の利用分野】本発明は音声データ処理装置に関
し、例えばビデオテープに記録した放送プログラムの画
像情報及び音声情報を全体の放送時間に合わせて可変速
再生して送出する放送用プログラムプレー装置に適用し
得る。

【０００３】

【従来の技術】従来、この種の放送用プログラムプレー
装置は、例えば、１時間00分00秒のテレビジヨンプログ
ラムいわゆる完全パツケージから読み出した画像及び音
声情報の一連のブロツクの再生速度を可変することによ
つて、完全パツケージの再生時間を放送時間に合わせて
57分00秒に短縮したり、１時間３分00秒に延長する。

【０００４】すなわち図８に示すように、放送用プログ
ラムプレー装置１は、回転数を可変した回転ドラム２上
の再生ヘツドでビデオテープ３に記録された画像及び音
声データＳ１を読み出す。

【０００５】画像及び音声データＳ１は、ＥＣＣ（符号
訂正回路）４に入力される。ＥＣＣ４は、画像及び音声
データＳ１よりパラレルの画像データＳ２を得て、これ
をフレームシンクロナイザ５に出力する。フレームシン
クロナイザ５は画像のコマを落としたり追加して、画像
データＳ２の再生周波数と外部の周波数とを合わせ込だ
画像データＳ３を出力する。またＥＣＣ４は、画像及び
音声データＳ１よりシリアルの音声データＳ４を得て、
これをピツチコレクシヨンブロツク６及びレートコンバ
ートブロツク７に出力する。

【０００６】ピツチコレクシヨンブロツク６は音声デー
タＳ４をメモリ８に書き込み及び読み出して処理したパ
ラレルの音声データＳ５を出力切換回路９に出力する。
レートコンバートブロツク７は音声データＳ４をメモリ
１０に書き込み及び読み出して処理したパラレルの音声
データＳ６を出力切替回路９に出力する。出力切換回路
９は、音声データＳ５又はＳ６を切り換えてシリアルの
音声データＳ７として出力する。

【０００７】因みに、音声はチヤンネル１及び２のペア
とチヤンネル３及び４のペアとでステレオ記録されてい
る。このため音声データＳ４はチヤンネル１〜チヤンネ
ル４のデータでなる。チヤンネル１〜チヤンネル４のデ
ータは、それぞれ20ビツト幅の音声データと４ビツト幅
のミユートフラグやパリテイ等のデータとでなる。

【０００８】

【発明が解決しようとする課題】ところが、上述のピツ
チコレクシヨンブロツク６及びレートコンバートブロツ
ク７は音声データＳ４を互いに異なる処理方法で処理し
ている。またそれぞれの音声データＳ４の処理方法には
共通性がない。このため音声処理に必要なメモリ８及び
１０は独立した２系統のものが必要であつた。

【０００９】従つてそれぞれのメモリ８及び１０にアド
レスラインが必要となり、ピン数が増加する等によつて
放送用プログラムプレー装置１の構成が大型化、複雑化
するという問題があつた。

【００１０】本発明は以上の点を考慮してなされたもの
で、音声処理に必要なメモリを削減して全体の構成を簡
易にし得る音声データ処理装置を提案しようとするもの
である。

【００１１】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、音声記憶媒体３を再生して得た音
声データＳ８を記憶する記憶手段１２と、記憶手段１２
より音声データＳ８を与えられ、音声記憶媒体３を基準
速度と異なる速度で再生したとき、当該音声データＳ８
の所定サンプル区間３０の所定音声データを単位として
ジヤンプした又はリピートした音声データＳ５を基準速
度に対応する所定のサンプリング周波数で送出するピツ
チコレクシヨン処理手段６Ａと、記憶手段１２より音声
データＳ８を与えられ、音声記憶媒体３を基準速度と異
なる速度で再生したとき、当該音声データＳ８から所定
のサンプリング周波数を有する音声データＳ６に変換し
て出力するレートコンバート処理手段７Ａとを設ける。

【００１２】

【作用】音声データＳ８をピツチコレクシヨン処理手段
６Ａの処理方法に従つて記憶手段１２に２重に記憶する
と共に、同一の音声データＳ８をレートコンバート処理
手段７Ａの処理方法に従つて記憶手段１２にバス幅を広
げるように記憶するようにしたことにより、互いに異な
る２つの処理方法に同一系統の記憶手段１２で同時に対
応できる。従つて記憶手段の使用数が従来に比して実際
上半分で済み、全体の構成を簡易にし得る。

【００１３】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１４】図８との対応部分に同一符号を付して示す
図１において、１１は全体としてデイジタルビデオテー
プより再生した画像データＳ２及び音声データＳ４の再
生時間を放送時間に合わせて短縮したり延長する放送用
プログラムプレー装置を示す。

【００１５】放送用プログラムプレー装置１１は、従来
の放送用プログラムプレー装置１の構成のうちメモリ８
及び１０に代えて、メモリ１２を配している。ピツチコ
レクシヨンブロツク６及びレートコンバートブロツク７
は音声データＳ４をパラレルデータに変換したものをメ
モリ１２内のそれぞれ所定のバンクに所定の形式で書き
込み及び読み出して処理する。

【００１６】図２に示すように、シリアルの音声データ
Ｓ４は、シリアルパラレル回路１３に入力される。シリ
アルパラレル回路１３は、音声データＳ４をパラレル変
換してパラレルの音声データＳ８を発生する。このとき
シリアルパラレル回路１３は、ピツチコレクシヨンブロ
ツク６内のピツチコレクシヨン回路６Ａで使用するもの
が所定の配列状態となるよう並べ換える。

【００１７】すなわち図３に示すように、シリアルパラ
レル回路１３は、音声データＳ４の24ビツトのデータ列
のうちチヤンネル１及び２のそれぞれ１サンプルのペア
のデータ列１４及び１５をそれぞれＭＳＢ側から８ビツ
トづつに３分割する。続いて、シリアルパラレル回路１
３は、それぞれＭＳＢ側、中央部、ＬＳＢ側の８ビツト
同士をつなぎ合わせて16ビツト幅のデータ列１６〜１８
に変換する。

【００１８】同様にして、シリアルパラレル回路１３
は、チヤンネル３及び４のそれぞれ１サンプルのデータ
列のそれぞれＭＳＢ側、中央部、ＬＳＢ側の８ビツト同
士をつなぎ合わせて16ビツト幅に変換する。シリアルパ
ラレル回路１３は、レートコンバートブロツク７内のレ
ートコンバート回路７Ａで使用する音声データＳ４をそ
のままパラレル変換する。

【００１９】メモリ１２は１系統の64〔Ｋ〕×16〔bit
〕のＳＲＡＭ（以下メモリという）１２Ａ及び１２Ｂ
で構成されている。図４に示すように、メモリ１２Ａ及
び１２Ｂは、第１〜第１０バンク１９Ａ〜２８Ａ及び１
９Ｂ〜２８Ｂにそれぞれバンク分けされている。メモリ
１２Ａの第１〜第６バンク１９Ａ〜２４Ａは、それぞれ
アドレスＡ１５〜Ａ１３として「０００」、「００
１」、「０１０」、「０１１」、「１００」及び「１０
１」を与えられている。メモリ１２Ｂの第１〜第６バン
ク１９Ｂ〜２４Ｂは、メモリ１２Ａの第１〜第６バンク
１９Ａ〜２４Ａと同一のアドレスが与えられている。

【００２０】メモリ１２Ａの第７〜第１０バンク２５Ａ
〜２８Ａは、それぞれアドレスＡ１５〜Ａ１２として
「１１００」、「１１０１」、「１１１０」及び「１１
１１」を与えられている。メモリ１２Ｂの第７〜第１０
バンク２５Ｂ〜２８Ｂは、メモリ１２Ａの第７〜第１０
バンク２５Ａ〜２８Ａと同一のアドレスが与えられてい
る。

【００２１】メモリ１２Ａの第１〜第３バンク１９Ａ〜
２１Ａには、ピツチコレクシヨン回路６Ａ用音声データ
Ｓ８のうちチヤンネル１及び２のペア（以下Ｘ系とい
う）の音声データＳ８のＭＳＢ側、中央部及びＬＳＢ側
の16ビツト［23:16 ］、［15:8］及び［7:0 ］がそれぞ
れ書き込まれる。メモリ１２Ｂの第１〜第３バンク１９
Ｂ〜２１Ｂには、メモリ１２Ａと同一のＸ系の16ビツト
［23:16 ］、［15:8］及び［7:0 ］がそれぞれ書き込ま
れる。

【００２２】メモリ１２Ａの第４〜第６バンク２２Ａ〜
２４Ａには、チヤンネル３及び４のペア（以下Ｙ系とい
う）の音声データＳ８のＭＳＢ側、中央部及びＬＳＢ側
のそれぞれの16ビツト［23:16 ］、［15:8］及び［7:0
］がそれぞれ書き込まれる。メモリ１２Ｂの第４〜第
６バンク２２Ｂ〜２４Ｂには、メモリ１２Ａと同一のＹ
系の16ビツト［23:16 ］、［15:8］及び［7:0 ］がそれ
ぞれ書き込まれる。アドレスＡ１２〜Ａ０は、サンプル
データに応じてフリーランでカウントアツプされる。上
述したように、同じサンプルのデータは、ビツトに応じ
たバンクに割り振られる。

【００２３】レートコンバート回路７Ａ用音声データＳ
８は、メモリ１２Ａ及び１２Ｂのバス幅を拡張するよう
にして書き込まれる。

【００２４】すなわちメモリ１２Ａの第７〜第１０バン
ク２５Ａ〜２８Ａには、レートコンバート回路７Ａ用音
声データＳ８のうちそれぞれチヤンネル２、４、３及び
１のＭＳＢ側の16ビツト［23:8］が書き込まれる。メモ
リ１２Ｂの第７〜第１０バンク２５Ｂ〜２８Ｂには、レ
ートコンバート回路７Ａ用音声データＳ８のうちそれぞ
れチヤンネル２、４、３及び１のＬＳＢ側の８ビツト
［7:0 ］が書き込まれる。アドレスＡ１１〜Ａ０は、サ
ンプルデータに応じてフリーランでカウントアツプさ
れ、同じサンプルのデータはビツトに応じたバンクに割
り振られる。

【００２５】図２に示すように、ピツチコレクシヨン回
路６Ａは、可変速再生した音声データＳ４の再生速度が
増加していると、レートが高い音声データＳ８をメモリ
１２Ａ及び１２Ｂより読み出す。これをそのまま音声に
変換すると、図５（Ａ）に示すように、音声信号のそれ
ぞれ特有の基本波（以下ピツチという）２９Ａ〜２９Ｅ
は、標準速度で再生したときに比して単位時間当たりで
増加していることになる。

【００２６】このときピツチコレクシヨン回路６Ａは、
ピツチを単位として音声データＳ８を削除する。すなわ
ちピツチコレクシヨン回路６Ａは、一旦メモリ１２に書
き込まれた音声データＳ８を標準速度（ここでは48〔Ｋ
Hz〕）で再び読み出すときに、ピツチ単位の音声データ
Ｓ８（ここではピツチ２９Ｅに対応する音声データ）を
ジヤンプする。

【００２７】これにより図５（Ｂ）に示すように、音声
信号の周波数のピツチ２９Ａ〜２９Ｄが集まつたときの
大きいうねり（ここではそれぞれの最大の山相互の間
隔）は、音声データＳ４の再生速度を増加させる前と同
一となる。これは音声の全体の周波数が変化しないこと
を意味する。一方、音声データＳ４の再生速度が減少し
ていると、ピツチコレクシヨン回路６Ａは、標準速度で
再び読み出すときに、ピツチを単位として音声データＳ
８をリピートする。これにより音声の全体の周波数は音
声データＳ４の再生速度を減少させる前と同一となる。

【００２８】ピツチを検出する際、ピツチコレクシヨン
回路６Ａは、音声データＳ８に対して所定数（ここでは
1024）のサンプル毎に区切つたサーチ区間を設ける。ま
たピツチコレクシヨン回路６Ａは、メモリ１２に書き込
まれた音声データＳ８をサーチ区間の中で２つのサンプ
ルブロツクづつ同時に読み出し、乗算、加算を繰り返
す。

【００２９】すなわち図６（Ａ）に示すように、ピツチ
コレクシヨン回路６Ａは、あるサーチ区間３０のスター
トポイントから 512サンプルをベースデータ列３０Ａと
して読み出す。同時に、ピツチコレクシヨン回路６Ａ
は、 512サンプルの同じデータ列をベースデータ列３０
Ａに対する計算対象のデータ列（以下ラグという）３０
Ｂとして読み出し、ベースデータ列３０Ａとラグ３０Ｂ
との乗算、加算を実行する。

【００３０】続いて、ピツチコレクシヨン回路６Ａは、
サーチ区間３０からサンプル数を所定数（ここでは４）
ずらして 512サンプルのラグ３０Ｃを読み出し、ベース
データ列３０Ａとラグ３０Ｃとを計算する。同様にし
て、ピツチコレクシヨン回路６Ａは、ベースデータ列３
０Ａとサンプル数を順次ずらしたラグ３０Ｄ、３０Ｅ…
…とを計算することによつて、ピツチを検出するための
それぞれの要素データを得る。やがて 114番目のラグま
で計算が終了したとき、ピツチコレクシヨン回路６Ａ
は、そのサーチ区間３０のピツチ幅を確定する。

【００３１】図２に示すように、レートコンバート回路
７Ａは、可変速再生された音声データＳ４の再生速度に
応じてレートが変化した（ここでは高い）音声データＳ
８をメモリ１２Ａ及び１２Ｂより与えられ、これのサン
プルレートを音声データＳ６の出力周波数である48〔Ｋ
Hz〕に変換して出力する。

【００３２】すなわち図７（Ａ）に示すように、メモリ
１２Ａ及び１２Ｂより与えられた音声データＳ８は再生
速度が変化（ここでは増加）している。このためこの時
点の音声データＳ８（サンプル３４Ａ〜３４Ｆ）のサン
プリングレートは、出力周波数である48〔ＫHz〕から可
変された速度に応じた周波数に変化（ここでは増加）し
ている。このままではこの時点の音声データＳ８を音声
データＳ６として出力できない。

【００３３】レートコンバート回路７Ａは、メモリ１２
Ａ及び１２Ｂに書き込まれている音声データＳ８をオー
バーサンプリングし、そのデータからサンプル間を補間
することによつて図７（Ｂ）に示すような48〔ＫHz〕の
音声データＳ６（サンプル３５Ａ〜３５Ｅ）を発生す
る。音声データＳ６の１サンプルを補間する計算のと
き、レートコンバート回路７Ａは、補間する１サンプル
に対応する前後のいくつかの音声データＳ８のサンプル
をメモリ１２Ａ及び１２Ｂからフルビツトで読み出す。

【００３４】因みに、この補間の計算は１サンプル周期
（以下ＦＳという）の間に音声データＳ４のチヤンネル
数だけ実行される。このためＦＳの間はチヤンネル数だ
けバンク分けされる。従つて補間の計算回数はＦＳのチ
ヤンネルバンク数に応じて制限される。可変速再生され
た音声をレートコンバート処理すると、周波数が変化し
たデータをそのまま出力することになる。このため48
〔ＫHz〕に変換後の音声の周波数特性は再生速度に応じ
て変化した（ここでは高くなつた）ままとなる。

【００３５】図２に示すように、データ書き込みのとき
は、ライトアドレスジエネレータ３１でピツチコレクシ
ヨン回路６Ａ及びレートコンバート回路７Ａに共通にパ
ラレルのライトアドレスデータＳ９を発生する。アドレ
スセレクタ３２は、ライトアドレスデータＳ９に応じた
パラレルのアドレスデータＳ１０をメモリ１２Ａ及び１
２Ｂに与える。

【００３６】またＦＳの中には特定の書き込み可能な区
間が設けられており、その区間の前半６クロツク及び後
半４クロツクでそれぞれピツチコレクシヨン回路６Ａ用
及びレートコンバート回路７Ａ用データが書き込まれ
る。可変速再生された音声データＳ４は、その区間がイ
ネーブルとなるまでシリアルパラレル変換及び並換えさ
れ、書き込み待ちの状態まで処理される。

【００３７】データ読み出しのときは、その時のモード
に合わせてパラレルのリードアドレスデータＳ１１及び
Ｓ１２をピツチコレクシヨン回路６Ａとレートコンバー
ト回路７Ａとでそれぞれ発生する。アドレスセレクタ３
２はその時のモードに合わせてリードアドレスデータＳ
１１又はＳ１２を選択し、リードアドレスデータＳ１１
又はＳ１２に応じたアドレスデータＳ１０をメモリ１２
Ａ及び１２Ｂに与える。出力切換回路９は音声データＳ
７をクロスフエード及びパラレルシリアル回路３３に送
出し、リニアな（切り替わり目での音声の途切れがな
い）状態で切替えたシリアルの音声データＳ１３を出力
させる。

【００３８】以上の構成において、ピツチコレクシヨン
回路６Ａは、ピツチを検出するとき、アドレスＡ１５〜
Ａ１３をそれぞれ「０００」及び「０１１」として、メ
モリ１２Ａ及び１２Ｂの第１及び第４バンク１９Ａ及び
１９Ｂと、２２Ａ及び２２Ｂとに同時にアクセスする。

【００３９】これによりピツチコレクシヨン回路６Ａ
は、第１及び第４バンク１９Ａ及び２２Ａよりそれぞれ
読み出したＸ系及びＹ系のＭＳＢ側の16ビツト［23:16
］をチヤンネル１〜４のそれぞれの８ビツトに分割す
る。ピツチコレクシヨン回路６Ａは、分割したそれぞれ
の８ビツトをチヤンネル１〜４のそれぞれのベースデー
タ列３０Ａの１ＦＳ毎のサンプルとすることによつて、
チヤンネル１〜４のそれぞれのベースデータ列３０Ａを
得る。

【００４０】またピツチコレクシヨン回路６Ａは、第１
及び第４バンク１９Ｂ及び２２Ｂよりそれぞれ読み出し
たＸ系及びＹ系のＭＳＢ側の16ビツト［23:16 ］をチヤ
ンネル１〜４のそれぞれの８ビツトに分割する。ピツチ
コレクシヨン回路６Ａは、分割したそれぞれの８ビツト
をチヤンネル１〜４のそれぞれのラグ３０Ｂの１ＦＳ毎
のサンプルとすることによつて、チヤンネル１〜４のそ
れぞれのラグ３０Ｂを得る。同様にしてピツチコレクシ
ヨン回路６Ａは、ラグ３０Ｃ、３０Ｄ、３０Ｅ……を順
次得る。

【００４１】ピツチコレクシヨン回路６Ａは、サーチ区
間３０のベースデータ列３０Ａと、ラグ３０Ｂ、３０
Ｃ、３０Ｄ、３０Ｅ……との計算をチヤンネル１〜４の
それぞれで同時に実行する。やがてピツチ幅を決定する
と、ピツチコレクシヨン回路６Ａは、第１〜第６バンク
１９Ａ〜２４Ａに書き込まれた音声データＳ８を標準速
度で読み出して、出力切換回路９に送出する。このとき
ピツチコレクシヨン回路６Ａは、決定したピツチ単位の
音声データＳ８を再生速度に応じてジヤンプ又はリピー
トする（ここではピツチ２９Ｅをジヤンプする）。

【００４２】一方、レートコンバート回路７Ａは、アド
レスＡ１５〜Ａ１２をそれぞれ「１１００」、「１１０
１」、「１１１０」及び「１１１１」として、メモリ１
２Ａ及び１２Ｂの第７〜第１０バンク２５Ａ〜２８Ａ
と、２５Ｂ〜２８Ｂとに同時にアクセスする。

【００４３】これによりレートコンバート回路７Ａは、
チヤンネル１〜４のそれぞれの20ビツト幅の音声データ
Ｓ８をそのまま20ビツト幅で読み出し、それぞれオーバ
ーサンプリングしたチヤンネル１〜４の音声データＳ６
を出力切換回路９に送出する。

【００４４】以上の構成によれば、音声データＳ８をピ
ツチコレクシヨン処理回路６Ａの処理方法に従つてメモ
リ１２に２重に記憶すると共に、同一の音声データＳ８
をレートコンバート処理回路７Ａの処理方法に従つてメ
モリ１２にバス幅を広げるように記憶するようにしたこ
とにより、互いに異なる２つの処理方法に同一系統のメ
モリ１２で同時に対応できる。従つてメモリの使用数が
従来に比して実際上半分で済み、全体の構成を簡易にす
ることができる。

【００４５】またピツチコレクシヨン回路６Ａ及びレー
トコンバート回路７Ａを集積回路構成とする場合に、メ
モリ１２Ａ及び１２Ｂを同一形式の共通の構成とするこ
とができる。これによりアドレスラインのピンを半分に
削減することができる。従つてこれによつても全体の構
成を簡易にすることができる。

【００４６】さらにピツチコレクシヨン処理回路６Ａで
処理する音声データＳ８が所定のビツト幅の複数のデー
タ列１６〜１８に分けてそれぞれ別個のバンク１９Ａ〜
２４Ａ及び１９Ｂ〜２４Ｂに記憶されると共に、ピツチ
を計算するときチヤンネル１〜４の計４つのＭＳＢ側の
８ビツトのデータ列のみが１クロツクアクセスで同時に
読み出される。これによりピツチコレクシヨン回路６Ａ
は、ピツチ検出に実際上必要かつ十分なデータのみで計
算することになり、チヤンネル１〜４の計算量を向上さ
せることができる。

【００４７】さらにピツチコレクシヨン処理モード及び
レートコンバート処理モードのデータがメモリへ共に書
き込まれているため、一時的に２モードで同時に読み出
すことができる。これにより動作中のピツチコレクシヨ
ン処理モードとレートコンバート処理モードとの切替え
においてクロスフエードを掛けてリニアに切替えること
ができる。

【００４８】なお上述の実施例においては、画像データ
Ｓ２及び音声データＳ４の再生時間を放送時間に合わせ
て短縮したり延長する放送用プログラムプレー装置１１
に本発明を適用した場合について述べたが、本発明はこ
れに限らず、音声データの再生時間のみを放送時間に合
わせて短縮したり延長するものにも適用できる。この場
合にも上述と同様の効果を得ることができる。

【００４９】また上述の実施例においては、チヤンネル
１〜チヤンネル４のデータでなる音声データＳ４を可変
速再生して処理する場合について述べたが、本発明はこ
れに限らず、任意のチヤンネル数でなる音声データを可
変速再生して処理する場合にも適用できる。

【００５０】さらに上述の実施例においては、ビデオ信
号及び音声信号をビデオテープレコーダより再生する場
合について述べたが、本発明はこれに限らず、磁気記録
媒体や光磁気記録媒体、半導体メモリ等任意の記録媒体
に記録された音声情報を再生して送出時間を調節する場
合にも広く適用し得る。

【００５１】

【発明の効果】上述のように本発明によれば、音声デー
タをピツチコレクシヨン処理手段の処理方法に従つて記
憶手段に２重に記憶すると共に、同一の音声データをレ
ートコンバート処理手段の処理方法に従つて記憶手段に
バス幅を広げるように記憶するようにしたことにより、
互いに異なる２つの処理方法に同一系統の記憶手段で同
時に対応できる。従つて記憶手段の使用数が従来に比し
て実際上半分で済み、全体の構成を簡易にし得る音声デ
ータ処理装置を実現できる。

【図面の簡単な説明】

【図１】本発明による音声データ処理装置の一実施例に
よる放送用プログラムプレー装置の構成を示す接続図で
ある。

【図２】メモリ周辺の構成を示す接続図である。

【図３】ピツチコレクシヨン用データの並び換え順序の
説明に供する略線図である。

【図４】メモリ内のデータの配置状態の説明に供するデ
ータ配置図である。

【図５】ピツチコレクシヨン処理の説明に供する波形図
である。

【図６】ピツチコレクシヨン処理のピツチ計算の際のデ
ータの読み出し方法を示す略線図である。

【図７】レートコンバート処理の説明に供する波形図で
ある。

【図８】従来の放送用プログラムプレー装置の説明に供
する接続図である。

【符号の説明】

１、１１……放送用プログラムプレー装置、２……回転
ドラム、３……ビデオテープ、４……ＥＣＣ、５……フ
レームシンクロナイザ、６……ピツチコレクシヨンブロ
ツク、６Ａ……ピツチコレクシヨン回路、７……レート
コンバートブロツク、７Ａ……レートコンバート回路、
８、１０、１２、１２Ａ、１２Ｂ……メモリ、９……出
力切換回路、１３……シリアルパラレル回路、１４、１
５……24ビツトのデータ、１６〜１８……16ビツト幅の
データ列、１９Ａ〜２８Ａ及び１９Ｂ〜２８Ｂ……第１
〜第１０バンク、２９Ａ〜２９Ｅ……ピツチ、３０……
サーチ区間、３１……ライトアドレスジエネレータ、３
２……アドレスセレクタ、３３……クロスフエード及び
パラレルシリアル回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】音声記憶媒体を再生して得た音声データを
   記憶する記憶手段と、 上記記憶手段より上記音声データを与えられ、上記音声
   記憶媒体を基準速度と異なる速度で再生したとき、当該
   音声データの所定サンプル区間の所定音声データを単位
   としてジヤンプした又はリピートした音声データを上記
   基準速度に対応する所定のサンプリング周波数で送出す
   るピツチコレクシヨン処理手段と、 上記記憶手段より上記音声データを与えられ、上記音声
   記憶媒体を基準速度と異なる速度で再生したとき、当該
   音声データから上記所定のサンプリング周波数を有する
   音声データに変換して出力するレートコンバート処理手
   段とを具えることを特徴とする音声データ処理装置。
2. 【請求項２】上記記憶手段は、複数のバンクにバンク分
   けされた第１の記憶部と、当該複数のバンクに与えたア
   ドレスとそれぞれ同一のアドレスを与えた複数のバンク
   にバンク分けされた第２の記憶部とでなり、 上記ピツチコレクシヨン処理手段に与える上記音声デー
   タは、所定ビツト幅の複数の音声データ列に分けて、上
   記第１の記憶部の複数のバンクにそれぞれ記憶され、か
   つ当該記憶した複数のバンクとそれぞれ同一アドレスの
   上記第２の記憶部の複数のバンクにそれぞれ記憶され、 上記レートコンバート処理手段に与える上記音声データ
   は、上記第１及び第２の記憶部の同一アドレスのバンク
   にバス幅を広げるように記憶されることを特徴とする請
   求項１に記載の音声データ処理装置。
3. 【請求項３】上記音声記憶媒体を再生して得た音声デー
   タは、複数チヤンネルの音声データでなり、 上記ピツチコレクシヨン処理手段に与える上記複数チヤ
   ンネルの音声データは、最上位又は最下位のビツト側よ
   り見たときの同一位置のビツト同士で組み合わせて上記
   所定ビツト幅の音声データ列に分けられ、 上記レートコンバート処理手段に与える上記複数チヤン
   ネルの音声データは、上記第１及び第２の記憶部の複数
   の同一アドレスのバンクにバス幅を広げるようにそれぞ
   れ書き込まれることを特徴とする請求項１又は請求項２
   に記載の音声データ処理装置。