JP2002527980A - 状態マシンをベースとするインタリーバを有する符号化システム - Google Patents

状態マシンをベースとするインタリーバを有する符号化システム

Info

Publication number
JP2002527980A
JP2002527980A JP2000576546A JP2000576546A JP2002527980A JP 2002527980 A JP2002527980 A JP 2002527980A JP 2000576546 A JP2000576546 A JP 2000576546A JP 2000576546 A JP2000576546 A JP 2000576546A JP 2002527980 A JP2002527980 A JP 2002527980A
Authority
JP
Japan
Prior art keywords
address
memory
data
state machine
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000576546A
Other languages
English (en)
Inventor
シンドゥーシャヤナ、ナガブフシャナ・ティー
スタイン、ジェレミー
ビジャヤン、ラジブ
リン、フーユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2002527980A publication Critical patent/JP2002527980A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 状態マシンをベースとするインタリーバを有する符号化システム 【解決手段】 本発明は、ターボに対して特別に応用した符号化と反復号化を実施するため新規で改善された技術に関する。本発明の一つの実施形態によると、インタリーブはＰＮ状態生成器を使用するメモリのアドレスを生成することによって実行される。データはシーケンス順にメモリ（２６）に書き込まれ、次いでＰＮ状態生成器によって特定されたアドレスを使用して読み出される。デインタリーブするために、インタリーブされたデータはＰＮ状態生成器によって特定されたアドレスを使用して、メモリ（１６）に書き込まれる。インタリーブするためには、インタリーブされたデータはＰＮ状態生成器によって特定されたアドレスを使用して、メモリ（２６）に書き込まれ、次いでシーケンス順に読み出される。優れた符号化性能を提供するＰＮ状態生成器のセットが提供される。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） １．発明の分野 本発明は、符号化に関する。より具体的には、本発明は、反復符号化と復号化
を実施するため新規で改善された技術に関する。
【０００２】 ２．従来の技術 「ターボ符号化」は、フォワード誤り訂正（ＦＥＣ）の分野で重要な進歩を示
している。種々のターボ符号化があるが、ターボ符号化の大部分は、対話式復号
化と組み合わせた工程をインタリーブすることによって分離された畳み込み符号
化工程を使用している。この組み合せは、通信システムでのノイズの許容限度に
関して以前には不可能だった性能を提供する。即ち、ターボ符号化で、現行のフ
ォワード誤り訂正を使用して以前には容認できなかったＥｂ／Ｎｏでの通信を実
施することができる。
【０００３】 多くのシステムは、フォワード誤り訂正技術を使用しているので、ターボ符号
化の使用から利点を得ることができる。例えば、ターボ符号化は、衛星の限定さ
れているダウンリンク送信電力が、低いＥｂ／Ｎｏレベルで作動することができ
る受信機を必要とする、無線衛星リンクの性能を改善する。
【０００４】 デジタルセルラとＰＣS電話システムのようなデジタル無線遠隔通信空中エア
インタフェース規格、とＩＳ９５Ｂのようなその派生物は、システムの容量を増
やすために符号化利得を提供するために畳み込み符号化を使用するデジタル無線
通信を定義している。ＩＳ−９５規格に従って実質的にＲＦ信号を処理するため
のシステムと方法は、本発明の譲受人に譲渡され、この明細書の中に参照して組
み込まれている、「ＣＤＭＡ電話システムの中の信号波形を生成するためのシス
テムの方法」と題された、米国特許５，１０３，４５９の中に説明されている（
“４５９特許）。
【０００５】 ＩＳ−９５のようなデジタル無線通信システムが、一義的に移動通信であるの
で、小型で軽い装置に使用される電力消費をできるだけ抑えることが重要である
。一般的に、これを達成するには、最大のあるいは必要な全ての処理を実施する
ための半導体集積回路（チップ）の開発が必要である。畳み込み符号化は、比較
的複雑である一方で、畳み込み符号化と復号化を実施するための回路は他の必要
な何れの回路に沿った単体のチップで構成されることができる。
【０００６】 ターボ符号化（特に復号化操作）は、畳み込み符号化よりも著しく複雑である
。それにもかかわらず、ターボ符号化を、移動デジタル通信システムを含むデジ
タル無線遠隔通信に含めることが切望されている。従って、本発明の目的は、タ
ーボ符号化を実施するのに伴う複雑さを軽減して、移動性が求められているか、
あるいは電力消費と回路のサイズが問題となるシステムの中で、ターボ符号化の
使用を容易にすることである。
【０００７】 （発明の概要） 本発明は、ターボへの特定の応用あるいは、反復符号化技術で符号化を実施す
るための新規で改善された技術である。本発明の実施形態の一つに従って、イン
タリーブが、ＰＮ状態生成器を使用してメモリのアドレスを生成することで実施
されている。データはシーケンス順にメモリに書き込まれ、ＰＮ状態生成器によ
って特定されたアドレスを用いて読み出される。デインタリーブするために、イ
ンタリーブされたデータは、ＰＮ状態マシンにより指定されたアドレスを使用し
てメモリに書き込まれてから、シーケンス順に読み出される。優れた符号化性能
を発揮するＰＮ状態マシンのセットが設けられている。
【０００８】 （発明の詳細な説明） 本発明は、ターボ符号化を実施するための新規で改善された技術である。実施
形態は、デジタルセルラ電話システムの意味で説明されている。この意味の範囲
内の使用が有利であるが、本発明の他の実施形態も、また異なる環境あるいは構
成の中に組み込ませることができる。一般的に、この明細書の中で説明されてい
る種々のシステムを、ソフトウエア制御プロセッサ、あるいは集積回路、あるい
は離散論理を使用して形成させることができるが、集積回路での実施が好ましい
。この応用の全体の中で引用されているデータと、命令と、コマンドと、情報と
、信号と、記号とまたチップとその組み合わせは、電圧、電流、電磁波、磁界あ
るいは微粒子、光学的視界あるいは微粒子により有利に示すことができる。更に
、各ブロック図の中に示されているブロックは、ハードウエアあるいは方法工程
を示すことができる。
【０００９】 図１（Ａ）と１（Ｂ）は、ターボ符号器の２個のタイプを大幅に簡素化したも
のを示している。図１（Ａ）は、並行連続ターボ符号器を示している。符号器１
とインタリーバ２は、一般的にユーザの情報あるいは制御データである符号器入
力データ４を受信する。符号器１は、システム記号５（一般的に当初の入力ビッ
トのコピー）とパリティー記号３を出力する。符号器６は、インタリーバ２のイ
ンタリーブされた出力を受信して、パリティー記号７の第２セットを出力する。
符号器１と符号器６の出力は、合計符号化速度Ｒの１／３の出力データストリー
ムにマルチプレクシングされる。追加の符号器とインタリーバの対を追加して、
増加したフォワードエラー訂正に対して符号化速度を落とすことができる。
【００１０】 符号器１と６を、ブロック符号器あるいは畳み込み符号器を含む種々のタイプ
の符号器とすることができる。畳み込み符号器と、符号器１および６は、複雑さ
を軽減するために、一般的に４の短い制限長さを有しており、回帰システム畳み
込み（ＲＳＣ）符号器である。より低く圧縮された長さは、対応する復号器の複
雑さを軽減する。一般的に、２個の符号器は、符号化速度Ｒ＝１／２ＭＰで受信
される各ビットに対して２個のパリティー記号を出力する。図１（Ａ）のターボ
符号器の合計の符号化速度は、Ｒ＝１／３であるが、符号器６からのシステムビ
ットに孔が開けられているからである。追加のインタリーバと符号器の対を並列
に追加して、符号化速度を落として、より高いエラー訂正を提供することができ
る。
【００１１】 図１（Ｂ）は、直列連続ターボ符号器を示している。入力データ１３は、符号
器１０により符号化され、パリティー記号は、インタリーバ１２に与えられる。
その結果生じるインタリーブされたパリティ記号は追加の符号化を実施してパリ
ティー記号１５を生成する符号器１４に供給される。一般的に、符号器１０（外
側の符号器）を、ブロック符号器あるいは畳み込み符号器を含む種々の符号器と
することができるが、符号器１４（内側の符号器）は、回帰符号器でなければな
らず、一般的に回帰システム符号器である。
【００１２】 回帰システム畳み込み（ＲＳＣ）符号器として、符号器１０と１４は、符号化
速度Ｒ＜１で記号を生成する。即ち、Ｍ＞Ｎの場合、入力ビットＮの所定の数に
対して、Ｍ出力記号が生成される。図１（Ｂ）の直列連続ターボ符号器に対する
合計の符号化速度は、符号器１４の符号化速度により掛け合わされた符号器１０
の符号化速度である。追加のインタリーバと符号器の対を、直列に加えて、符号
化速度を落として、追加のエラー防止を提供することができる。
【００１３】 図２は、本発明の実施形態の一つに従って構成されているインタリーバのブロ
ック図である。このインタリーバを、例えば、図１（Ａ）と図１（Ｂ）の回路の
中でインタリーバ２あるいは１２として使用することができる。インタリーバの
中で、メモリ２６は、符号器の入力データ１９ならびにアドレスデータ２１を、
マルチプレクサ２０から受信する。マルチプレクサ２０は、アドレスデータ２１
を、カウンタ１８あるいはＰＮ状態マシン２２の何れかとアドレスフィルタ２４
から供給する。制御システム（図面を簡素化するために図示されていない）は、
マルチプレクサ２０と、カウンタ１８と、ＰＮ状態マシン２２と、アドレスフィ
ルタ２４を制御する。この制御システムは、メモリの中に保存されているソフト
ウエア命令を実行するマイクロプロセッサあるいはＤＳＰから成ることが好まし
い。
【００１４】 作動の間、符号器入力１９は、マルチプレクサ２０を使用してカウンタ１８の
アプリケーションによりアドレス入力に指定されたアドレスと共にメモリ２６に
書き込まれる。符号器入力データ１９のブロックが、一旦メモリ１６に書き込ま
れると、データは、それから、ＰＮ状態マシン２２を応用することで符号器１４
に対して読み出され、アドレスフィルタ２４によりフィルタリングされた後で、
マルチプレクサ２０を経由してメモリ２６のアドレス入力に読み出される。そこ
で、データは、符号器１０により受信された符号器データに対して、交互の順序
で、符号器１４に読み出される。
【００１５】 デインタリーブを実施するために、データが書き込まれたときに、ＰＮ状態マ
シンが、メモリのアドレス入力に適用され、データが読み出されたときにカウン
タが、メモリのアドレス入力に適用される。アプリケーション全般にわたって説
明された図２の符号化のためのインタリーバの使用により実現される利点は、復
号化のために使用されたときにもまた実現される。
【００１６】 アドレスフィルタ２４は、メモリ２６のアドレス可能なメモリスペースより大
きなＰＮ状態マシン２２からアドレスを取り除く。作動の間、アドレスフィルタ
２４は、ＰＮ状態マシン２２からアドレスを受信する。長さＬのＰＮ生成器に対
する可能なアドレスのセットは、ＬをＰＮ状態の中のビットの数として、２Ｌ− １ に等しい。メモリ２６のサイズが、２Ｌ−１より小さいＮであるとき、アドレ
スフィルタ２４は、ＰＮ状態マシン２２からのアドレスがメモリサイズＮより大
きいときを決定する。そうである場合は、アドレスフィルタは、ＰＮ状態マシン
２２に信号を送って次の状態に切り換えて、比較を再び実施する。ＰＮ状態マシ
ン２２からのアドレスが、Ｎを超えている限り、アドレスフィルタ２４は、Ｎよ
り小さいアドレスが生成されるまで、引続きＰＮ状態マシン２２の状態を進める
。そこで、Ｎを調整することで、またＰＮ状態マシン２２により生成されるビッ
ト数を増やしたり減らしたりすることで、異なったサイズのメモリを、Ｎの数値
を変化させることで納めることができる。
【００１７】 言うまでもなく、状態生成器は、ＰＮ状態マシンが、全ての可能な状態をカバ
ーする前に、同じ状態を２度入力しないように選択されなければならない。この
条件は、ＰＮ生成器が、最大の長さのシフトレジスタシーケンスを生成する場合
に満たされる。ＰＮ生成器をガロア体ＧＦ２で初期の多項式にすることは、この
特性を達成するための一つの方法である。また状態マシンを、残りの桁の中で論
理０が次に続く最も上位の桁の論理１で初期化することができる。他の初期化値
も、また使用することができる。
【００１８】 前記で指摘されているとおり、アドレスフィルタで、メモリ１６のサイズの範
囲内のアドレスのみ確実に適用されるようにすることができる。明らかに、Ｎよ
り大きなアドレスの長いシーケンスをＰＮ状態生成器を選択しないことが好まし
い。言い換えれば、ＰＮ生成器の長さＬを取り上げて、２Ｌ−１≦Ｎ＜２Ｌとな
るようにすることが有利である。また、ＰＮ状態マシン２２にＰＮ生成器を将来
に向けてしばしば進めて、満足がいく速度で適当なアドレスを生成させることが
できるように、メモリ２６の処理サイクルの間に中間状態のリストを保存する性
能をもたせるように構成させることが好ましい。この作用で、ＰＮクロック速度
を、インタリーバの速度の最大二倍とすることが必要となるようにすることがで
きる。
【００１９】 本発明のもう一つの実施形態の中で、数値Ｖを、ＰＮ状態マシンにより生成さ
れたアドレスから差し引かせることができる。その結果、アドレスは、１とＮの
中にある場合のみ維持される。１あるいは６４の数値Ｖは、許容できる。本発明
のもう一つの実施形態の中で、状態マシンの最も右のレジスタがＶとＮ−１＋Ｖ
の間の数値を有し、Ｖを差し引かないで使用されたとき、数Ｖを差し引くことが
できる。
【００２０】 公知のように、単純な「ブロック」インタリーバは、ターボ符号化に対して最
適の性能を提供しない。しかし、ブロックインタリーブあるいは、一部の他のよ
り定期的なインタリーブスキームを使用しないと、一般的に、データが、読み出
される所にあるアドレスのシーケンスを指定する「ルックアップテーブル」を使
用することが必要となる。
【００２１】 ターボ符号化を最適に実施するために必要なより大きなブロックサイズに対し
て、前記のルックアップテーブルには、大量の追加のチップ上のメモリが、場合
によってはインタリーバメモリ自身にも必要である。このメモリは、大量のチッ
プスペースを占拠する可能性があるので、チップのコストと電力消費を引き上げ
る。従って、本発明の利点は、最少限度の複雑さで高い性能の符号化と復号化を
提供するより有効なインタリーブを実施することができることである。アドレス
を生成するためのＰＮ状態マシンを使用することで、より複雑なインタリーブを
実施することができ、従って、狭い回路スペースと少ない電力消費でより高い性
能の符号化と復号化を実施することができる。
【００２２】 本発明の代案としての実施形態の中で、カウンタ１８を、他の状態マシンと置
き換えることができる。２個のＰＮ状態マシンが、異なる順序で必要なアドレス
のスペースをカバーしている限り、カウンタ１８の代わりに第２ＰＮ状態マシン
を使用することができる。（代案として、カウンタを、バイナリカウントシーケ
ンスと等しいＰＮシーケンスを有する単にＰＮ状態マシンと見なすことができる
）。
【００２３】 本発明の代案としての実施形態の中で、生成されたＰＮ状態のシーケンスは、
調整されて、更に殆ど複雑性を増さないで性能を向上する。１セットのＰＮ状態
、Ｓ１，Ｓ２，Ｓ３．．．ＳＮに対して、ＰＮシーケンス２Ｌ−１の時間に対し
て比較的重要である整数Ｋが分かる。状態シーケンスは、そこで各々に０≦Ｉ＜
Ｎに対してインデックスＩに対するＳ（ｋｉ ｍｏｄ Ｎ）＋１として定義され
る。Ｎ＝２Ｌ−１の場合は、ＰＮ生成器をクロックさせるためのこの量は、次の
ＰＮ状態を得るためにｋ倍である。ほぼＬであるｋを選択することで、大きな性
能の改善を得ることができる。
【００２４】 本発明のもう一つの実施形態の中で、２個あるいはそれ以上のインタリーバを
、インタレースして、より大きなスパンの単一のインタリーバを生成することが
できる。２個のインタリーバを、双方とも多項式をベースとするものとすること
ができ、また一般的に種々の多項式を使用する。多項式を基礎とするものと他の
タイプのインタリーバの組み合せも、また想定することができる。
【００２５】 一方の例の中で、同じ長さの２個のインタリーバを、並列に使用して、中で偶
数と奇数の指数が別個に順列化される単一の順列を生成することができる。これ
は、復号器が、デュアルポートメモリを使用しないで、インタリーバの入力／出
力の２個の隣接する記号を同時にアクセスすることが必要である場合に、便利で
ある。
【００２６】 別の例の中で、異なるサイズのインタリーバを、インタレースさせて、積分パ
ワー２でないより大きなインタリーバを形成させることができる。例えば、スパ
ン２０４７と１０２３のインタリーバをインタレースして、スパン３０７０のよ
り大きなインタリーバを構築することができる。２個の構成要素のインタリーバ
は、それぞれ１１と１０次の原始的多項式から得られる。
【００２７】 図３（Ａ）と３（Ｂ）は、この発明の一つの実施形態に従って構成された２個
のＰＮ生成器を示している。図３（Ａ）を参照して、ラッチ５０（Ｌ）−５０（
Ｌ）のセットは、状態変数Ｓ１−ＳＬを保存する。多項式係数Ｃ１−ＣＬ−１は
、状態変数Ｓ１−ＳＬ−１をまた受信するＡＮＤゲート５２（１）−５２（Ｌ−
１）に適用される。状態変数Ｓ１−ＳＬ−１は、また次のラッチの入力に掛けら
れる。
【００２８】 ＸＯＲゲート５４（１）−（Ｌ−１）は、ＡＮＤゲート５２（１）−（Ｌ）の
出力を受信する。ＸＯＲゲート５４（１）−５４（Ｌ−２）は、また、隣接する
ＸＯＲゲート５４（２）−５４（Ｌ−１）の出力を受信し、ＸＯＲゲート５４（
Ｌ）はまたラッチ５０（Ｌ）の出力を受信する。ＸＯＲゲート５４（１）の出力
は、ＰＮ状態マシンの出力ならびにラッチ５０（１）への入力である。
【００２９】 作動の間、多項式係数は、データとしての状態変数の変化がクロックされる方
法を決定する。異なる多項式の応用は、生成された特定のＰＮシーケンスを変え
て、ある多項式の選択は、実行されるべきほぼ最適のインタリーブを行うことが
できるようにするアドレスのシーケンスを生成する。ＰＮで生成されたシーケン
スを使用することで、図２（Ａ）で示されているような回路を使用することがで
きる。このような回路が占拠する領域が、対応するルックアップテーブルより著
しく狭いので、ターボ符号化を実施するための必要とする全般的なチップの領域
を狭くする。
【００３０】 図３（Ｂ）は、ＰＮ状態を生成するための代案としての方法を記載している。
ＸＯＲゲート６２（１）−６２（Ｌ−２）は、ラッチ６２（０）−６２（Ｌ）の
間で連結されており、ラッチ６０（０）の出力は、ＡＮＤゲート５４（１）−６
４（Ｌ−１）ならびにラッチ６０（Ｌ−１）に適用される。ＡＮＤゲート６４（
１）−６４（Ｌ−１）は、多項式係数Ｃ（１）−Ｃ（Ｌ−１）を受信する。ＡＮ
Ｄゲート６４（１）−６４（Ｌ−１）の出力は、ＸＯＲゲート６２（１）−６２
（Ｌ−２）に適用される。図２（Ａ）と同様に、異なる多項式の応用は、生成さ
れた特定のＰＮシーケンスを変え、ある多項式の選択は、実行されるべきほぼ最
適にインタリーブを行うことができるアドレスのシーケンスを生成する。
【００３１】 この発明の一つの実施形態に従って、ある数値Ｌに対して、従って異なるサイ
ズのアドレスのスペースに対して、ＰＮ状態マシンの中で使用される多項式は、
下記の表Ｉのとおりである：
【表３】 一般的に、特定の次数の要素が多項式の中に存在したとすれば、対応する係数
Ｃは論理１に設定され、そうでない場合は、係数は論理０に設定される。当業者
であれば、特定の多項式、あるいはその派生物を使用するＰＮ状態マシンを実行
するための種々の方法が分かるはずである。またアドレスのビットサイズは、メ
モリのＮサイズと等しいかそれより大きな最大のアドレスを与える最も小さい数
字Ｌであることが好ましい。
【００３２】 表ＩＩは、この発明の代案としての実施形態の中で使用される多項式を記載し
ている：
【表４】 表ＩＩＩは、この発明の代案としての実施形態の中で使用される多項式を記載
している：
【表５】 図４は、代案としてまた一般化されたこの発明の実施形態のブロック図を示し
ている。この発明の代案としての実施形態の中で、インタリーブのアドレス生成
は、行−列アドレス生成器を１個あるいはそれ異常のＰＮアドレス生成器を組み
合わせることで実施される。図示されているとおり、インタリーブメモリ２００
は、データ入力／出力（Ｉ／Ｏ）２０２とアドレス出力２０４を有している。ア
ドレス入力２０４は、行入力２０６と列入力２０８から成る。
【００３３】 列マルチプレクサ２１０は列カウンタ２１２あるいは列ＰＮアドレス生成器の
出力を列入力２０８に供給する。行マルチプレクサ２２０は、行カウンタ２２２
あるいは行ＰＮアドレス生成器２１４の何れかの出力を行入力２０６に供給する
。列ＰＮアドレス生成器２１４は、多項式バンク２１６から多項式数値を受信し
、行ＰＮアドレス生成器２１４は、ＰＮ多項式バンク２２６から多項式数値を受
信する。
【００３４】 一つの実施形態の中で、各々の行は、ＰＮ多項式バンク２２６の中に保存され
ている異なる多項式により定義されている特定の生成器を有するｃの長さのＰＮ
アドレス生成器と連動している。同様に各々の列は、ＰＮ多項式バンク２１６の
中に保存されている異なる多項式により定義されている特定の生成器を有するｒ
の長さのＰＮインタリーブと連動する。異なる行あるいは列と連動するインタリ
ーブを、同様あるいは別個のものとすることができる。更にこの発明の代案とし
ての実施形態の中で、行あるいは列アドレス生成器の何れか１個を、ビット逆転
アドレス生成器、サイクルシフトアドレス生成器のような、あるいは一致アドレ
ス生成器のようなＰＮをベースとするアドレス生成器とやや異なるものとするこ
とができる。
【００３５】 作動中、インタリーブされるべきデータが、行カウンタ２２２を使用して行毎
にインタリーブバッファの中に書き込まれる一方で、列は、列ＰＮアドレス生成
器２１４を使用して選択される。データが、読み出されると、各々の行は、行ア
ドレス生成器２２４を使用するアドレスであり、列は、列カウンタ２１２を使用
するアドレスである。言うまでもなく、順序あるいは読み出しと書き込みを、相
互に交換できる。
【００３６】 ＰＮアドレス生成器により使用される多項式は、ＰＮ多項式バンクから新しい
多項式をローディングすることで、各々の行と列アドレスに対して変更される。
表Ｉ−ＩＩＩの中にリストアップされている、論理１が、論理０に、またその逆
にセットされている、多項式の「ミラー」画像を使用して異なる多項式を生成さ
せることができる。アドレス生成器を行から行（あるいは列から列）に変更する
他の方法を、使用することができる。例えば、ＰＮ状態マシンの開始状態を、行
から行へから変更させることができる。ＰＮ状態マシンを、各々の行に対して異
なる回数でクロックさせることができる。また図３の２個の状態マシンのような
異なる状態マシンを、異なる行に対して使用することができる。図４の中に示さ
れているインタリーブの使用で、最少限度の複雑性で追加の性能を与えることが
できる。
【００３７】 図５（Ａ）は、この発明の一つの実施形態に従って構成されたときの並列ター
ボ符号化のための復号器のブロック図である。受信データは入力４０で受信され
、復号器４４とインタリーブ４６に掛けられる。デインタリーブ４６の出力は、
復号器４８に掛けられ、また復号器４４と４８の出力は、合計器５０に掛けられ
る。号計器５０の出力は、復号器の出力を形成するが、また第２入力としてマル
チプレクサ４２を経由して反復復号化のために適用される。更に、復号器４８と
復号器４４は、インタリーブ５０とデインタリーブ５２を経由して連結されてい
る。
【００３８】 例としての作動の間、復号器４４と復号器４８により受信されたデータは、反
復して復号化され、インタリーブ５４とデインタリーブ５２によりインタリーブ
とデインタリーブされた後で交換される。希望する反復回数が一旦実施されたか
、あるいは希望するエラーレベルが達成されたら、合計器５０から出力が取り出
される。
【００３９】 図５（Ｂ）は、この発明の一つの実施形態に従って構成されたときの直列ター
ボ符号化のための復号器のブロック図である。入力データ７０は、復号器７２に
より受信され、その出力は、デインタリーブ７４に適用される。デインタリーブ
７４のデインタリーブされた出力は、復号器７６に適用される。復号器７６の出
力は、デインタリーバ７８に適用され、その出力は復号器７２に適用される。復
号器７６の出力はまた直列ターボ復号器の出力を形成する。
【００４０】 例としての作動の間、受信された記号は、反復して復号器７２と７６により復
号化される。一旦復号器の望数する回数が実施されたか、あるいは希望するエラ
ーレベルが達成されたら、合計器７６から出力が取り出される。
【００４１】 この発明の一つの実施形態に従って、図４（Ａ）の４（Ｂ）のデインタリーブ
は、前記で説明されているとおり、書き込みの間ＰＮ状態マシンが掛けられ、読
み出しの間カウンタが掛けられることを除いて、図２の中の方法と同様な方法で
形成される。インタリーブは、図２の中で示されているように構成されることが
好ましい。
【００４２】 図６は、ルックアップテーブルを必要とする他のインタリーブスキームと比較
したときの、速度１／４シリアル連続ターボコードを使用する特定の多項式の性
能を示すグラフである。数値Ｋは、処理されるデータフレームのサイズである。
フレームエラー率（ＦＥＲ）とビットエラー率（ＢＥＲ）は、理想的なインタリ
ーブとＰＮをべースとするインタリーブに対して示されている。図示されている
とおり、ＰＮを基礎とするインタリーブスキームの性能は、１Ｘ１０−３のエラ
ー率（エラー確率）の所でのルックアップテーブルの性能とほぼ同じである。こ
のエラー率は、ＩＳ−９５を基礎とするＣＤＭＡ、無線遠隔通信システム、とま
た他の多くのデジタル無線システムの作動に対して好ましいレベルである。従っ
て、回路のスペースの節約が、ＰＮを基本とするインタリーブスキームの使用に
より、殆ど性能を落とさない。
【００４３】 図７は、ルックアップテーブルを必要とする他のインタリーブスキームと比較
したときの、速度１／２のシリアル連続ターボ符号を示すグラフである。ここで
も、理想的なインタリーバとＰＮを基礎とするインタリーバとの間の差は、１Ｘ
１０−３のエラー率の所で小さい。従って、回路のスペースの節約が、ＰＮを基
本とするインタリーブスキームの使用により、殆ど性能を落とさない。
【００４４】 従って、ターボ符号化のための新規で改善された技術が説明された。好ましい
実施形態の前記の説明は、当業者が、この発明を作ったり使用することができる
ように提供されている。これらの実施形態の様々な変形が当業者であれば当然理
解できるはずであり、この明細書の中に定義されている包括的な原理を、特別の
発明的手腕を発揮することなく他の実施形態に応用することができる。従って、
この発明は、この明細書の中に示されている実施形態に制約されることを意図し
ているものではなく、むしろ、この明細書の中で開示されている原理と新規の特
徴と一致する最大の範囲が、容認されるものとする。
【図面の簡単な説明】
本発明の特徴と、目的と、また利点は、同じ特性に対応して同じ参照符号が全
般的に与えられている図面を参照しながら下記の詳しい説明からより明らかとな
る。
【図１】 本発明の実施形態の一つに従って構成されたターボ符号器のブロック図。
【図２】 本発明の実施形態の一つに従って構成されたインタリーバのブロック図。
【図３】 本発明の実施形態の一つに従って構成されたＰＮコード生成器の図。
【図４】 代案としてまた一般化されたこの発明の実施形態のブロック図。
【図５】 本発明の実施形態の一つに従って構成された復号器のブロック図。
【図６】 本発明の実施形態の一つに従った性能を示しているグラフ。
【図７】 本発明の実施形態の他の一つに従った性能を示しているグラフ。
【符号の説明】
１ 符号器 ２ インタリーバ ３ パリティー記号 ４ 符号器入力データ ５ システム記号 ６ 符号器 ７ パリティー記号 ８ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 スタイン、ジェレミー イスラエル国、67191 テル−アビブ、ア ミシャフ・ストリート 27 (72)発明者 ビジャヤン、ラジブ アメリカ合衆国 カリフォルニア州 92129 サン・ディエゴ、ババウタ・ロー ド 604 (72)発明者 リン、フーユン アメリカ合衆国 カリフォルニア州 92131 サン・ディエゴ、ウィルズ・クリ ーク・ロード 11382 Ｆターム(参考） 5B001 AA03 AB03 AB05 AC01 AC05 AD06 AE02 5J065 AD01 AG06 AH07 AH09 AH17

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 符号化されたデータを復号化するための方法において、 （ａ）第１アドレス生成装置を使用して符号化されたデータをメモリに書き込
    む工程と、 （ｂ）第２アドレス生成装置を使用して符号化されたデータを前記のメモリか
    ら読み出す工程から成ることを特徴とする方法。
  2. 【請求項２】 ＰＮ状態マシンを漸増させることでアドレスを生成すること
    から成ることを特徴とする、請求項１に記載されている方法。
  3. 【請求項３】 Ｎがインタリーブされるべき符号化された量の数字である場
    合、アドレスが、Ｎ数より大きい場合は、前記のアドレスのセットから前記の１
    個のアドレスを取り除くことを特徴とする、請求項２に記載されている方法。
  4. 【請求項４】 Ｌを、下記の方程式Ｎ＜＝２Ｌ−１を満足させるための最も
    少ない数字であるとして、前記のＰＮ状態マシンが、Ｌビットの状態を有してい
    ることを特徴とする、請求項３に記載されている方法。
  5. 【請求項５】 前記第２アドレスが以下の多項式 １＋Ｄ＾4＋Ｄ＾9（メモリサイズが＞２５６及び＜＝５１１のとき） １＋Ｄ＾3＋Ｄ＾10（メモリサイズが＞５１１及び＜＝１０２３のとき） １＋Ｄ＾2＋Ｄ＾11（メモリサイズが＞１０２４及び＜＝２０４７のとき） １＋Ｄ＋Ｄ＾4＋Ｄ＾6＋Ｄ＾12（メモリサイズが＞２０４７及び＜＝４０９５の
    とき） １＋Ｄ＋Ｄ＾3＋Ｄ＾4＋Ｄ＾13（メモリサイズが＞４０９５及び＜＝８１９１の
    とき） １＋Ｄ＋Ｄ＾3＋Ｄ＾5＋Ｄ＾14（メモリサイズが＞８１９１及び＜＝１６３８３
    のとき） １＋Ｄ＋Ｄ＾15（メモリサイズが＞１６３８３１及び＜＝３２７６７のとき） を用いる状態マシンからなることを特徴とする請求項１に記載される方法。
  6. 【請求項６】 アドレス入力とデータ入力を有するサイズＮのメモリと、 データが、前記のメモリに書き込まれたときに、前記のアドレス入力とデータ
    出力を制御するためのカウンタ手段と、 データが前記のメモリから読み出されたときに、前記のアドレス入力を制御す
    るためのＰＮ状態マシンから成ることを特徴とするシステム。
  7. 【請求項７】 前記のＰＮ状態マシンにより生成されたＮより大きな数値を
    取り除くためのアドレスフィルタから成ることを特徴とする、請求項５に記載さ
    れているシステム。
  8. 【請求項８】 入力データに反応して第１パリティ記号を生成するための、
    前記のメモリに連結されている第１符号器から成ることを特徴とする、請求項６
    に記載されているシステム。
  9. 【請求項９】 前記のメモリから受信された記号を符号化するための第２符
    号器から成ることを特徴とする、請求項６に記載されているシステム。
  10. 【請求項１０】 データを復号化するための方法において、 ＰＮ状態マシンにより定義されたアドレスの第１セットを使用して前記のデー
    タを書き込むこと、及び、 カウンタにより定義されたアドレスの第２セットを使用してデータを読み出す
    工程から成ることを特徴とする方法。
  11. 【請求項１１】 Ｎをインタリーブされるべき符号化されたデータの量とし
    て、前記のアドレスが、Ｎ数字より大きいときに、前記の第１アドレスからアド
    レスを取り除く工程から成ることを特徴とする、請求項１０に記載されている方
    法。
  12. 【請求項１２】 前記ＰＮ状態マシンが以下の多項式 １＋Ｄ＾4＋Ｄ＾9（メモリサイズが＞２５６及び＜＝５１１のとき） １＋Ｄ＾3＋Ｄ＾10（メモリサイズが＞５１１及び＜＝１０２３のとき） １＋Ｄ＾2＋Ｄ＾11（メモリサイズが＞１０２４及び＜＝２０４７のとき） １＋Ｄ＋Ｄ＾4＋Ｄ＾6＋Ｄ＾12（メモリサイズが＞２０４７及び＜＝４０９５の
    とき） １＋Ｄ＋Ｄ＾3＋Ｄ＾4＋Ｄ＾13（メモリサイズが＞４０９５及び＜＝８１９１の
    とき） １＋Ｄ＋Ｄ＾3＋Ｄ＾5＋Ｄ＾14（メモリサイズが＞８１９１及び＜＝１６３８３
    のとき） １＋Ｄ＋Ｄ＾15（メモリサイズが＞１６３８３１及び＜＝３２７６７のとき） を使用することを特徴とする請求項１０に記載される方法。
  13. 【請求項１３】 復号器において、 アドレス入力とデータ入力を有するＮサイズのメモリと、 データが、前記のメモリに書き込まれたときに、前記のアドレス入力を制御す
    るためのＰＮ状態マシンと、 データが前記のメモリから読み出されたときに、前記のアドレス入力を制御す
    るためのカウンタ手段から成ることを特徴とする復号器。
  14. 【請求項１４】 更に前記のＰＮ状態マシンにより生成されたＮより大きい
    数値を取り除くためのアドレスフィルタから成ることを特徴とする、請求項１３
    に記載されている復号器。
  15. 【請求項１５】 入力データに反応して第１パリティ記号を生成するために
    、前記のメモリに連結されている第１符号器から成ることを特徴とする、請求項
    １４に記載されている復号器。
  16. 【請求項１６】 前記のメモリから受信された記号を符号化するために第２
    符号器から成ることを特徴とする、請求項１５に記載されているシステム。
  17. 【請求項１７】 ターボ符号器においてインタリーブを実施するための方法
    であって、 （ａ）ＰＮを基礎とするアドレスの第１セットを生成し、 （ｂ）行アドレスとしてのアドレスのＰＮを基礎とする前記の第１セットを使
    用して、データをメモリに書き込み、 （ｃ）行アドレスのためのカウンタを使用して前記のデータを読み出す工程か
    ら成ることを特徴とする方法。
  18. 【請求項１８】 更に、 前記の書き込み工程の間にカウンタを使用して列アドレスを生成し、 前記の読み出し工程の間に、カウンタを使用して行アドレスを生成する工程を
    有することを特徴とする、請求項１７に記載されている方法。
  19. 【請求項１９】 前記のＰＮを基礎とするアドレスが、下記の多項式 【表１】 から選択された多項式を使用して生成されることを特徴とする、請求項１７に記
    載されている方法。
  20. 【請求項２０】 ターボ符号器においてインタリーブを実施するための方法
    であって、 （ｄ）ＰＮを基礎とするアドレスの第１セットを生成し、 （ｅ）列アドレスとしてのＰＮを基礎とするアドレスの前記の第１セットを使
    用してデータをメモリに書き込み、 （ｆ）列アドレスに対するカウンタを使用して前記のデータを読み出すことか
    ら成ることを特徴とする方法。
  21. 【請求項２１】 更に 前記の書き込み工程の間にカウンタを使用して列アドレスを生成し、 前記の読み取り工程の間にカウンタを使用して行アドレスを生成する工程を有
    することを特徴とする、請求項１７に記載されている方法。
  22. 【請求項２２】 前記のＰＮを基礎とするアドレスが、下記の多項式 【表２】 から選択された多項式を使用して生成されることを特徴とする、請求項１７に記
    載されている方法。
JP2000576546A 1998-10-13 1999-10-12 状態マシンをベースとするインタリーバを有する符号化システム Withdrawn JP2002527980A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/172,069 1998-10-13
US09/172,069 US6353900B1 (en) 1998-09-22 1998-10-13 Coding system having state machine based interleaver
PCT/US1999/024061 WO2000022738A1 (en) 1998-10-13 1999-10-12 Coding system having state machine based interleaver

Publications (1)

Publication Number Publication Date
JP2002527980A true JP2002527980A (ja) 2002-08-27

Family

ID=22626248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000576546A Withdrawn JP2002527980A (ja) 1998-10-13 1999-10-12 状態マシンをベースとするインタリーバを有する符号化システム

Country Status (15)

Country Link
US (1) US6353900B1 (ja)
EP (1) EP1121761A1 (ja)
JP (1) JP2002527980A (ja)
KR (1) KR20010080157A (ja)
CN (1) CN1186880C (ja)
AU (1) AU6517299A (ja)
BR (1) BR9914541A (ja)
CA (1) CA2347237A1 (ja)
HK (1) HK1040011B (ja)
ID (1) ID29939A (ja)
IL (1) IL142562A0 (ja)
MX (1) MXPA01003814A (ja)
NO (1) NO20011889L (ja)
RU (1) RU2001112766A (ja)
WO (1) WO2000022738A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196940A (ja) * 2000-01-11 2001-07-19 Oki Electric Ind Co Ltd データ順序変更装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
EP1650873B1 (en) * 1999-02-26 2011-05-11 Fujitsu Ltd. Turbo decoding apparatus and interleave-deinterleave apparatus
DE69936067T2 (de) * 1999-03-01 2008-01-10 Fujitsu Ltd., Kawasaki Verfahren und Vorrichtung zur Maximum-a-Posteriori Warscheinlichkeits-Dekodierung
US6480976B1 (en) * 1999-03-11 2002-11-12 Globespanvirata, Inc. System and method for resource optimized integrated forward error correction in a DMT communication system
US6536001B1 (en) * 1999-03-11 2003-03-18 Globespanvirata, Inc. Circuit and method for convolutional interleaving using a single modulo operation
AU745959B2 (en) * 1999-04-02 2002-04-11 Huawei Technologies Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
KR100480286B1 (ko) * 1999-04-02 2005-04-06 삼성전자주식회사 터보 인터리빙 어드레스 발생 장치 및 방법
US6591391B1 (en) * 1999-09-08 2003-07-08 Sencore Inc. Method of generating an 8-VSB modulated signal
JP3973066B2 (ja) * 1999-09-10 2007-09-05 パイオニア株式会社 符号誤り訂正回路及び符号誤り訂正方法
US7302621B2 (en) * 2000-01-03 2007-11-27 Icoding Technology, Inc. High spread highly randomized generatable interleavers
US6714606B1 (en) * 2000-01-04 2004-03-30 Lsi Logic Corporation Integrated services digital broadcasting deinterleaver architecture
US6769093B1 (en) * 2000-12-15 2004-07-27 Conexant Systems, Inc. Synchronization of a communications system
DE10206727A1 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Kombinierter Ver-und Entschachteler sowie Turbo-Decodierer mit kombiniertem Ver-und Entschachteler
US7051261B1 (en) * 2002-10-29 2006-05-23 Lattice Semiconductor Corporation Turbo encoder with reduced processing delay
KR100925429B1 (ko) * 2002-12-28 2009-11-06 엘지전자 주식회사 터보 코더
KR100518295B1 (ko) * 2003-03-14 2005-10-04 삼성전자주식회사 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
US8179954B2 (en) * 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
GB2454194A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 1k OFDM sub-carrier mode interleaver
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
GB2454195A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
US20040267968A1 (en) * 2003-06-25 2004-12-30 Agilent Technologies Belgium S.A./N.V Implementation of a column interleaving function with a limited amount of columns
US7509556B2 (en) * 2003-11-20 2009-03-24 Seagate Technology Llc Method and apparatus for combining output of different type interleavers based on an input data sequence to obtain a combined output
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7843988B1 (en) * 2006-09-21 2010-11-30 Rockwell Collins, Inc. System and method for pre-processing transmission sequences in a jammed environment
US8959403B2 (en) 2006-11-10 2015-02-17 Optis Wireless Technology, Llc QPP interleaver/de-interleaver for turbo codes
EP2092652A4 (en) * 2006-11-10 2012-11-07 Ericsson Telefon Ab L M NAKED / DECORATED WITH QUADRIC PERMUTATION POLYNOME FOR TURBOCODES
US20080133997A1 (en) * 2006-12-01 2008-06-05 Broadcom Corporation, A California Corporation Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave
CN101217336B (zh) * 2007-01-04 2011-02-09 浙江华立通信集团有限公司 TD-SCDMA/3G硬核turbo译码器
PL2056549T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
EP2204002B1 (en) 2007-10-30 2013-05-01 Sony Corporation Data processing apparatus and method
DK2056471T3 (da) * 2007-10-30 2009-11-30 Sony Corp Databehandlingsapparat og fremgangsmåde
BRPI0820163B1 (pt) 2007-11-26 2019-06-04 Sony Corporation Aparelho de codificação, método de codificação para um aparelho de codificação, aparelho de decodificação, e, método de decodificação para um aparelho de decodificação
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
TWI538415B (zh) * 2007-11-26 2016-06-11 Sony Corp Data processing device and data processing method
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
KR101209824B1 (ko) 2011-10-12 2012-12-07 고려대학교 산학협력단 블록 인터리빙 장치
CN103166735B (zh) * 2011-12-15 2015-11-25 无锡中星微电子有限公司 一种交织器的读写方法
CN114978420B (zh) * 2022-05-05 2023-05-16 重庆邮电大学 一种基于有限状态机的数字分集拷贝编码器及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US4547887A (en) * 1983-11-30 1985-10-15 The United States Of America As Represented By The Secretary Of The Army Pseudo-random convolutional interleaving
FR2639781B1 (fr) * 1988-11-25 1991-01-04 Alcatel Thomson Faisceaux Procede d'entrelacement pour dispositif de transmission numerique
US5042033A (en) 1989-06-05 1991-08-20 Canadian Marconi Corporation RAM-implemented convolutional interleaver
US5241563A (en) * 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196940A (ja) * 2000-01-11 2001-07-19 Oki Electric Ind Co Ltd データ順序変更装置

Also Published As

Publication number Publication date
KR20010080157A (ko) 2001-08-22
CN1329777A (zh) 2002-01-02
US6353900B1 (en) 2002-03-05
RU2001112766A (ru) 2003-06-10
NO20011889D0 (no) 2001-04-17
CN1186880C (zh) 2005-01-26
BR9914541A (pt) 2002-01-02
ID29939A (id) 2001-10-25
MXPA01003814A (es) 2003-07-21
CA2347237A1 (en) 2000-04-20
NO20011889L (no) 2001-06-05
EP1121761A1 (en) 2001-08-08
IL142562A0 (en) 2002-03-10
WO2000022738A1 (en) 2000-04-20
HK1040011A1 (en) 2002-05-17
HK1040011B (zh) 2005-09-02
AU6517299A (en) 2000-05-01

Similar Documents

Publication Publication Date Title
JP2002527980A (ja) 状態マシンをベースとするインタリーバを有する符号化システム
JP4955150B2 (ja) 高並列ｍａｐ復号器
US7640479B2 (en) Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving
US6314534B1 (en) Generalized address generation for bit reversed random interleaving
Chang et al. A 2-Mb/s 256-state 10-mW rate-1/3 Viterbi decoder
JP3746426B2 (ja) ターボ復号装置
JP4292298B2 (ja) 並列畳み込み符号器
JP3574405B2 (ja) ２次元インタリービング装置及び方法
JP2002532941A (ja) 線形合同シーケンスを使用するターボコードインタリーバ
US6304985B1 (en) Coding system having state machine based interleaver
KR20010072498A (ko) 맵 디코더용 분할 디인터리버 메모리
US6185200B1 (en) Reverse-link de-interleaving for communication systems based on closed-form expressions
KR100628201B1 (ko) 터보 디코딩 방법
KR100297739B1 (ko) 다중테일을갖는터보코드및그의부호화/복호화방법및그를이용한부호기/복호기
JPH0661873A (ja) インターリーブ回路及びデ・インターリーブ回路
JP2003032125A (ja) ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局
KR20000071582A (ko) 이차원 인터리빙 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070205