CN114978420B - 一种基于有限状态机的数字分集拷贝编码器及方法 - Google Patents

一种基于有限状态机的数字分集拷贝编码器及方法 Download PDF

Info

Publication number
CN114978420B
CN114978420B CN202210479554.9A CN202210479554A CN114978420B CN 114978420 B CN114978420 B CN 114978420B CN 202210479554 A CN202210479554 A CN 202210479554A CN 114978420 B CN114978420 B CN 114978420B
Authority
CN
China
Prior art keywords
state machine
output
circuit
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210479554.9A
Other languages
English (en)
Other versions
CN114978420A (zh
Inventor
李知昊
林毅
周健
李卓栋
刘怡豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202210479554.9A priority Critical patent/CN114978420B/zh
Publication of CN114978420A publication Critical patent/CN114978420A/zh
Application granted granted Critical
Publication of CN114978420B publication Critical patent/CN114978420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明涉及一种基于有限状态机的数字分集拷贝编码器及方法，属于物联网通信领域。该编码器包括输入电路、输入存储电路、状态机、交织器电路、输出存储电路和输出电路；该方法通过状态机控制数据的输入，数据输入完成后，状态机根据数据的分集拷贝次数选择进入交织状态或者输出状态。若进入交织状态，数据将从输入存储电路取出放入输出存储电路，而后状态机进入输出状态，从输出存储电路中取出数据进行输出。本发明实现了通过状态机控制物联网通信中的分集拷贝数字编码电路，有效缩短分集拷贝编码时间，减少电路资源消耗。

Description

一种基于有限状态机的数字分集拷贝编码器及方法
技术领域
本发明属于物联网通信领域，涉及宽带电力通信系统PLC，具体涉及一种基于有限状态机的数字分集拷贝编码器及方法。
背景技术
宽带电力线通信系统PLC是利用现有的电力线网络作为信息载体的通信技术。该技术将数据耦合到电力线中传输，通过解耦、解调等技术从电力线中提取信号并传递至用户终端。该技术被看作是解决“最后一公里”问题的重要手段。
在宽带电力线通信系统技术中，面临着高速数据传输的可靠性问题。在通信中，信道编码是数字通信系统中的重要组成部分，它是保证信息从信源端可靠地传输到信宿端的主要技术方法，在当今社会，提高信息传输的有效性和可靠性，始终是通信领域研究与追求的目标。
在宽带电力线通信系统技术中，信道编码技术包括了Turbo编码、信道交织和分集拷贝三个部分，分集拷贝这部分涉及到了大量的交织地址运算，其中每种模式又是对应的不同的计算公式，大量的计算将减慢系统运行速度或者消耗大量内存资源。而电力线通信中对数据传输速率有一定的要求，所以能够有效保证数据传输速率的数字电路实现非常重要。
发明内容
有鉴于此，本发明的目的在于提供一种基于有限状态机的数字分集拷贝编码器及方法，提升数据传输速率以及节约电路资源。
为达到上述目的，本发明提供如下技术方案：
方案一、一种基于有限状态机的数字分集拷贝编码器，该编码器包括输入电路、输入存储电路、状态机、交织器电路、输出存储电路和输出电路。
其中，输入电路、交织器电路、输出电路连接状态机的输入端，输入电路与状态机输入端相连，用于发送input_done发送完成信号给状态机；交织器电路与状态机输入端相连用于发送inter_done交织完成信号给状态机，输出电路与状态机输入端相连用于发送output_done输出完成信号给状态机。
所述输入电路、输入存储电路、交织器电路、输出存储电路和输出电路连接所述状态机的输出端；其中，输入电路与状态机输出端相连用于接收en_input输入使能信号，输入存储电路与状态机输出端相连用于接收状态机计算出的地址参数以及需要传输比特数量，交织器电路与状态机输出端相连用于接收en_inter交织使能信号以及移位步长数据，输出存储电路与状态机输出端相连接收ping-pang_sel信号用于选取合适的RAM输入或输出，输出电路与状态机输出端相连用于接收en_output输出使能信号；
所述输入电路连接所述输入存储电路，控制数据向输入存储电路中RAM的写入；
所述输入存储电路、交织器电路和输出存储电路相互连接，所述输出电路连接所述输出存储电路、输入存储电路；当分集拷贝次数为多次时，数据从输入存储电路取出进入输出存储电路，再进入输出电路进行后续输出，其中输入存储电路中数据的读地址以及输出存储电路中的写地址都由交织器电路计算得出并送到输入存储电路和输出存储电路两个电路中；当分集拷贝次数为一次或者所传数据为帧控制数据时，数据从输入存储电路进入输出电路进行输出。
可选地，所述状态机由四个状态组成，包括IDLE等待状态、INPUT输入状态、INTER交织状态和OUTPUT输出状态。
可选地，状态机内部存储了26种分集拷贝模式对应的各种数据，状态机根据上级发送的分集拷贝模式和频段信号选取正确的数据开始工作。
可选地，输入编码器的数据为四比特数据，编码器输出的数据也为四比特数据。
可选地，所述输入存储电路包括一个2080*4位的RAM以及两个64*4位的RAM；所述输出存储电路包括64*4位的RAM1和64*4位的RAM2，RAM1和RAM2构成ping_pang buffer。
基于RAM1和RAM2构成的ping_pang buffer，两个RAM可以同时工作，即RAM1输入数据、RAM2输出数据或者RAM1输出数据、RAM2输入数据，使状态机可以同时工作在INTER交织状态和OUTPUT输出状态(输入存储电路输出第一组数据时状态机只选择INTER交织状态，输出电路输出最后一组数据时状态机只选择OUTPUT输出状态)。
方案二、一种基于有限状态机的数据分集拷贝方法，应用于方案一所述的基于有限状态机的数字分集拷贝编码器，该方法包括以下步骤：
S1、设置状态机的初始状态为IDLE等待状态，当状态机接收到en使能信号后，检测接收到的分集拷贝模式，若模式为内部预设时，状态机进入INPUT输入状态；
S2、状态机输出en_input输入使能信号到输入电路，输入电路开始工作，接收待分集拷贝的数据，将数据输出到输入存储电路；数据输入完成后，输入电路向状态机发送input_done信号，状态机根据参数设置进入INTER交织状态或者OUTPUT输出状态；
S3、如果状态机进入INTER交织状态，将向交织器电路发送en_inter信号，交织器电路将根据状态机送入的参数进行数据交织以及移位的计算，将输入存储电路中的数据取出放入输出存储电路中；当第一个交织器长度的数据处理完后，交织器电路向状态机发送inter_done信号，状态机同时控制输出电路进入OUTPUT输出状态；
S4、状态机进入OUTPUT输出状态，向输出电路发送en_output信号，输出电路将根据分集拷贝模式从输入存储电路过或输出存储电路中取出数据进行输出，输出完成后向状态机发送output_done信号；
S5、当所有数据发送完成以后，状态机进入IDLE等待状态，同时状态机控制所有电路复位，所有计数器清零，所有计算出的参数清零，完成此次分集拷贝。
进一步，所有计数器都是以二进制形式进行计数的，所有参数计算都是以十进制形式进行计算的；所有参数计算在状态机内完成，移位以及交织步长计算在交织器电路中完成。
进一步，若状态机接收到的分集拷贝模式错误时，将会始终保持在IDLE等待状态。
进一步，当分集拷贝模式对应的拷贝次数为多次时，状态机进入INTER交织状态，输出电路从输出存储电路中取出数据进行输出；
当分集拷贝模式对应的拷贝次数为一次或者拷贝对象为帧控制数据时，状态机将跳过INTER交织状态，从INPUT输入状态跳转至OUTPUT输出状态，并且，输出电路从输入存储电路中取出数据进行输出。
本发明的有益效果在于：
1、本发明提供的数字分集拷贝编码器，通过设置有状态机，利用状态机来控制状态的转换，仅通过四个状态的相互转换就能完成分集拷贝流程。
2、本发明数字分集拷贝编码器的工作速度快，内部双缓存的处理可以保证数据不间断的传输，优化了传统处理中一块内存先写后读的传输速度。
3、本发明电路资源消耗低，数字分集拷贝编码器中所有参数以及交织地址都是由内部电路计算给出，相比传统的使用内存存储这些数据，有效的节约了电路存储资源，也使整个电路功耗降低。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为数字分集拷贝编码器的结构框图；
图2为状态转移图；
图3为ping_pang buffer(双缓存)示意图；
图4为交织器交织地址提供示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
请参阅图1～图4，本发明实施提供的数字分集拷贝编码器，如图1所示，包括输入电路、输入存储电路、状态机、交织器电路、输出存储电路和输出电路。输入电路、交织器电路、输出电路连接所述状态机的输入端；输入电路、输入存储电路、交织器电路、输出存储电路、输出电路连接所述状态机输出端；输入电路连接所述输入存储电路；输入存储电路、交织器电路、输出存储电路相互连接；输出电路连接所述输出存储电路、输入存储电路。
具体来说，状态机是由四个状态组成，分别为IDLE等待状态、INPUT输入状态、INTER交织状态、OUTPUT输出状态，如图2所示。状态机的初始状态为等待状态，当所述状态机有输入信号和反馈信号输入时，面对不同的情况进行状态的转移。
状态机初始状态为IDLE等待状态时，状态机控制其余电路的使能信号全部为低电平，当状态机接收到上级发送的en信号为高电平时，状态机将检测接收到的分集拷贝模式，当模式为内部预设的时，状态机进入INPUT输入状态控制en_input输入使能信号为高电平，否则状态机保持IDLE等待状态。
状态机进入INPUT输入状态后，输入电路将数据写入输入存储电路，当全部数据写入完成后，输入电路将input_done输入完成信号拉高为高电平一个时钟通知状态机数据输入完成。当分集拷贝次数为一次或者分集数据为帧控制数据时，状态机进入OUTPUT输出状态并将en_output输出使能信号变为高电平，否则状态机拉高en_inter信号进入INTER交织状态。
状态机从INPUT输入状态直接变为OUTPUT输出状态时，输出电路直接从输入存储电路直接取出数据输出，其中取数地址由输出电路内部产生，输出完成后使output_done信号为高电平一个时钟，状态机由OUTPUT输出状态变为IDLE等待状态表示此次分集拷贝已经结束。
状态机进入INTER交织状态后，第一组数据开始交织移位，其中输入存储电路中读出地址为交织地址，输出存储电路中写入地址为移位地址，如图4所示，此方法通过一个时钟就能完成一个数据的交织移位。当第一组数据交织完成后，状态机将en_output输出使能信号拉高，电路将同时工作在INTER交织状态和OUTPUT输出状态，其中pingpang_sel信号为低电平时，RAM1写入交织数据，RAM2读出输出数据，反之RAM1读出输出数据，RAM2写入交织数据，如图3所示。输出完成后使output_done信号为高电平一个时钟，状态机由OUTPUT输出状态变为IDLE等待状态表示此次分集拷贝已经结束。
综上所述，本发明提供的数字分集拷贝编码器，通过设有四个状态的状态机来控制分集拷贝，简化了分集拷贝过程，提升了分集拷贝速度，同时也减少了电路资源的消耗，减小了功耗。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种基于有限状态机的数字分集拷贝编码器，其特征在于：包括输入电路、输入存储电路、状态机、交织器电路、输出存储电路和输出电路；
所述输入电路、交织器电路和输出电路连接所述状态机的输入端；其中，输入电路与状态机输入端相连用于发送input_done发送完成信号给状态机，交织器电路与状态机输入端相连用于发送inter_done交织完成信号给状态机，输出电路与状态机输入端相连用于发送output_done输出完成信号给状态机；
所述输入电路、输入存储电路、交织器电路、输出存储电路和输出电路连接所述状态机的输出端；其中，输入电路与状态机输出端相连用于接收en_input输入使能信号，输入存储电路与状态机输出端相连用于接收状态机计算出的地址参数以及需要传输比特数量，交织器电路与状态机输出端相连用于接收en_inter交织使能信号以及移位步长数据，输出存储电路与状态机输出端相连接收ping-pang_sel信号用于选取合适的RAM输入或输出，输出电路与状态机输出端相连用于接收en_output输出使能信号；
所述输入电路连接所述输入存储电路，控制数据向输入存储电路中RAM的写入；
所述输入存储电路、交织器电路和输出存储电路相互连接，所述输出电路连接所述输出存储电路、输入存储电路。
2.根据权利要求1所述的一种基于有限状态机的数字分集拷贝编码器，其特征在于：所述状态机包括IDLE等待状态、INPUT输入状态、INTER交织状态和OUTPUT输出状态。
3.根据权利要求1所述的一种基于有限状态机的数字分集拷贝编码器，其特征在于：状态机内部存储了26种分集拷贝模式对应的各种数据，状态机根据上级发送的分集拷贝模式和频段信号选取正确的数据开始工作。
4.根据权利要求1所述的一种基于有限状态机的数字分集拷贝编码器，其特征在于：输入编码器的数据为四比特数据，编码器输出的数据也为四比特数据。
5.根据权利要求1所述的一种基于有限状态机的数字分集拷贝编码器，其特征在于：所述输入存储电路包括一个2080*4位的RAM以及两个64*4位的RAM；所述输出存储电路包括64*4位的RAM1和64*4位的RAM2，RAM1和RAM2构成ping_pang buffer。
6.根据权利要求5所述的一种基于有限状态机的数字分集拷贝编码器，其特征在于：基于RAM1和RAM2构成的ping_pang buffer，两个RAM能够同时工作，即RAM1输入数据、RAM2输出数据或者RAM1输出数据、RAM2输入数据，使状态机能够同时工作在INTER交织状态和OUTPUT输出状态。
7.用于权利要求1～6中任一项所述基于有限状态机的数字分集拷贝编码器的数据分集拷贝方法，其特征在于：该方法包括以下步骤：
S1、设置状态机的初始状态为IDLE等待状态，当状态机接收到en使能信号后，检测接收到的分集拷贝模式，若模式为内部预设时，状态机进入INPUT输入状态；
S2、状态机输出en_input输入使能信号到输入电路，输入电路开始工作，接收待分集拷贝的数据，将数据输出到输入存储电路；数据输入完成后，输入电路向状态机发送input_done信号，状态机根据参数设置进入INTER交织状态或者OUTPUT输出状态；
S3、如果状态机进入INTER交织状态，将向交织器电路发送en_inter信号，交织器电路将根据状态机送入的参数进行数据交织以及移位的计算，将输入存储电路中的数据取出放入输出存储电路中；当第一个交织器长度的数据处理完后，交织器电路向状态机发送inter_done信号，状态机同时控制输出电路进入OUTPUT输出状态；
S4、状态机进入OUTPUT输出状态，向输出电路发送en_output信号，输出电路将根据分集拷贝模式从输入存储电路过或输出存储电路中取出数据进行输出，输出完成后向状态机发送output_done信号；
S5、当所有数据发送完成以后，状态机进入IDLE等待状态，同时状态机控制所有电路复位，所有计数器清零，所有计算出的参数清零，完成此次分集拷贝。
8.根据权利要求7所述的一种基于有限状态机的数据分集拷贝方法，其特征在于：所有计数器都是以二进制形式进行计数的，所有参数计算都是以十进制形式进行计算的；所有参数计算在状态机内完成，移位以及交织步长计算在交织器电路中完成。
9.根据权利要求7所述的一种基于有限状态机的数据分集拷贝方法，其特征在于：在步骤S1中，若状态机接受到的分集拷贝模式错误时，将会始终保持在IDLE等待状态。
10.根据权利要求7所述的一种基于有限状态机的数据分集拷贝方法，其特征在于：当分集拷贝模式对应的拷贝次数为多次时，状态机进入INTER交织状态，输出电路从输出存储电路中取出数据进行输出；
当分集拷贝模式对应的拷贝次数为一次或者拷贝对象为帧控制数据时，状态机将跳过INTER交织状态，从INPUT输入状态跳转至OUTPUT输出状态，并且，输出电路直接从输入存储电路中取出数据进行输出。
CN202210479554.9A 2022-05-05 2022-05-05 一种基于有限状态机的数字分集拷贝编码器及方法 Active CN114978420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210479554.9A CN114978420B (zh) 2022-05-05 2022-05-05 一种基于有限状态机的数字分集拷贝编码器及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210479554.9A CN114978420B (zh) 2022-05-05 2022-05-05 一种基于有限状态机的数字分集拷贝编码器及方法

Publications (2)

Publication Number Publication Date
CN114978420A CN114978420A (zh) 2022-08-30
CN114978420B true CN114978420B (zh) 2023-05-16

Family

ID=82978456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210479554.9A Active CN114978420B (zh) 2022-05-05 2022-05-05 一种基于有限状态机的数字分集拷贝编码器及方法

Country Status (1)

Country Link
CN (1) CN114978420B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329777A (zh) * 1998-10-13 2002-01-02 高通股份有限公司 具有基于状态机的交织器的编码系统
CN1862972A (zh) * 2005-05-10 2006-11-15 华为技术有限公司 Turbo编码方法及编码装置
EP2928253A1 (en) * 2014-04-03 2015-10-07 Innovative Sonic Corporation Allocation of resources for concurrent device-to-device (d2d) communication sessions to a wireless device
CN106788946A (zh) * 2017-03-14 2017-05-31 重庆邮电大学 一种重复编码系统中的数据分集合并方法及系统
CN107017975A (zh) * 2016-12-09 2017-08-04 中国电力科学研究院 一种基于正交频分复用的时频分集拷贝方法
CN110730059A (zh) * 2019-10-21 2020-01-24 深圳智微电子科技有限公司 一种分集拷贝接收性能优化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862434B2 (en) * 2002-07-26 2005-03-01 Qualcomm Inc. Transmission diversity systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329777A (zh) * 1998-10-13 2002-01-02 高通股份有限公司 具有基于状态机的交织器的编码系统
CN1862972A (zh) * 2005-05-10 2006-11-15 华为技术有限公司 Turbo编码方法及编码装置
EP2928253A1 (en) * 2014-04-03 2015-10-07 Innovative Sonic Corporation Allocation of resources for concurrent device-to-device (d2d) communication sessions to a wireless device
CN107017975A (zh) * 2016-12-09 2017-08-04 中国电力科学研究院 一种基于正交频分复用的时频分集拷贝方法
CN106788946A (zh) * 2017-03-14 2017-05-31 重庆邮电大学 一种重复编码系统中的数据分集合并方法及系统
CN110730059A (zh) * 2019-10-21 2020-01-24 深圳智微电子科技有限公司 一种分集拷贝接收性能优化方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Network Intrusion Detection Based on Supervised Adversarial Variational Auto-Encoder With Regularization;Yanqing Yang;《IEEE Access ( Volume: 8)》;全文 *
低压电力线宽带载波通信系统发射端物理层的实现;金鑫;《电测与仪表》;全文 *
基于FPGA的低压宽带电力线载波通信系统研究;李战胜;《中国优秀硕士学位论文全文数据库》;全文 *
车地通信中的分集合并技术与实现研究;龙柯宇;《中国优秀硕士学位论文全文数据库》;全文 *
面向磁记录信道的原模图LDPC码译码器的FPGA设计;周健;《重庆邮电大学学报(自然科学版)》;全文 *

Also Published As

Publication number Publication date
CN114978420A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
CN104866452B (zh) 基于fpga和tl16c554a的多串口扩展方法
CN101800619B (zh) 一种基于块交织的交织或解交织方法及其装置
EP2432151B1 (en) Harq combiner and method for storing harq data
CN109471824B (zh) 基于axi总线的数据传输系统及方法
CN100499380C (zh) 交织编解码的装置和方法
CN114978420B (zh) 一种基于有限状态机的数字分集拷贝编码器及方法
CN105446699A (zh) 数据帧队列管理方法
CN107634794A (zh) 一种用于航天器的多模复接储存装置
KR20030040765A (ko) 필드버스 인터페이스 보드의 제어방법
CN100472493C (zh) 一种异步先入先出方法、系统及发送装置
US20020174312A1 (en) Memory access controller
US20090006687A1 (en) Semiconductor memory device
CN101876960A (zh) 一种apb总线系统及一种芯片
CN112565474B (zh) 面向分布式共享spm的批量数据传输方法
CN101373977B (zh) 并行最大后验概率译码交织去交织的装置和方法
CN105653206B (zh) 数字图像处理电路及其数据读写方法
CN116015546B (zh) 一种基于FPGA的任意长度turbo码速率匹配方法
CN117149680B (zh) 用于贴片机子模块日志上传的主控板及上传方法
CN116991764B (zh) 一种高性能的Flash控制器和嵌入式系统
CN112506108B (zh) 基于fpga实现lvds通信的plc系统及其方法
CN114531161B (zh) 一种多模列表维特比实现方法及译码器
CN117056274B (zh) 一种用于单核处理器的并行数据通信架构及方法
CN116185936B (zh) 一种spi通信数据收发异常检测控制系统及检测方法
CN100411382C (zh) 一种先进先出处理芯片及其数据更新方法
US6384633B1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant