CN100411382C - 一种先进先出处理芯片及其数据更新方法 - Google Patents

Abstract

本发明公开了一种先进先出(FIFO)处理芯片，包括：缓存模块，用于接收写入地址和写入数据，按写入地址存储写入数据；写入数据线，用于从外部设备接收并输出写入数据；操作控制线，用于从外部设备接收并输出控制信号；写指针控制模块，用于接收控制信号，生成并输出写指针；更新控制模块，用于接收控制信号，寄存标识待更新地址的写指针，生成并输出更新指针；写入地址选择器(MUX)，用于接收控制信号、写指针和更新指针，选择写指针或更新指针作为写入地址输出。本发明同时还公开了一种FIFO处理芯片的数据更新方法。采用该芯片和方法在对FIFO处理芯片内某一存储区域进行数据更新时，保证了FIFO处理芯片的独立性，减小了接口复杂度，并避免了写指针的跳转。

Description

一种先进先出处理芯片及其数据更新方法

技术领域

本发明涉及一种数据更新技术，特别涉及一种可以实现数据更新的先进先出(FIFO)处理芯片及其数据更新方法。

背景技术

由于和普通缓存芯片相比，FIFO处理芯片不需要大量的指针维护工作和复杂的译码电路，因而，数据存储转发设备，如路由器和以太网交换机，大量采用的是FIFO处理芯片设计。但是采用这种缓存机制，目前在数据的更新技术上还存在一些问题。由于数据更新技术仅与FIFO处理芯片中写操作相关部分有关，所以下面仅对与写操作有关的部分加以描述。图1是普通FIFO处理芯片组成结构示意图。如图1所示，FIFO处理芯片100中与写操作相关的部分主要有：缓存模块101、写指针控制模块102、空满信号生成模块103、写信号生成模块104和写入数据线105。其中，写入数据线105用于接收并输出外部设备发送的写入数据；缓存模块101接收写指针控制模块102生成的写指针即写入地址、写入数据和写信号生成模块104发来的写信号，用于按写指针标识的地址存储写入数据；写指针控制模块102接收写信号，用于生成并输出写指针；空满信号生成模块103接收写信号，用于产生满信号，并将其输出至写信号生成模块104和FIFO处理芯片100外部；写信号生成模块104接收外部设备发来的外部写信号和满信号，用于产生并输出写信号。其中，写指针控制模块102生成写指针的操作，至少包括如下步骤：当写信号有效时，缓存模块101每写入一次数据后，写指针控制模块102将写指针加一再输出写指针。此普通FIFO处理芯片不具备数据更新的功能。当FIFO处理芯片需要对其缓存模块的某一存储单元进行数据更新时，现有技术的解决方案如下所述。

图2是现有技术中可以实现数据更新的FIFO处理芯片组成结构示意图。如图2所示，FIFO处理芯片200是由图1所示的FIFO处理芯片100进行如下改动形成的。将图1所示的写指针控制模块102取消，在FIFO处理芯片100外部设置一个接口模块201。因此，FIFO处理芯片200中与写操作相关的部分主要有：图1所示的缓存模块101、接口模块201、空满信号生成模块202、图1所示的写信号生成模块104和写入数据线105。其中，写入数据线105用于接收并输出外部设备发送的写入数据；缓存模块101接收接口模块201输出的写指针即写入地址、写入数据和写信号生成模块104发送的写信号，用于按写指针标识的地址存储写入数据；接口模块201用于寄存并生成写指针再输出写指针；空满信号生成模块202接收写信号和写指针，用于产生满信号并输出至写信号生成模块104和FIFO处理芯片200外部；写信号生成模块104接收外部设备发来的外部写信号和满信号，用于产生并输出写信号。图2所示FIFO处理芯片200的数据更新工作原理如图3所示。

图3是图2所述FIFO处理芯片完成数据更新的过程示意图，图3中，箭头指向的是图2中接口模块201输出的写指针所标识的地址。缓存模块101将按写指针所标识的地址写入数据。如图3所示，图中1到10表示的是图2中缓存模块101的十个存储单元，每一次写操作将对其中一个存储单元写入数据。在步骤301，系统要求写入正常数据，则写指针标识的地址为存储单元1的地址，缓存模块101按存储单元1的地址写入正常数据。在步骤302，系统仍然要求写入正常数据，则写指针依次从右到左标识的是存储单元2～4的地址，缓存模块101依次从右到左按存储单元2～4的地址写入正常数据；每写入一次正常数据后，图2所述的接口模块201将当前写指针加一再输出写指针。在步骤303，系统要求写入待更新数据：写指针标识的地址为存储单元5的地址，缓存模块101按存储单元5的地址写入待更新数据后，图2中的接口模块201寄存当前写指针作为待更新地址，接口模块201再将当前写指针加一再输出写指针。在步骤304，系统要求写入正常数据，则写指针依次从右到左标识的是存储单元6～9的地址，缓存模块101继续从右到左依次按存储单元6～9的地址写入正常数据；同样缓存模块101每写入一次数据后，图2中的接口模块201将写指针加一再输出写指针。在步骤305，系统要求写入更新数据，此时，写指针标识的写入地址为存储单元10的地址，但缓存模块101不对存储单元10进行写操作，图2中的接口模块201将寄存当前写指针作为当前写入地址。然后，在步骤306，图2中的接口模块201将写指针赋为上述已寄存的待更新地址再输出写指针，即写指针所标识的地址变为存储单元5的地址；缓存模块101按存储单元5的地址写入更新数据。最后，在步骤307，图2中的接口模块201再将写指针赋为上述已寄存的当前写入地址，即写指针所标识的地址又变回为存储单元10的地址，更新操作结束。

由上述方案可见，现有的技术方案会出现如下问题：

1.FIFO处理芯片的数据更新的过程必须通过写指针所标识的地址的来回变化，即写指针的跳转来实现，造成系统的稳定性较差。

2.现有技术将FIFO处理芯片打开，在FIFO处理芯片外部设置一个接口模块，由接口模块直接对写指针进行操作，寄存并生成写入地址。因此造成FIFO处理芯片缺乏独立性，必须依靠外部操作来实现内部的更新。

3.现有技术接口部分增加的接口模块要直接对写指针的地址线进行赋值和计算的操作，而地址线一般来讲都是多于八位。因此，接口模块功能的实现就变得异常复杂，使FIFO处理芯片的接口复杂度大大提高。

发明内容

有鉴于此，本发明的主要目的在于提供一种FIFO处理芯片，使FIFO处理芯片在进行数据更新时，能够保证其独立性，减小接口复杂度，并避免写指针的跳转。

本发明的另一目的在于提供一种FIFO处理芯片实现数据更新方法，使FIFO处理芯片在进行数据更新时，能够利用其内部模块独立完成数据更新，避免写指针的来回赋值，并简化接口部分。

为达到上述目的，本发明的技术方案是这样实现的：

本发明公开了一种FIFO处理芯片，包括：

缓存模块，用于接收写入地址和写入数据，按写入地址存储写入数据；

写入数据线，用于从外部设备接收并输出写入数据。

该芯片还包括：

操作控制线，用于从外部设备接收并输出控制信号；

写指针控制模块，用于接收控制信号，生成并输出写指针；

更新控制模块，用于接收控制信号，寄存标识待更新地址的写指针，生成并输出更新指针；

写入地址选择器(MUX)，用于接收控制信号、写指针和更新指针，选择写指针或更新指针作为写入地址输出。

该芯片进一步包括：

在操作控制线与写指针控制模块之间进一步连接有译码器；

在操作控制线与更新控制模块之间进一步连接译码器；

在操作控制线与MUX之间进一步连接有译码器。

本发明还公开了一种FIFO处理芯片的数据更新方法，在FIFO处理芯片内部设置更新控制模块，其主要处理步骤如下：

a.根据从外部设备接收的控制信号判断当前写入数据是否为待更新数据，如果是，更新控制模块寄存当前写指针；FIFO处理芯片将写指针作为写入地址写入待更新数据，返回步骤a；否则，转入步骤b；

b.根据控制信号判断当前写入数据是否为更新数据，如果是，将更新控制模块所寄存的写指针作为写入地址写入更新数据，更新结束；否则，返回步骤a。

其中，步骤a与步骤b之间，进一步包括，根据控制信号判断当前写入数据是否为正常数据，如果是，将写指针作为写入地址写入正常数据，返回步骤a；否则，转入步骤b。

由上述方案可以看出，本发明所提供的一种FIFO处理芯片及其数据更新方法，其所带来的有益效果包括以下几个方面：

1.本发明在FIFO处理芯片内部设置了专门的更新控制模块来输出更新指针。当写入待更新数据时，选择写指针作为写入地址来写入待更新数据，同时更新控制模块寄存当前写指针，并将更新指针赋为当前写指针；当需要写入更新数据时，将更新指针作为写入地址写入更新数据。从而，避免了写指针的跳转，提高了系统的稳定性。

2.本发明设置了从外部设备引入FIFO处理芯片的操作控制线，通过该操作控制线上控制信号标识的输入数据性质来控制FIFO处理芯片内部的更新操作，可避免现有技术中FIFO处理芯片的开放和接口模块直接按地址写入数据进行更新操作，从而保证了FIFO处理芯片的独立性。

3.FIFO处理芯片的接口部分只是增加一条操作控制线来传输控制信号，远比现有技术中的接口模块对多位的写指针地址线直接进行赋值和计算的操作简单，使FIFO处理芯片在数据更新时，接口复杂度大大降低。

附图说明

图1为普通FIFO处理芯片组成结构示意图；

图2为现有技术中可以实现数据更新的FIFO处理芯片组成结构示意图；

图3为图2所述FIFO处理芯片完成数据更新的过程示意图；

图4为本发明可实现数据更新的FIFO处理芯片一较佳实施例组成结构示意图；

图5为图4所述FIFO处理芯片完成数据更新的过程图；

图6为图4所述FIFO处理芯片的数据更新方法流程图

具体实施方式

下面结合附图及具体实施例对本发明再作进一步详细的说明。

本发明的主要设计思想为：在FIFO处理芯片内部加入一个更新控制模块和一个写入地址选择器(MUX)；同时从外部引入了一条操作控制线输出控制信号来标识写入数据的性质。当FIFO处理芯片的某个存储区域需要更新时，更新控制模块将当前写指针作为更新指针进行寄存，即寄存更新指针所标识的地址为待更新地址，MUX选择写指针作为写入地址写入数据；当需要写入更新数据时，MUX选择更新指针作为写入地址在所寄存的待更新地址进行数据更新。

图4本发明可实现数据更新的FIFO处理芯片一较佳实施例组成结构示意图。由于本发明涉及数据更新技术，仅对FIFO处理芯片中与写操作有关部分加以改动，其它与读操作有关的部分没有变化。因此图4仅显示了FIFO处理芯片与写操作有关部分的结构关系，以下也仅对于写操作有关的部分加以描述。如图4所示该FIFO处理芯片中与写操作相关的部分主要有：操作控制线401，写指针控制模块402、更新控制模块403、MUX404、缓存模块405、写入数据线406、写信号生成模块407、空满信号生成模块408、译码器a、译码器b、译码器c和译码器d。

其中，操作控制线401从外部设备引入FIFO处理芯片400，用于向FIFO处理芯片400内部输出控制信号来标识写入数据的性质。译码器a、译码器b、译码器c和译码器d接收操作控制线401输出的控制信号，并根据它们所控制的不同功能各自进行译码，输出不同的控制信号。写指针控制模块402接收译码器b输出的控制信号和写信号生成模块407生成的写信号，用于生成并输出写指针。更新控制模块403接收译码器a输出的控制信号、写信号和写指针，用于将当前写指针作为更新指针进行寄存，并将更新指针输出。MUX404接收译码器c输出的控制信号、写指针和更新指针，用于选择写指针或更新指针作为写入地址并输出写入地址。写入数据线406用于从外部设备接收并输出写入数据。缓存模块405接收写信号、写入数据和写入地址，用于按写入地址存储写入数据。空满信号生成模块408接收译码器d输出的控制信号和写信号，生成满信号并输出至FIFO处理芯片400外部和写信号生成模块407。写信号生成模块407，接收满信号和外部设备发送的外部写信号，用于生成并输出写信号。这里，外部设备为与FIFO处理芯片400进行通信、传输数据和控制其操作的设备。

这里，操作控制线401输出的控制信号为两位，其取值及其意义为：00表示写入正常数据；01表示写入待更新数据；10表示写入更新数据；11表示无效。当控制信号为01，译码器a输出有效控制信号，其它条件下，译码器a则输出无效控制信号。如果译码器a输出有效控制信号，并且写信号有效，更新控制模块403将当前写指针作为更新指针进行寄存；否则更新指针保持不变。当两位控制信号为00或01，译码器b输出有效控制信号，其它条件下，译码器b则输出无效控制信号。如果译码器b输出有效控制信号，并且写信号有效，写指针控制模块402将写指针加一；否则写指针不变。当两位控制信号为10时，译码器c输出有效控制信号，其它条件下，译码器c则输出无效控制信号。如果译码器c输出有效控制信号，MUX404选择更新指针作为写入地址；否则选择写指针作为写入地址。

下面结合图4和图5对该芯片完成数据更新的工作原理加以说明。由于图4中写信号生成模块407、空满信号生成模块408和译码器d的工作原理不属本发明重点，所以不再详述。图5为图4所述FIFO处理芯片完成数据更新的过程示意图。写指针箭头和更新指针箭头分别指向的是写指针所标识的地址和更新指针所标识的地址。如图5所示，图中1到10表示的是图4中缓存模块405的十个存储单元。每一次写操作将对其中一个存储单元写入数据。因为以下步骤描述为一个完整的数据更新过程，与写信号是否有效无关，因此设定写信号均有效。具体数据更新步骤如图5所示：

步骤501：当前输入的两位控制信号为00，系统要求写入正常数据。此时图4中译码器a和译码器c发送无效控制信号，译码器b发送有效控制信号。因此，更新控制模块403不进行操作；MUX404选择写指针作为写入地址；写指针所标识的地址为存储单元1的地址，缓存模块405按存储单元1的地址写入正常数据；然后写指针控制模块402将写指针加一再输出至MUX404。

步骤502：当前输入的两位控制信号为00，系统仍要求写入正常数据。图4中译码器a和译码器c发送无效控制信号，译码器b发送有效控制信号。因此同样，更新控制模块403不进行操作；MUX404选择写指针作为写入地址；写指针所标识的地址从右向左依次为存储单元2～4的地址，缓存模块405从右向左依次按存储单元2～4的地址写入正常数据；同时每对一个存储单元写入数据后，写指针控制模块402将写指针加一再输出至MUX404。

步骤503：当前输入的两位控制信号为01，即系统要求写入待更新数据。图4中译码器c发送无效控制信号，译码器a和译码器b发送有效控制信号。因此，更新控制模块403将当前写指针作为更新指针进行寄存；MUX404选择写指针作为写入地址；写指针所标识的地址为存储单元5的地址，缓存模块405按存储单元5的地址写入待更新数据；然后写指针控制模块402将写指针加一再输出至MUX404。

步骤504：当前输入的两位控制信号为00，即系统继续要求写入正常数据。图4中译码器a和译码器c发送无效控制信号，译码器b发送有效控制信号。因此，更新控制模块403不进行操作；MUX404选择写指针作为写入地址；写指针所标识的地址从右向左依次为存储单元6～9的地址，缓存模块405从右向左依次按存储单元6～9的地址写入正常数据；同时每对一个存储单元写入数据后，写指针控制模块402将写指针加一再输出至MUX404。

步骤505：当前输入的两位控制信号为10即系统要求写入更新数据。图4中译码器a和译码器b发送无效控制信号，译码器c发送有效控制信号。因此，更新控制模块403不进行操作；MUX404选择更新指针作为写入地址；更新指针所标识的地址为存储单元5的地址，缓存模块405按存储单元5的地址写入更新数据；但写指针控制模块402不对写指针进行加一操作，即写指针不变，完成更新操作。

基于上述FIFO处理芯片，本发明FIFO处理芯片的数据更新方法如图6所示。该方法从外部设备向FIFO处理芯片内部引入操作控制线输出标识写入数据性质的控制信号，在FIFO处理芯片内部设置生成更新指针的更新控制模块，其主要处理步骤如下：

步骤601：FIFO处理芯片根据控制信号判断当前写入数据是否为待更新数据，如果是，转入步骤602；如果不是，说明当前写入数据可能是正常数据、更新数据或无效数据，转入步骤603。

步骤602：更新控制模块将当前写指针作为更新指针进行寄存，即将更新指针赋为当前写指针；FIFO处理芯片将写指针作为写入地址写入待更新数据，然后写指针控制模块将写指针加一，再返回步骤601判断下一个写入数据性质。

步骤603：FIFO处理芯片根据控制信号判断当前写入数据是否为正常数据，如果是，转入步骤604；如果不是，说明当前写入数据是更新数据或无效数据，转入步骤605。

步骤604：FIFO处理芯片将写指针作为写入地址写入正常数据，然后写指针控制模块将写指针加一；但更新控制模块不进行寄存操作，即更新指针保持不变；再转入步骤601继续判断下一个写入数据性质。

步骤605：FIFO处理芯片根据控制信号判断当前写入数据是否为更新数据，如果是，转入步骤606；如果不是，说明当前写入数据是无效数据，转入步骤607。

步骤606：写指针控制模块不对写指针进行加一操作，即写指针保持不变；FIFO处理芯片将更新指针作为写入地址写入更新数据，数据更新结束。

步骤607：停止写入数据，即FIFO处理芯片停止写操作，写指针控制模块不对写指针进行操作，更新控制模块也不进行寄存操作，即写指针和更新指针均保持不变；再转入步骤601继续判断下一个写入数据性质。

图6是从写入一个待更新数据到写入一个更新数据的处理过程，即对于一个待更新数据进行更新的处理过程。如果FIFO处理芯片有多个数据需要更新的话，每对一个待更新数据进行数据更新结束以后，将重新执行此数据更新流程，从而对下一个待更新数据进行更新。

可见，应用上述可以进行数据更新的FIFO处理芯片以及数据更新方案可以在实现数据更新的同时避免写指针的跳转，保证了FIFO处理芯片的独立性，并大大减小了接口复杂度。

Claims (6)

1. 一种先进先出FIFO处理芯片，包括：

缓存模块，用于接收写入地址和写入数据，按写入地址存储写入数据；

写入数据线，用于从外部设备接收并输出写入数据；

其特征在于，该芯片还包括：

操作控制线，用于从外部设备接收并输出控制信号；

写指针控制模块，用于接收控制信号，生成并输出写指针；

更新控制模块，用于接收控制信号，寄存标识待更新地址的写指针，生成并输出更新指针；

写入地址选择器MUX，用于接收控制信号、写指针和更新指针，选择写指针或更新指针作为写入地址并输出写入地址。

2. 根据权利要求1所述的芯片，其特征在于，在操作控制线与写指针控制模块之间进一步连接有译码器。

3. 根据权利要求1所述的芯片，其特征在于，在操作控制线与更新控制模块之间进一步连接有译码器。

4. 根据权利要求1所述的芯片，其特征在于，在操作控制线与MUX之间进一步连接有译码器。

5. 一种FIFO处理芯片的数据更新方法，其特征在于，在FIFO处理芯片内部设置更新控制模块，该方法还包括以下步骤：

a.根据从外部设备接收的控制信号判断当前写入数据是否为待更新数据，如果是，更新控制模块寄存当前写指针；FIFO处理芯片将写指针作为写入地址写入待更新数据，返回步骤a；否则，转入步骤b；

b.根据控制信号判断当前写入数据是否为更新数据，如果是，将更新控制模块所寄存的写指针作为写入地址写入更新数据，更新结束；否则，返回步骤a。

6. 根据权利要求5所述的方法，其特征在于，步骤a与步骤b之间，进一步包括，根据控制信号判断当前写入数据是否为正常数据，如果是，将写指针作为写入地址写入正常数据，返回步骤a；否则，转入步骤b。

Images