CN104935786B - 一种基于软处理器的图像信号源及其处理图像信号的方法 - Google Patents

一种基于软处理器的图像信号源及其处理图像信号的方法 Download PDF

Info

Publication number
CN104935786B
CN104935786B CN201510282198.1A CN201510282198A CN104935786B CN 104935786 B CN104935786 B CN 104935786B CN 201510282198 A CN201510282198 A CN 201510282198A CN 104935786 B CN104935786 B CN 104935786B
Authority
CN
China
Prior art keywords
image
gate array
module
control
soft processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510282198.1A
Other languages
English (en)
Other versions
CN104935786A (zh
Inventor
彭骞
付文明
叶金平
沈亚非
陈凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN201510282198.1A priority Critical patent/CN104935786B/zh
Publication of CN104935786A publication Critical patent/CN104935786A/zh
Priority to JP2017561953A priority patent/JP6554184B2/ja
Priority to PCT/CN2016/082324 priority patent/WO2016188344A1/zh
Priority to KR1020177037480A priority patent/KR102012120B1/ko
Application granted granted Critical
Publication of CN104935786B publication Critical patent/CN104935786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/25—Management operations performed by the server for facilitating the content distribution or administrating data related to end-users or client devices, e.g. end-user or client device authentication, learning user preferences for recommending movies
    • H04N21/262—Content or additional data distribution scheduling, e.g. sending additional data at off-peak times, updating software modules, calculating the carousel transmission frequency, delaying a video stream transmission, generating play-lists
    • H04N21/26291—Content or additional data distribution scheduling, e.g. sending additional data at off-peak times, updating software modules, calculating the carousel transmission frequency, delaying a video stream transmission, generating play-lists for providing content or additional data updates, e.g. updating software modules, stored at the client
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4331—Caching operations, e.g. of an advertisement for later insertion during playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols

Abstract

本发明公开了一种基于软处理器的图像信号源及其处理图像信号的方法。它包括用于完成图像信号输出、同上位机进行通信的现场可编程门阵列，用于与现场可编程门阵列进行通信完成程序升级、给现场可编程门阵列发送升级程序的复杂可编程逻辑模块和用于对现场可编程门阵列输出的图像文件提供不同的图像输出接口类型的输出接口，所述现场可编程门阵列包括第一软处理器、协议栈和主控制块。本发明图像信号源采用单FPGA的方式，内部嵌入软处理器来实现图像信号处理功能，采用CPLD实现图像信号源的升级程序管理和FPGA的加载启动功能，具有系统架构简单、成本低，系统远程升级速度快，在线、离线输出图像模式传输效率高，图像切换速度快的优点。

Description

一种基于软处理器的图像信号源及其处理图像信号的方法
技术领域
本发明属于图像信号源技术领域，具体涉及一种基于软处理器的图像信号源及其处理图像信号的方法。
背景技术
目前的图像信号源是基于硬处理器(ARM)协同现场可编程门阵列(FPGA)来实现的，基于ARM的图像信号源存在以下缺陷：
1、上电输出第一幅图像时间长，由于ARM架构的信号源图像数据都保存在ARM外围的flash中，所以上电后，ARM要先启动，启动完成后从flash中读出图像数据到ARM的DDR中，再从ARM的DDR中读取数据通过互联总线传速到FPGA的DDR中，FPGA内部控制逻辑块再从FPGA的DDR中读出图像数据输出到图像输出接口，整个处理过程复杂，造成首次上电输出第一幅图时间过长。
2、图像数据传输效率低，无论是在线输出图像信号还是离线输出图像信号，图像信号首先通过ARM处理，ARM处理完成后再通过互联总线的方式传输给FPGA，然后FPGA在根据图像信号输出的类型进行处理后通过不同接口输出，整个处理过程比较繁琐，造成图像信号输出效率过低。
3、架构复杂成本高，ARM架构的图像信号源需要采用ARM加上FPGA来共同完成，造成硬件架构和软件架构都比较复杂，从而提高了硬件和软件开发、维护成本。
4、系统的远程升级速度慢，ARM架构的图像信号源对外的远程连接主要依据ARM的以太网功能，尤其是在进行FPGA程序的远程升级过程中，要先将程序文件通过以太网发送给ARM，ARM在将文件通过串行总线写到FPGA的FLASH中，整个升级过程时间比较慢。
发明内容
本发明的目的就是为了解决上述背景技术存在的不足，提供一种结构简单、成本低、输出图像信号效率高的基于软处理器的图像信号源及其处理图像信号的方法。
本发明采用的技术方案是：一种基于软处理器的图像信号源，包括：
现场可编程门阵列，用于完成图像信号输出、同上位机进行通信；
复杂可编程逻辑模块，用于与现场可编程门阵列进行通信完成程序升级，给现场可编程门阵列发送升级程序；
输出接口，用于对现场可编程门阵列输出的图像文件提供不同的图像输出接口类型；
所述现场可编程门阵列包括：
第一软处理器，用于向现场可编程门阵列内部的各控制块发送控制命令、控制各控制块的工作流程；
协议栈，用于对接收的数据进行解析，将配置信息传输给第一软处理器、图像文件传输给主控制块；
主控制块，用于根据第一软处理器的控制命令对图像文件进行处理、输出图像文件至输出接口。
进一步地，还包括：
以太网收发模块，用于接收来自上位机的数据发送给现场可编程门阵列、接收来自现场可编程门阵列的数据发送给上位机；
外部数据存储模块，用于存储现场可编程门阵列待处理的数据；
Nand存储模块，为复杂可编程逻辑模块外的存储器，用于保存现场可编程门阵列的升级程序文件。
进一步地，所述现场可编程门阵列还包括：
eMMC存储控制块，用于与主控制块进行数据交互，对外部数据存储模块进行读写访问；
DDR缓存控制块，用于与主控制块进行数据交互，对外部数据存储模块进行读写访问；
图像输出控制块，用于与主控制块进行数据交互、针对输出接口的不同设置不同的输出接口类型、输出图像文件。
进一步地，所述复杂可编辑逻辑模块包括：
从外部存储接口控制块，用于与现场可编程门阵列进行总线交互，接收来自现场可编程门阵列的升级程序和命令数据，升级程序转发给Nand存储控制块，命令数据转发给第二软处理器；
第二软处理器，用于向从外部存储接口控制块和Nand存储控制块发送控制命令、控制从外部存储接口控制块和Nand存储控制块的工作流程；
Nand存储控制块，用于根据第二软处理器的控制命令接收来自从外部存储接口控制块的升级程序存储到外部的Nand存储模块中、从外部的Nand存储模块中读取升级程序发送给加载模块；
加载模块，用于接收来自Nand存储控制块的现场可编程门阵列的升级程序，通过外部总线发送给现场可编程门阵列。
进一步地，所述外部数据存储模块包括：
eMMC外部存储模块，用于存储配置信息和图片数据；
DDR外部缓存模块，用于临时存放存储配置信息和图片数据。
进一步地，所述现场可编程门阵列还包括：
主外部存储接口控制块，用于与主控制块进行数据交互，控制外部总线与复杂可编程逻辑模块进行数据传输；
配置模块，用于根据复杂可编程逻辑模块发送的升级程序对现场可编程门阵列进行程序配置完成现场可编程门阵列的启动。
更进一步地，所述输出接口包括：
第一输出接口，用于提供LVDS接口类型的图像输出接口；
第二输出接口，用于提供MIPI接口类型的图像输出接口；
第三输出接口，用于提供DP接口类型的图像输出接口；
第四输出接口，用于提供V-BY-ONE接口类型的图像输出接口。
一种基于上述图像信号源处理图像信号的方法，包括在线图像信号输出操作，操作过程为：
1)上位机通过以太网收发模块向协议栈发送配置信息和图像文件；
2)协议栈将接收配置信息发送到第一软处理器，第一软处理器根据接收到的配置信息配置主控制块和图像输出控制块；
3)协议栈将接收图像文件发送到主控制块，主控制块根据配置信息接收图像文件，将图像文件发送给DDR缓存控制块，通过DDR缓存控制块将图像文件保存到DDR外部缓存模块中；
4)图像文件保存完成后，上位机发送图像输出命令至第一软处理器，第一软处理器根据接收的命令控制主控制块和DDR缓存控制块从DDR外部缓存模块中读取图像文件，发送给图像输出控制块通过配置的输出接口进行同一幅图像输出或者不同图像输出显示。
进一步地，还包括离线图像信号输出操作，操作过程为：
1)上位机通过以太网收发模块向协议栈发送配置信息和图像文件；
2)协议栈将接收的配置信息和图像文件传输到主控制块，主控制块接收到配置信息和图像文件后将配置信息和图像文件发送给DDR缓存控制块，通过DDR缓存控制块将配置信息和图像文件保存到DDR外部缓存模块中；
3)第一软处理器控制主控制块和DDR缓存控制块从DDR外部缓存模块中读取配置信息和图像文件，发送给eMMC存储控制块，eMMC存储控制块将配置信息和图像文件保存到eMMC外部存储模块中；
4)在下次图像信号源单独上电后，第一软处理器通过控制主控制块(33)和eMMC存储控制块从eMMC外部存储模块中读取配置信息，发送给DDR缓存控制块保存到DDR外部缓存模块中，主控制块控制DDR缓存控制块从DDR外部缓存模块中读取配置信息发送至第一软处理器；
5)第一软处理器根据配置信息配置主控制块和图像输出控制块；
6)配置完成后，主控制块控制eMMC存储控制块从eMMC外部存储模块中读取图像文件，发送给DDR缓存控制块保存到DDR外部缓存模块中；
7)主控制块控制DDR缓存控制块从DDR外部缓存模块中读取图像文件，发送给图像输出控制块通过配置的输出接口进行同一幅图像输出或者不同图像输出显示。
更进一步地，还包括图像信号源的升级启动操作，操作步骤为：
1)上位机通过以太网收发模块向协议栈发送升级命令信息，协议栈将接收的升级命令信息发送到第一软处理器，第一软处理器接收到升级命令信息后，通过控制主控制块和主外部存储接口控制块向复杂可编辑逻辑模块中的第二软处理器发送程序升级指令；
2)上位机将图像信号源的升级程序文件通过以太网收发模块发送给协议栈，协议栈将程序文件经过主控制块和DDR缓存控制块保存到DDR外部缓存模块中；
3)第一软处理器收到程序保存完成后，控制主控制块将程序文件从DDR外部缓存模块读出，通过主外部存储接口控制块发送给复杂可编辑逻辑模块中的从外部存储接口控制块；
4)第二软处理器根据程序升级指令控制从外部存储接口控制块接收程序文件，通过Nand存储控制块将程序文件存储到Nand存储模块；
5)在图像信号源上电后，复杂可编辑逻辑模块先自启动，第二软处理器控制Nand存储控制块从Nand存储模块读取程序文件，发送给加载模块；
6)加载模块将程序文件通过外部总线发送给现场可编程门阵列的配置模块，配置模块接收到程序文件后，进行现场可编程门阵列的程序配置，完成升级启动操作。
本发明图像信号源采用单FPGA(现场可编程门阵列)的方式，内部嵌入软处理器来实现图像信号处理功能，采用CPLD(复杂可编程逻辑模块)实现图像信号源的升级程序管理和FPGA的加载启动功能，省却了ARM架构，减少了基于ARM架构信号源处理数据复杂的过程，使得系统远程升级速度快，在线、离线输出图像模式传输效率高，图像切换速度快；并且基于软处理器架构的信号源系统架构简单，硬件成本低，软件开发和维护成本也比较低。
附图说明
图1为本发明的电路框图。
图2为本发明远程升级启动的流程图。
图3为本发明在线图像信号输出的流程图。
图4为本发明离线图像信号输出的流程图。
图中：1-上位机；2-以太网收发模块；3-现场可编程门阵列；31-第一软处理器；32-协议栈；33-主控制块；34-eMMC存储控制块；35-DDR缓存控制块；36-图像输出控制块；37-主外部存储接口控制块；38-配置模块；4-外部存储模块；41-eMMC外部存储模块；42-DDR外部缓存模块；5-复杂可编程逻辑模块；51-从外部存储接口控制块；52-Nand存储控制块；53-第二软处理器；54-加载模块；6-Nand存储模块；7-输出接口；71-第一输出接口；72-第二输出接口；73-第三输出接口；74-第四输出接口。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的详细说明，便于清楚地了解本发明，但它们不对本发明构成限定。
如图1所示，本发明基于软处理器的图像信号源包括以太网收发模块2、现场可编程门阵列3、外部数据存储模块4、复杂可编程逻辑模块5、Nand存储模块6和输出接口7。其各自之间的连接关系为：以太网收发模块2的输入控制端连接上位机1，所述以太网收发模块2的输出控制端连接现场可编程门阵列3的输入控制端；所述现场可编程门阵列3的数据控制端连接外部数据存储模块4的输入端，所述现场可编程门阵列3的图像输出端连接输出接口7的输入端，所述现场可编程门阵列3的接口控制端连接复杂可编程逻辑模块5的输入端，所述现场可编程门阵列3的配置输入端连接复杂可编程逻辑模块5的数据输出端；所述复杂可编程逻辑模块5的数据控制端连接Nand存储模块6的输入端。
上述方案中，现场可编程门阵列3包括第一软处理器31、协议栈32、主控制块33、eMMC存储控制块34、DDR缓存控制块35和图像输出控制块36；所述协议栈32的输入控制端连接上位机1，所述协议栈32的命令输出端连接第一软处理器31的输入端，所述协议栈32的输出控制端主控制块33的输入控制端；所述第一软处理器31的控制端连接主控制块33的命令控制端；所述主控制块33的存储数据控制端连接eMMC存储控制块34的输入端，所述主控制块33的缓存数据控制端连接DDR缓存控制块35的输入端，所述主控制块33的输出端连接图像输出控制块36的输入端；所述图像输出控制块36的输出端输出接口7的输入端。
上述方案中，现场可编程门阵列3还包括主外部存储接口控制块37和配置模块38，所述主控制块33的接口控制端连接主外部存储接口控制块37的输入端，所述主外部存储接口控制块37的输出端连接复杂可编程逻辑模块5的输入端；所述配置模块38的输入端连接复杂可编程逻辑模块35的数据输出端。
上述方案中，外部数据存储模块4包括eMMC外部存储模块41和DDR外部缓存模块42，所述eMMC外部存储模块41的输入端连接eMMC存储控制块34的输出端，所述DDR外部缓存模块42的输入端连接DDR缓存控制块35的输出端。
上述方案中，输出接口7包括第一输出接口71、第二输出接口72、第三输出接口73和第四输出接口74，所述第一输出接口71、第二输出接口72、第三输出接口73和第四输出接口74的输入端分别连接图像输出控制块36的四个输出端。
上述方案中，复杂可编辑逻辑模块5包括从外部存储接口控制块51、第二软处理器52、Nand存储控制块53和加载模块54；所述从外部存储接口控制块51的输入端连接现场可编程门阵列3的接口控制端，所述从外部存储接口控制块51的命令输出端连接第二软处理器52的输入端，所述从外部存储接口控制块51的数据输出端连接Nand存储控制块53的数据输入端，所述第二软处理器52的控制端连接Nand存储控制块53的命令控制端，所述Nand存储控制块53的数据控制端连接Nand存储模块6的输入端，所述Nand存储控制块53的数据输出端连接加载模块54的输入端，所述加载模块54的输出端连接现场可编程门阵列3的配置输入端。
上述方案中，各控制逻辑模块的作用分别如下：
上位机(PC)1用于人机交互、编辑信号源图像输出参数和图像输出的控制、远程升级。
以太网收发模块2，用于接收来自上位机的数据发送给现场可编程门阵列、接收来自现场可编程门阵列的数据发送给上位机。
现场可编程门阵列(FPGA)3：为整个系统的核心部件，内部集成软处理器(nios iiA)和各自定义功能模块完成图像信号输出、同上位机进行通信。
第一软处理器(nios ii A)31：主要功能负责现场可编程门阵列内部各控制块的任务调度、文件系统管理、控制命令的解析和分发以及工作流程控制。
协议栈32：以太网传输协议层，解析以太网传输的数据，命令数据传输给nios iiA，图片数据传输给主控制块。
主控制块33：主要进行大数据量传输，总线的切换和复用；具体用于根据第一软处理器的控制命令对图像文件进行处理、输出图像文件至输出接口。
eMMC(eMMC flash内嵌式记忆体)存储控制块34：主要同主控制块进行数据交互，对eMMC外部储存模块进行读写访问。
eMMC外部存储模块41：外部存储单元，主要用来存储配置信息和图片数据；
DDR(DDR SDRAM双倍速率同步动态随机存储器)缓存控制块35：主要同主控制块进行数据交互，对DDR外部缓存模块进行读写访问。
DDR外部缓存模块42：外部的数据缓存单元，主要用来临时存放系统待处理的数据。
图像输出控制块36：主要同主控制块进行数据交互，针对外部输出接口不同设置不同的输出接口类型、输出图像文件。
主外部存储接口控制块37：主要同主控制块进行数据交互，控制外部总线同CPLD进行数据传输。
配置模块38：用于根据复杂可编程逻辑模块发送的升级程序对现场可编程门阵列进行程序配置完成现场可编程门阵列的启动，属于现场可编程门阵列内部的硬件逻辑配置，现场可编程门阵列首先由配置模块配置后，才能进入初始化状态，然后才能进入用户状态，进入用户状态后才能执行用户操作。
第一输出接口71：主要提供LVDS接口类型的图像输出接口，接口支持1link/2link/4link/8link的LVDS接口类型。
第二输出接口72：主要提供MIPI接口类型的图像输出接口，接口支持4lane/8lane的MIPI DSI接口类型。
第三输出接口73：主要提供DP接口类型的图像输出接口，接口支持4lane/8lane的DP1.2接口类型。
第四输出接口74：主要提供V-BY-ONE接口类型的图像输出接口，接口支持8lane/16lane的V-BY-ONE接口类型。
复杂可编程逻辑模块(CPLD)5：外部挂载存储器用来存储现场可编程门阵列3的程序文件，同现场可编程门阵列3进行通信完成程序升级，给现场可编程门阵列进行程序配置完成现场可编程门阵列的启动。
从外部存储接口控制块51：用于同现场可编程门阵列进行总线交互，接收来自现场可编程门阵列的配置程序和命令数据，配置程序转发给Nand存储控制块，命令数据转发给第二软处理器。
第二软处理器(nios ii B)52：用来处理CPLD内部的任务调度、命令解析和工作流程控制。
Nand(Nand flash快闪记忆体)存储控制块53：用于接收来自从外部存储接口控制块的数据，存储到外部的Nand存储模块中，从外部的Nand存储模块中读取数据发送给加载模块：接收来自第二软处理器的控制命令。
加载模块54：用来接收来自Nand存储控制块的现场可编程门阵列的升级程序，通过外部总线对现场可编程门阵列进行程序配置。
Nand存储模块6：为CPLD外部的存储控制器，用来保存现场可编程门阵列的程序文件。
基于软处理器的图像信号源采用单现场可编程门阵列的方式，内部嵌入nios ii软处理器来实现图像信号源的功能，主要处理信号操作包括远程升级启动操作、在线图像信号输出操作、在线下载图像信息操作、离线图像信号输出操作。
1、远程升级启动操作，如图2所示，操作过程为：
1.1)搭建环境，图像信号源和上位机进行连接。
1.2)上位机1通过以太网收发模块2向协议栈32发送升级命令信息，协议栈32将接收的升级命令信息发送到第一软处理器31，第一软处理器31接收到升级命令信息后，通过控制主控制块33和主外部存储接口控制块37向复杂可编辑逻辑模块5中的第二软处理器52发送程序升级指令。
1.3)上位机1将图像信号源的升级程序文件通过以太网收发模块2发送给协议栈32进行解析，协议栈32将解析后的程序文件经过主控制块33和DDR缓存控制块35保存到DDR外部缓存模块42中。
1.4)第一软处理器31收到程序保存完成后，控制主控制块33和DDR缓存控制块35将程序文件从DDR外部缓存模块42读出，通过主外部存储接口控制块37发送给复杂可编辑逻辑模块5中的从外部存储接口控制块51。
1.5)第二软处理器52根据程序升级指令控制从外部存储接口控制块51接收程序文件，通过Nand存储控制块53将程序文件存储到Nand存储模块6中。
1.6)下次图像信号源上电后，复杂可编程逻辑模块5先进行自启动。
1.7)CPLD启动完成后，CPLD内部的第二软处理器52会根据现场可编程门阵列3的启动程序配置即升级命令信息，控制Nand存储控制块53从Nand存储模块6中读取相应的升级程序文件，发送给加载模块54。
1.8)加载模块54将程序文件通过外部总线的方式发送给现场可编程门阵列3的配置模块38，配置模块38接收到程序文件后，进行现场可编程门阵列的程序配置，完成升级启动操作。
2、在线图像信号输出操作，如图3所示，操作过程为：
2.1)搭建环境，将图像信号源和PC进行连接，打开图像信号源。
2.2)打开上层应用软件，选择在线图像输出操作，针对输出接口类型选择相应的模组信息，点击开始。
2.3)上位机1通过以太网收发模块2向协议栈32发送配置信息和图像文件进行解析。
2.4)协议栈32将解析的配置信息发送到第一软处理器31，第一软处理器31根据接收到的配置信息配置主控制块33的功能切换、设置图像输出控制块36选择输出接口类型，控制各逻辑块的协同工作。
2.5)第一软处理器31信息配置完成后，协议栈32将解析的图像文件发送到主控制块33，主控制块33接收到图像文件后将图像文件发送给DDR缓存控制块35，通过DDR缓存控制块35将图像文件写入到DDR外部缓存模块42中。
2.6)图像文件保存完成后，上位机1发送图像输出命令至第一软处理器31，第一软处理器31根据接收的命令控制主控制块33和DDR缓存控制块35从DDR外部缓存模块42中读取图像文件，发送给图像输出控制块36，图像输出控制块36通过配置的输出接口进行同一幅图像输出或者不同图像输出显示；当第一软处理器31接收到图像切换命令时，则根据命令的不同控制图像输出控制块36从DDR外部缓存模块35中读取不同的图像文件，进行输出显示；如果没有接收到图像切换命令，则保持当前画面输出显示。
3、离线图像信号输出操作：离线输出操作分为在线下载和离线输出两部分，在线下载即通过上位机下发图像文件和配置信息存储到现场可编程门阵列外部的存储区(eMMC外部存储模块)，然后在下次图像信号源离线开电的情况下再读取图像文件通过相应的接口进行输出，如图4所示，具体过程为：
3.1)搭建环境，图像信号源和上位机进行连接，打开图像信号源。
3.2)打开上层应用软件，选择下载图像信息操作，针对输出接口类型选择相应的模组信息，点击开始。
3.3)上位机1通过以太网收发模块2向协议栈32发送配置信息和图像文件进行解析。
3.4)协议栈32将解析的配置信息和图像文件发送到主控制块33，主控制块33接收到配置信息和图像文件后，发送给DDR缓存控制块35，通过DDR缓存控制块35将配置信息和图像文件写入到DDR外部缓存模块42中。
3.5)第一软处理器31控制主控制块33和DDR缓存控制块35从DDR外部缓存模块42中读取配置信息和图像文件，发送给eMMC存储控制块34，eMMC存储控制块34将配置信息和图像文件保存到eMMC外部存储模块41中，实现在线下载。
3.6)在下次图像信号源单独上电后，第一软处理器31通过控制主控制块33和eMMC存储控制块34从eMMC外部存储模块41中读取配置信息，发送给DDR缓存控制块35保存到DDR外部缓存模块42中，主控制块33再控制DDR缓存控制块35从DDR外部缓存模块42中读取配置信息发送至第一软处理器31。
3.7)第一软处理器31根据配置信息配置主控制块33的功能切换、配置图像输出控制块36选择输出接口类型。
3.8)配置完成后，主控制块33控制eMMC存储控制块34从eMMC外部存储模块41中读取图像文件，发送给DDR缓存控制块35保存到DDR外部缓存模块42中。
3.9)主控制块33控制DDR缓存控制块35从DDR外部缓存模块42中读取图像文件，发送给图像输出控制块36，图像输出控制块36通过配置的输出接口进行同一幅图像输出或者不同图像输出显示。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (9)

1.一种基于软处理器的图像信号源，其特征在于，包括：
现场可编程门阵列(3)，用于完成图像信号输出、同上位机进行通信；
复杂可编程逻辑模块(5)，用于与现场可编程门阵列进行通信完成程序升级，给现场可编程门阵列发送升级程序；
输出接口(7)，用于对现场可编程门阵列输出的图像文件提供不同的图像输出接口类型；
所述现场可编程门阵列(3)包括：
第一软处理器(31)，用于向现场可编程门阵列内部的各控制块发送控制命令、控制各控制块的工作流程；
协议栈(32)，用于对接收的数据进行解析，将配置信息传输给第一软处理器、图像文件传输给主控制块；
主控制块(33)，用于根据第一软处理器的控制命令对图像文件进行处理、输出图像文件至输出接口；
所述复杂可编辑逻辑模块包括：
从外部存储接口控制块，用于与现场可编程门阵列进行总线交互，接收来自现场可编程门阵列的升级程序和命令数据，升级程序转发给Nand存储控制块，命令数据转发给第二软处理器；
第二软处理器，用于向从外部存储接口控制块和Nand存储控制块发送控制命令、控制从外部存储接口控制块和Nand存储控制块的工作流程；
Nand存储控制块，用于根据第二软处理器的控制命令接收来自从外部存储接口控制块的升级程序存储到外部的Nand存储模块中、从外部的Nand存储模块中读取升级程序发送给加载模块；
加载模块，用于接收来自Nand存储控制块的现场可编程门阵列的升级程序，通过外部总线发送给现场可编程门阵列。
2.根据权利要求1所述的一种基于软处理器的图像信号源，其特征在于，还包括：
以太网收发模块(2)，用于接收来自上位机的数据发送给现场可编程门阵列、接收来自现场可编程门阵列的数据发送给上位机；
外部数据存储模块(4)，用于存储现场可编程门阵列待处理的数据；
Nand存储模块(6)，为复杂可编程逻辑模块外的存储器，用于保存现场可编程门阵列的升级程序文件。
3.根据权利要求2所述的一种基于软处理器的图像信号源，其特征在于，所述现场可编程门阵列(3)还包括：
eMMC存储控制块(34)，用于与主控制块进行数据交互，对外部数据存储模块进行读写访问；
DDR缓存控制块(35)，用于与主控制块进行数据交互，对外部数据存储模块进行读写访问；
图像输出控制块(36)，用于与主控制块进行数据交互、针对输出接口的不同设置不同的输出接口类型、输出图像文件。
4.根据权利要求2所述的一种基于软处理器的图像信号源，其特征在于，所述外部数据存储模块(4)包括：
eMMC外部存储模块(41)，用于存储配置信息和图片数据；
DDR外部缓存模块(42)，用于临时存放存储配置信息和图片数据。
5.根据权利要求1所述的一种基于软处理器的图像信号源，其特征在于，所述现场可编程门阵列(3)还包括：
主外部存储接口控制块(37)，用于与主控制块进行数据交互，控制外部总线与复杂可编程逻辑模块进行数据传输；
配置模块(38)，用于根据复杂可编程逻辑模块发送的升级程序对现场可编程门阵列进行程序配置完成现场可编程门阵列的启动。
6.根据权利要求1所述的一种基于软处理器的图像信号源，其特征在于，所述输出接口(7)包括：
第一输出接口(71)，用于提供LVDS接口类型的图像输出接口；
第二输出接口(72)，用于提供MIPI接口类型的图像输出接口；
第三输出接口(73)，用于提供DP接口类型的图像输出接口；
第四输出接口(74)，用于提供V-BY-ONE接口类型的图像输出接口。
7.一种基于权利要求1-6任意一项所述的图像信号源处理图像信号的方法，其特征在于，包括在线图像信号输出操作，操作过程为：
1)上位机(1)通过以太网收发模块(2)向协议栈(32)发送配置信息和图像文件；
2)协议栈(32)将接收配置信息发送到第一软处理器(31)，第一软处理器(31)根据接收到的配置信息配置主控制块和图像输出控制块；
3)协议栈(32)将接收图像文件发送到主控制块(33)，主控制块(33)根据配置信息接收图像文件，将图像文件发送给DDR缓存控制块(35)，通过DDR缓存控制块(35)将图像文件保存到DDR外部缓存模块(42)中；
4)图像文件保存完成后，上位机(1)发送图像输出命令至第一软处理器(31)，第一软处理器(31)根据接收的命令控制主控制块(33)和DDR缓存控制块(35)从DDR外部缓存模块(42)中读取图像文件，发送给图像输出控制块(36)通过配置的输出接口进行同一幅图像输出或者不同图像输出显示。
8.根据权利要求7所述的一种图像信号源处理图像信号的方法，其特征在于，还包括离线图像信号输出操作，操作过程为：
1)上位机(1)通过以太网收发模块(2)向协议栈(32)发送配置信息和图像文件；
2)协议栈(32) 将接收的配置信息和图像文件传输到主控制块(33)，主控制块(33)接收到配置信息和图像文件后将配置信息和图像文件发送给DDR缓存控制块(35)，通过DDR缓存控制块(35)将配置信息和图像文件保存到DDR外部缓存模块(42)中；
3)第一软处理器(31)控制主控制块(33)和DDR缓存控制块(35)从DDR外部缓存模块(42)中读取配置信息和图像文件，发送给eMMC存储控制块(34)，eMMC存储控制块(34)将配置信息和图像文件保存到eMMC外部存储模块(41)中；
4)在下次图像信号源单独上电后，第一软处理器(31)通过控制主控制块(33)和eMMC存储控制块(34)从eMMC外部存储模块(41)中读取配置信息，发送给DDR缓存控制块(35)保存到DDR外部缓存模块(42)中，主控制块(33)控制DDR缓存控制块(35)从DDR外部缓存模块(42)中读取配置信息发送至第一软处理器(31)；
5)第一软处理器(31)根据配置信息配置主控制块和图像输出控制块；
6)配置完成后，主控制块(33)控制eMMC存储控制块(34)从eMMC外部存储模块(41)中读取图像文件，发送给DDR缓存控制块(35)保存到DDR外部缓存模块(42)中；
7)主控制块(33)控制DDR缓存控制块(35)从DDR外部缓存模块(42)中读取图像文件，发送给图像输出控制块(36)通过配置的输出接口进行同一幅图像输出或者不同图像输出显示。
9.根据权利要求7所述的一种图像信号源处理图像信号的方法，其特征在于，还包括图像信号源的升级启动操作，操作步骤为：
1)上位机(1)通过以太网收发模块(2)向协议栈(32)发送升级命令信息，协议栈(32)将接收的升级命令信息发送到第一软处理器(31)，第一软处理器(31)接收到升级命令信息后，通过控制主控制块(33)和主外部存储接口控制块(37)向复杂可编辑逻辑模块中的第二软处理器(52)发送程序升级指令；
2)上位机(1)将图像信号源的升级程序文件通过以太网收发模块(2)发送给协议栈(32)，协议栈将程序文件经过主控制块(33)和DDR缓存控制块(35)保存到DDR外部缓存模块(42)中；
3)第一软处理器(31)收到程序保存完成后，控制主控制块(33)将程序文件从DDR外部缓存模块(42)读出，通过主外部存储接口控制块(37)发送给复杂可编辑逻辑模块中的从外部存储接口控制块(51)；
4)第二软处理器(52)根据程序升级指令控制从外部存储接口控制块(51)接收程序文件，通过Nand存储控制块(53)将程序文件存储到Nand存储模块(6)；
5)在图像信号源上电后，复杂可编辑逻辑模块(5)先自启动，第二软处理器(52)控制Nand存储控制块(53)从Nand存储模块(6)读取程序文件，发送给加载模块(54)；
6)加载模块(54)将程序文件通过外部总线发送给现场可编程门阵列的配置模块(38)，配置模块(38)接收到程序文件后，进行现场可编程门阵列(3)的程序配置，完成升级启动操作。
CN201510282198.1A 2015-05-28 2015-05-28 一种基于软处理器的图像信号源及其处理图像信号的方法 Active CN104935786B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510282198.1A CN104935786B (zh) 2015-05-28 2015-05-28 一种基于软处理器的图像信号源及其处理图像信号的方法
JP2017561953A JP6554184B2 (ja) 2015-05-28 2016-05-17 ソフトプロセッサベースの画像信号ソースシステムおよび画像信号処理方法
PCT/CN2016/082324 WO2016188344A1 (zh) 2015-05-28 2016-05-17 一种基于软处理器的图像信号源及其处理图像信号的方法
KR1020177037480A KR102012120B1 (ko) 2015-05-28 2016-05-17 소프트 프로세서 기반의 이미지 신호 소스 및 이미지 신호 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510282198.1A CN104935786B (zh) 2015-05-28 2015-05-28 一种基于软处理器的图像信号源及其处理图像信号的方法

Publications (2)

Publication Number Publication Date
CN104935786A CN104935786A (zh) 2015-09-23
CN104935786B true CN104935786B (zh) 2018-03-27

Family

ID=54122734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510282198.1A Active CN104935786B (zh) 2015-05-28 2015-05-28 一种基于软处理器的图像信号源及其处理图像信号的方法

Country Status (4)

Country Link
JP (1) JP6554184B2 (zh)
KR (1) KR102012120B1 (zh)
CN (1) CN104935786B (zh)
WO (1) WO2016188344A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935786B (zh) * 2015-05-28 2018-03-27 武汉精测电子集团股份有限公司 一种基于软处理器的图像信号源及其处理图像信号的方法
CN105573789B (zh) * 2015-09-07 2017-08-08 武汉精测电子技术股份有限公司 基于软核处理器的fpga多镜像升级加载方法及装置
CN105704543A (zh) * 2016-01-26 2016-06-22 武汉精测电子技术股份有限公司 一种便携式图像信号源及其控制方法
CN107071324A (zh) * 2017-01-25 2017-08-18 上海电气集团股份有限公司 一种视觉图像处理系统及其设计方法
CN108933841A (zh) * 2017-05-27 2018-12-04 嘉兴鹏武电子科技有限公司 一种射频前端设备的控制方法及装置
CN108228127B (zh) * 2018-01-09 2022-07-01 武汉精测电子集团股份有限公司 用于产生spi接口图形信号的装置及图形信号发生器
CN112114836A (zh) * 2019-06-19 2020-12-22 西安诺瓦星云科技股份有限公司 文件更新方法、装置及系统、存储介质和显示箱体
CN110730304B (zh) * 2019-10-25 2022-06-28 北京凯视佳光电设备有限公司 一种加速图像采集和显示的智能相机
CN112486515B (zh) * 2020-11-29 2022-09-30 中国航空工业集团公司洛阳电光设备研究所 一种基于1K-XModem协议的FPGA软件在线升级方法
CN113867836A (zh) * 2021-09-24 2021-12-31 哈尔滨工程大学 用于fpga的装置、程序动态加载方法及数据传输方法
CN115167885B (zh) * 2022-08-03 2024-02-06 江苏新质信息科技有限公司 一种多fpga系统的上电后程序加载方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923840A (zh) * 2010-06-12 2010-12-22 武汉大学 基于可编程逻辑器件的大容量超高速图像数字信号发生器
CN102136970A (zh) * 2011-02-22 2011-07-27 北京航空航天大学 基于lxi的并行多通道可重构仪器
CN102158728A (zh) * 2011-04-08 2011-08-17 北京理工大学 视频图像处理系统延时检测方法
CN104199707A (zh) * 2014-09-12 2014-12-10 武汉精测电子技术股份有限公司 对fpga进行升级的系统和方法
CN104407885A (zh) * 2014-10-31 2015-03-11 武汉精测电子技术股份有限公司 同时对多台图形发生器内的fpga进行程序加载的方法
CN104572211A (zh) * 2015-01-23 2015-04-29 武汉精测电子技术股份有限公司 基于arm的fpga程序多镜像加载方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202236A (ja) * 2000-01-20 2001-07-27 Fuji Xerox Co Ltd プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法
JP2005035396A (ja) * 2003-07-15 2005-02-10 Stanley Electric Co Ltd 車載用情報処理装置
CN101751881B (zh) * 2008-12-10 2012-07-04 群康科技(深圳)有限公司 外接图像信号源的液晶显示装置
CN101625754A (zh) * 2009-08-05 2010-01-13 黄以华 一种基于fpga的图像处理系统
JP5423419B2 (ja) * 2010-01-21 2014-02-19 富士ゼロックス株式会社 データ処理装置
CN104935786B (zh) * 2015-05-28 2018-03-27 武汉精测电子集团股份有限公司 一种基于软处理器的图像信号源及其处理图像信号的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923840A (zh) * 2010-06-12 2010-12-22 武汉大学 基于可编程逻辑器件的大容量超高速图像数字信号发生器
CN102136970A (zh) * 2011-02-22 2011-07-27 北京航空航天大学 基于lxi的并行多通道可重构仪器
CN102158728A (zh) * 2011-04-08 2011-08-17 北京理工大学 视频图像处理系统延时检测方法
CN104199707A (zh) * 2014-09-12 2014-12-10 武汉精测电子技术股份有限公司 对fpga进行升级的系统和方法
CN104407885A (zh) * 2014-10-31 2015-03-11 武汉精测电子技术股份有限公司 同时对多台图形发生器内的fpga进行程序加载的方法
CN104572211A (zh) * 2015-01-23 2015-04-29 武汉精测电子技术股份有限公司 基于arm的fpga程序多镜像加载方法

Also Published As

Publication number Publication date
KR20180012327A (ko) 2018-02-05
JP2018523205A (ja) 2018-08-16
CN104935786A (zh) 2015-09-23
KR102012120B1 (ko) 2019-08-19
JP6554184B2 (ja) 2019-07-31
WO2016188344A1 (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
CN104935786B (zh) 一种基于软处理器的图像信号源及其处理图像信号的方法
CN105573789B (zh) 基于软核处理器的fpga多镜像升级加载方法及装置
CN102609286B (zh) 一种基于处理器控制的fpga配置程序远程更新系统及其方法
CN103971325A (zh) 可动态配置的流水线预处理器
CN101783812A (zh) 一种基于网络的fpga配置系统及配置方法
JP2009528584A5 (zh)
CN109313617A (zh) 负载减少的非易失性存储器接口
CN107977217A (zh) 在线加载xilinx-fpga多版本更新程序的方法
CN102609287A (zh) 一种通过cpu远程更新fpga的装置及其方法
CN107918545A (zh) 一种基于zynq的远程升级系统及其实现方法
CN106843959A (zh) 一种fpga远程更新装置及方法
CN110083554A (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN102667649A (zh) 基于多处理器的可编程逻辑控制器及其操作方法
CN106557442B (zh) 一种芯片系统
CN100498708C (zh) 一种通过个人计算机进行固件下载的方法及装置
CN107038040A (zh) 基于pcie的fpga更新系统及更新方法
CN101548328B (zh) 用于捕获串行输入数据的设备和方法
CN107562437A (zh) 一种基于MicroBlaze软核的FPGA在线升级的系统及方法
CN106293843A (zh) 一种数据加载系统
CN109308030A (zh) 一种基于EtherCAT总线的伺服驱动控制系统
CN108139916A (zh) 可编程逻辑设备的多阶段引导映像加载和配置
CN106843918A (zh) 对包括arm芯片、dsp芯片和fpga芯片的嵌入式系统进行程序更新的方法
CN108108191A (zh) 一种soc芯片及soc芯片cpu指令集的配置方法
CN104461933B (zh) 内存管理方法及其装置
CN106383726A (zh) 一种基于图像视频传输接口的讯号适配器升级方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 430070 Hubei Province, Wuhan city Hongshan District Road No. 48 bookstore (North Industrial Park) 1 building 11 layer

Applicant after: Wuhan fine test electronics group Limited by Share Ltd

Address before: 430070 Hongshan entrepreneurship center, No. 53, Nanhu Avenue, Hongshan District, Wuhan, Hubei Province, 4

Applicant before: Wuhan Jingce Electronic Technology Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant