CN101625754A

CN101625754A - 一种基于fpga的图像处理系统

Info

Publication number: CN101625754A
Application number: CN200910041680A
Authority: CN
Inventors: 黄以华; 凌国俊; 凌紫皓
Original assignee: Individual
Current assignee: Individual
Priority date: 2009-08-05
Filing date: 2009-08-05
Publication date: 2010-01-13

Abstract

本发明公开了一种基于FPGA的图像处理系统，包括一个图像处理芯片FPGA模块，所述的FPGA包括ARM接口模块、SDRAM控制模块、命令解释模块、显示控制模块和总线仲裁模块，所述的FPGA的ARM接口模块还连接有主控制器，所述的主控制器是ARM微处理器。本发明既利用了ARM微处理器拥有丰富的指令集，编程灵活的特点，又发挥了FPGA在速度和并行运算方面的优势，兼顾了两者的优点又能各展所长，因此提高了系统的效率、系统的灵活性和可升级性。

Description

一种基于FPGA的图像处理系统

技术领域

本发明涉及一种图像处理系统，具体地涉及一种基于FPGA芯片作为图像处理器的图像处理系统。

背景技术

目前几种图像处理的硬件实现方法：(1)专用标准电路(2)专用集成电路(3)数字信号处理器(4)现场可编程门阵列。

(1)专用标准电路(ASSP)

专用标准电路(ASSP)是通用的标准器件，当图像处理算法和标准有所改变或有新的算法和标准提出时，ASSP则显得升级困难，难以快速地适应技术的发展。同时，ASSP不允许产品的定制化，这样使得开发者需要额外的硬件来定制自己的产品以体现产品的差异性，增加了成本，降低了性能。另外，采用ASSP后开发者无法拥有产品的全部知识产权。

(2)专用集成电路(ASIC)

专用集成电路是为某一具体应用而专门设计的IC。与购买的现货供应的成品IC不同，ASIC能够按照设计要求进行设计和制造。它将根据用户的要求或者产品的需求，将一些常用的信号处理算法(如FFT、卷积相关等)嵌入到芯片内部，实现特定的功能。ASIC的产生是相对于通用数字集成电路来说的。随着电路的规模变大，搭建的系统就很难针对用户的特殊要求而改变。而ASIC的出现则是解决这一问题，它为了满足现今部分电子通信产品的特殊性和速度性。当一些图像处理算法难以采用通用处理器和DSP满足其速度要求时，则必须采用专用集成电路来实现。由此可见ASIC是众多方案中算法实现最快的。但是由于ASIC的专用性，这使得它有以下缺点：开发周期长。设计从前端设计、验证到后端设计、最后成品，这需要一个较长的时间；成本昂贵。设计的前端需要用FPGA进行原型验证，后端设计需要流片，而流片的价格则是相当昂贵；缺乏设计灵活性。由于ASIC是为特定用户而设计的，当芯片投产后发现内部有硬件错误时，投产方只能回收产品，并重复设计的流程以求排除错误。由于ASIC这几个缺点存在，严重制约了它的发展，在实际应用当中容易产生瓶颈。这也限制了它在图像处理系统当中的应用与发展。

(3)数字信号处理器(DSP)

数字信号处理器是一种针对于实时数字信号处理操作的特殊形式的微处理器，如数字滤波器和傅立叶变换(FFT)。DSP具有运行时可被存取的快速硬件乘法单元。这允许使用硬件对数据执行乘法操作，而这一点在缺少硬件乘法器的通用处理器上实现是不可能的(通用处理器通过在软件上使用移位操作和循环加法操作来执行乘法运算，导致执行速度变慢)。由于数字信号处理器是专门为信号处理而设计的，所以它在这方面的处理能力特别高，甚至比最快的CPU还快上十倍。之所以有这样高的速度是因为DSP内部采用专用硬件实现一些数字信号处理常用的运算。但是由于DSP只是对某些特定的运算提供硬件优化，本质上指令还是串行执行的，在处理速度上仍不能够满足众多算法的需要，而同时采用多片DSP将带来系统分割和调试的困难，增加系统的不稳定性及生产成本。

(3)现场可编程门阵列(FPGA)

现场可编程门阵列(FPGA)也称为可编程ASIC。它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA一般采用SRAM工艺，其集成度很高，从几万门到数千万门。FPGA的基本组成部分由可编程输入/输出单元，基本可编程逻辑单元，嵌入式块RAM，丰富的布线资源，底层嵌入功能单元，内嵌专用硬核等等。对比ASIC，现场可编程门阵列灵活性和通用性高很多。用户可以在现场对其进行逻辑功能修改。此外FPGA在设计上能实现并行处理，因此它对于采用串行指令执行的DSP来说，具有灵活性。而且在图像处理的速度上，由于FPGA是并行处理，它完成同样一个算法所花的时间比DSP少。此外，FPGA的通用性较强，相对与ASIC来说开发周期短、成本低，且易于维护和扩展，适合实时信号处理。现今，随着电子技术的日新月异，芯片制造工艺和内部集成度的提高，出现了数百万门的高性能FPGA，内嵌了微处理器核、高速I/O等。FPGA凭借它的这些新的优势，被越来越多的图像处理系统所采用。

可见，目前的图像处理系统可选用ASSP、ASIC或DSP，但这三种方法都有各自的缺点：ASSP缺乏灵活性又难以升级；ASIC开发周期长，成本高；DSP难以满足特定的需求。相比之下，FPGA开发成本较低和灵活性较高。而且，如今涌现了一些新的解决方案，它并不是基于以上四种的某一种技术，而是与微控制器协调，形成一个功能强大的图像处理系统。一般有MCU+DSP，DSP+FPGA，MCU+FPGA。

发明内容

针对上述各种图像处理系统的缺点和不足，本发明提出一种基于FPGA的图像处理系统，它既利用了ARM微处理器拥有丰富的指令集，编程灵活的特点，又发挥了FPGA在速度和并行运算方面的优势以及其可重复配置的特点，兼顾了两者的优点又能各展所长，因此提高了系统的效率、系统的灵活性和可升级性，缩短了开发周期，降低了开发成本。

为解决上述技术问题，本发明所提供的技术方案包括：一种基于FPGA的图像处理系统，包括一个图像处理芯片FPGA模块，所述的FPGA包括ARM接口模块、SDRAM控制模块、命令解释模块、显示控制模块和总线仲裁模块，所述的FPGA的ARM接口模块还连接有主控制器，所述的主控制器是ARM微处理器。

进一步：在上述基于FPGA的图像处理系统中，所述的ARM是一个32位的ARM嵌入式微控制器模块，一个FPGA图像处理模块，其中主控制器ARM微处理器用于调度图像数据和图像处理命令及控制图像处理。所述图像处理系统的FPGA作为系统的执行单元，用于对图像命令进行解释，并根据命令对图像进行处理和输出显示。所述的FPGA作为ARM的外设，挂接到ARM总线上，并映射到ARM的存储空间，使得ARM能够将图像数据和自定义的图像命令发送给FPGA进行处理。所述的ARM外接一片FLASH用于启动ARM及存放图像数据，两片SDRAM作为内存，用于程序的运行。所述ARM接口模块用于与主控制器ARM通信；SDRAM控制模块用于对FPGA模块中的SDRAM进行读写；命令解释模块用于解释图像处理命令并处理图像数据；显示控制模块用于输出处理后的图像到CRT显示器；总线仲裁模块用于对FPGA内部各个模块对总线的申请进行排序，给各模块分配总线使用权。所述的各个模块采用共享总线的互联方式挂接到WISHBONE总线上，实现各模块的连接及数据的交换。所述的FPGA内部WISHBONE总线的时钟频率采用100MHZ，SDRAM控制器时钟频率采用133MHZ，显示控制器时钟频率采用25MHZ。FPGA很好地处理跨时钟域问题，使得3个时钟在实现上互不干扰。所述的FPGA外接一片SDRAM作为图像处理命令及图像数据的存储空间，一片DAC数模转换器用于完成图像数据的数模转换并输出给CRT显示。

再进一步：在上述基于FPGA的图像处理系统中，所述的ARM主控制器采用任意公司生产的ARM芯片均可。所述的FPGA采用任意公司生产的FPGA芯片均可。

与现有技术相比，本发明提供的一种基于FPGA的图像处理系统，所述的FPGA的ARM接口模块还连接有主控制器，所述的主控制器是ARM微处理器。ARM微处理器在高性能和低功耗特性方面提供最佳的性能，所以该图像处理系统利用了ARM拥有的丰富指令集，编程灵活的特点，又发挥了FPGA在速度和并行运算方面的优势以及其可重复配置的特点，兼顾了两者的优点又能各展所长，因此提高了系统的效率、系统的灵活性和可升级性，缩短了开发周期，降低了开发成本。

附图说明

附图1是本发明系统硬件结构示意图；

附图2是本发明图像处理的流程示意图。

具体实施方式

下面将结合附图对本发明系统作进一步详细的说明。

一种基于FPGA的图像处理系统，包括一个图像处理芯片FPGA模块，所述的FPGA包括ARM接口模块、SDRAM控制模块、命令解释模块、显示控制模块和总线仲裁模块，所述的FPGA的ARM接口模块还连接有主控制器，所述的主控制器是ARM微处理器。如图1所示。其中，采用ARM微处理器作为系统的主控制器，即采用了嵌入式微控制器模块，采用FPGA芯片作为图像处理器。

进一步：在上述基于FPGA的图像处理系统中，所述的ARM指的是ARM嵌入式微控制器模块，一个FPGA图像处理模块，其中主控制器ARM微处理器用于调度图像数据和图像处理命令及控制图像处理。所述图像处理系统的FPGA作为系统的执行单元，用于对图像命令进行解释，并根据命令对图像进行处理和输出显示。所述的FPGA作为ARM的外设，挂接到ARM总线上，并映射到ARM的存储空间，使得ARM能够将图像数据和自定义的图像命令发送给FPGA进行处理。所述的ARM外接一片FLASH用于启动ARM及存放图像数据，两片SDRAM作为内存，用于程序的运行。所述ARM接口模块用于与主控制器AM通信；SDRAM控制模块用于对FPGA模块中的SDRAM进行读写；命令解释模块用于解释图像处理命令并处理图像数据；显示控制模块用于输出处理后的图像到CRT显示器；总线仲裁模块用于对FPGA内部各个模块对总线的申请进行排序，给各模块分配总线使用权。所述的各个模块采用共享总线的互联方式挂接到WISHBONE总线上，实现各模块的连接及数据的交换。所述的FPGA内部WISHBONE总线的时钟频率采用100MHZ，SDRAM控制器时钟频率采用133MHZ，显示控制器时钟频率采用25MHZ。FPGA很好地处理跨时钟域问题，使得3个时钟在实现上互不干扰。所述的FPGA外接一片SDRAM作为图像处理命令及图像数据的存储空间，一片DAC数模转换器用于完成图像数据的数模转换并输出给CRT显示。

所述的基于FPGA的图像处理系统进行一次图像处理的流程如图2所示，其步骤如下：

(步骤201)系统上电，AM与FPGA完成各自的配置。完成配置后，FPGA发出配置完成信号；AM接收到该信号后对FPGA复位。

(步骤202)AM将对FPGA内部模块的配置寄存器进行初始化。

(步骤203)AM将待处理图像数据传输给FPGA以存储到SDRAM。待图像数据传送完毕，ARM将图像处理命令传输给FPGA以存储到SDRAM。

(步骤204)FPGA读取SDRAM的图像处理命令和数据，进行命令解析，并根据命令处理图像数据。

(步骤205)通过DAC将处理后的图像进行数模转换，然后送到CRT显示器显示。最后返回步骤203，继续进行下一次的图像处理。

上述给出了本发明的一个具体实施方式，但是上述实施例中的各个嵌入式模块和IP核(具有特定功能的电路硬件组合体)功能的选取和实现可以有多种方式，本领域的技术人员可根据实际情况选择合适的实现方式。总之，本领域的技术人员可以对本发明的基于FPGA的图像处理系统进行的各种改动和变型而不脱离本发明的精神和范围，而本发明也意图包含这些改动和变型在内。

Claims

1、一种基于FPGA的图像处理系统，包括一个图像处理芯片FPGA模块，所述的FPGA包括ARM接口模块、SDRAM控制模块、命令解释模块、显示控制模块和总线仲裁模块，其特征在于：所述的FPGA的ARM接口模块还连接有主控制器，所述的主控制器是ARM微处理器。

2、根据权利要求1所述的基于FPGA的图像处理系统，其特征在于：所述的FPGA作为ARM的外设，挂接到ARM总线上，并映射到ARM的存储空间，使得ARM能够将图像数据和自定义的图像命令发送给FPGA进行处理。

3、根据权利要求2所述的基于FPGA的图像处理系统，其特征在于：所述的ARM外接一片FLASH用于启动ARM及存放图像数据，两片SDRAM作为内存，用于程序的运行。

4、根据权利要求3所述的基于FPGA的图像处理系统，其特征在于：所述的ARM接口模块用于与主控制器ARM通信；SDRAM控制模块用于对FPGA模块中的SDRAM进行读写；命令解释模块用于解释图像处理命令并处理图像数据；显示控制模块用于输出处理后的图像到CRT显示器；总线仲裁模块用于对FPGA内部各个模块对总线的申请进行排序，给各模块分配总线使用权。所述的各个模块采用共享总线的互联方式挂接到WISHBONE总线上，实现各模块的连接及数据的交换。

5、根据权利要求4所述的基于FPGA的图像处理系统，其特征在于：所述的FPGA内部WISHBONE总线的时钟频率采用100MHZ，SDRAM控制器时钟频率采用133MHZ，显示控制器时钟频率采用25MHZ。

6、根据权利要求5所述的基于FPGA的图像处理系统，其特征在于：所述的FPGA通过SDRAM控制模块外接SDRAM，SDRAM作为图像处理命令及图像数据的存储空间；通过显示控制模块外接DAC数模转换器，DAC用于完成图像数据的数模转换并输出给CRT显示。