CN114531161B - 一种多模列表维特比实现方法及译码器 - Google Patents

一种多模列表维特比实现方法及译码器 Download PDF

Info

Publication number
CN114531161B
CN114531161B CN202210169716.9A CN202210169716A CN114531161B CN 114531161 B CN114531161 B CN 114531161B CN 202210169716 A CN202210169716 A CN 202210169716A CN 114531161 B CN114531161 B CN 114531161B
Authority
CN
China
Prior art keywords
mode
decoding
path metric
values
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210169716.9A
Other languages
English (en)
Other versions
CN114531161A (zh
Inventor
钟振祥
傅晓宇
强祺洋
马天一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210169716.9A priority Critical patent/CN114531161B/zh
Publication of CN114531161A publication Critical patent/CN114531161A/zh
Application granted granted Critical
Publication of CN114531161B publication Critical patent/CN114531161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种多模列表维特比实现方法及译码器，具体通过兼容NB‑IoT系统中的(3，1，7)咬尾卷积码和BLE5.2系统中的(2，1，4)卷积码等两种模式，提高译码器的灵活性和适用性，并通过资源复用降低硬件面积与功耗；同时在物联网与窄带系统中引入列表维特比算法，通过记录8条候选幸存路径，并对其分别进行CRC校验判决，从而获得比传统维特比算法更优的性能。

Description

一种多模列表维特比实现方法及译码器
技术领域
本发明属于通信数字信号处理领域，具体涉及基于NB-IoT系统和基于BLE5.2系统的无线通信抗干扰、物理层信道纠错以及卷积码译码技术。
背景技术
随着现代无线通信系统的发展，高速传输和高可靠性成为无线通信领域主要关注的两个方面，其中高可靠性尤为重要，主要体现为提高信号在传输过程中抵抗信道噪声、衰落、干扰等因素的能力。目前，前向纠错编码技术尤其是卷积编码是当前无线数字通信系统的一个重要组成部分，诸如4G LTE、NB-IoT、IEEE 802.11、BLE 5.2等系统都在信道纠错技术上引入卷积码以提升系统性能和抗干扰能力。
卷积码作为一种重要的信道纠错编码，其译码方式主要有三种：门限译码、序列译码以及维特比译码。其中，门限译码算法结构最简单，但性能最差；序列译码算法复杂度比门限译码稍高，性能也有所提升，但仍不满足目前主流无线通信系统的性能需求；维特比算法虽然硬件实现较为复杂，但其译码性能最强，因此维特比算法被广泛应用于各种通信系统。
目前在多模物联网系统信道译码方面，主要存在以下不足：缺乏兼容多模窄带系统的维特比译码器，由于不同约束深度和编码架构的维特比译码器可以通过模块复用节省资源，而使用多个系统专用译码器则会导致面积和功耗较大；传统维特比算法在低信噪比或干扰较大的信道环境下，还是会出现较大概率的误判。
发明内容
为解决现有技术存在的上述问题，本发明提出了一种多模列表维特比译码器。
本发明的具体技术方案为：一种多模列表维特比译码器的实现方法，具体包括以下步骤：
S1、由接收比特和模式配置值进行软判决，计算得到当前时刻的分支度量值bm0和bm1；
S2、读取前一时刻的8个路径度量值，分别与步骤S1得到的分支度量值bm0和bm1相加，得到当前时刻的16个不同的路径度量值；
S3、根据时间参数对步骤S2得到的当前时刻的16个路径度量值进行自适应补偿；
S4、对补偿后的16个路径度量值做排序计算，选出最小的8个路径度量值作为8条幸存路径，同时计算得到所述8条幸存路径所对应的决策比特；
S5、根据计算得到的8条幸存路径的决策比特，进行回溯译码，得到8个不同的译码序列；
S6、对8个译码序列分别进行CRC校验判决，将校验通过的序列作为最终译码结果并输出，若全部校验失败，则表示译码失败。
进一步的，步骤S1具体过程如下：
S11、根据模式配置值自适应选择编码架构，并生成对应的编码查找表，所述模式配置值具体为：0表示NB-IoT模式，1表示BLE模式；
S12、选择步骤S11生成的编码查找表中2种不同状态转移方向对应的2组编码值，并计算该编码值与接收比特的汉明距离，得到当前时刻2种不同状态转移方向的分支度量值bm0与bm1。
更进一步的，所述bm0和bm1具体为：
Figure BDA0003517085020000021
Figure BDA0003517085020000022
其中，n表示卷积码编码输出码元长度，根据模式配置值进行设置(NB-IoT模式下n为3，BLE模式下n为2)，input表示译码器的接收比特，dvalue0和dvalue1为两条转移路径在编码查找表中所对应的编码输出。
进一步的，步骤S3所述的自适应补偿具体为：根据模式配置值计算得到补偿间隔，若当前时刻值为补偿间隔的整数倍，则将全部路径度量值减去一个权值。
进一步的，步骤S5所述的回溯译码所使用的回溯深度与译码深度相同。
进一步的，步骤S5具体过程为：
S51、若当前时刻值为K的整数倍且大于K时，选择任意一个状态作为回溯起点，根据步骤S4中计算得到的决策比特向前计算回溯，经过长度为K的迭代后得到回溯终点及其对应的状态，其中，K为回溯深度；
S52、将步骤S51中计算得到的回溯终点设置为译码起点，并根据此起点的初始状态和步骤S4中计算得到的决策比特向前进行计算译码，最终得到长度为K的译码序列。
基于上述实现方法，本发明还提出了：一种多模列表维特比译码器，具体包括：分支度量计算单元、路径度量补偿单元、路径度量排序单元、回溯单元、模式选择寄存器及路径度量存储单元，其中，
所述分支度量计算单元用于根据模式配置值自适应选择编码架构，生成对应的编码查找表，并对接收比特进行软判决，计算出这两条转移路径的分支度量值；
所述路径度量补偿单元用于对路径度量值进行补偿；
所述路径度量排序单元用于对补偿后的16个路径度量值进行排序处理，选出路径度量值较小的8条路径作为幸存路径，同时得到这8条幸存路径对应的决策比特；
所述路径度量存储单元用于存储8条幸存路径所对应的路径度量值；
所述回溯单元用于将所述路径度量排序单元输出的决策比特写入内存，再通过回溯译码的方式得到译码序列；
所述模式选择寄存器用于存储模式配置值。
本发明的有益效果：本发明的多模列表维特比译码器的实现方法及译码器，通过兼容NB-IoT系统中的(3，1，7)咬尾卷积码和BLE5.2系统中的(2，1，4)卷积码等两种模式，提高译码器的灵活性和适用性，并通过资源复用降低硬件面积与功耗；同时在物联网与窄带系统中引入列表维特比算法，通过记录8条候选幸存路径，并对其分别进行CRC校验判决，从而获得比传统维特比算法更优的性能。
附图说明
图1为本发明实施例的多模列表维特比译码的译码与校验流程示意图。
图2为本发明实施例的多模列表维特比译码器的结构示意图。
图3为本发明实施例的回溯单元中内存的架构设计图。
具体实施方式
为便于本领域技术人员理解本发明的技术内容，下面结合附图对本发明内容进一步阐释。
本实施例提供的一种多模列表维特比译码器的实现方法，具体包括以下步骤：
S1、由接收比特和模式配置值进行软判决，计算得到当前时刻的分支度量值bm0和bm1；
S2、读取前一时刻的8个路径度量值，分别与步骤S1得到的分支度量值bm0和bm1相加，得到当前时刻的16个不同的路径度量值；
S3、根据时间参数对步骤S2得到的当前时刻的16个路径度量值进行自适应补偿；
S4、对补偿后的16个路径度量值做排序计算，选出最小的8个路径度量值作为8条幸存路径，同时计算得到所述8条幸存路径所对应的决策比特；
S5、根据计算得到的8条幸存路径的决策比特，进行回溯译码，得到8个不同的译码序列；
S6、对8个译码序列分别进行CRC校验判决，将校验通过的序列作为最终译码结果并输出，若全部校验失败，则表示译码失败。
需要说明的是：列表维特比译码器中记录的幸存路径条数为用户可配置，将其设置为8是经过大量仿真后得到的译码性能和资源开销之间较为平衡的选择。
如图1所示为列表维特比算法的译码与校验流程，列表维特比译码器根据接收比特并计算出8条幸存路径对应的译码序列，并依次对这8个译码序列做CRC校验，若校验成功则停止迭代并输出译码结果；若译码失败则继续下一次迭代，直到完成全部8个译码序列的校验为止；若8个译码序列全部校验失败，则表示译码失败。
其中，步骤S1具体过程如下：
S11、根据模式配置值自适应选择编码架构，并生成对应的编码查找表，所述模式配置值具体为：0表示NB-IoT模式，1表示BLE模式；
S12、选择步骤S11生成的编码查找表中2种不同状态转移方向对应的2组编码值，并计算该编码值与接收比特的汉明距离，得到当前时刻2种不同状态转移方向的分支度量值bm0与bm1。
判决公式如下：
Figure BDA0003517085020000041
Figure BDA0003517085020000042
其中，n表示卷积码编码输出码元长度，根据模式配置值进行设置(NB-IoT模式下n为3，BLE模式下n为2)，input表示译码器的接收比特，dvalue0和dvalue1为两条转移路径在编码查找表中所对应的编码输出。
步骤S3所述的自适应补偿具体为：根据模式配置值计算得到补偿间隔，若当前时刻值为补偿间隔的整数倍，则将全部路径度量值减去一个权值。
步骤S5所述的回溯译码所使用的回溯深度与译码深度，均可以为用户可配置，一般设为相同长度，此处假设回溯深度＝译码深度＝K。
步骤S5具体过程为：
S51、若当前时刻值为K的整数倍且大于K时，选择任意一个状态作为回溯起点，根据步骤S4中计算得到的决策比特向前计算回溯，经过长度为K的迭代后得到回溯终点及其对应的状态；
S52、将步骤S51中计算得到的回溯终点设置为译码起点，并根据此起点的初始状态和步骤S4中计算得到的决策比特向前进行计算译码，最终得到长度为K的译码序列。
基于上述实现方法，本实施例还提出了：一种多模列表维特比译码器，如图2所示，具体包括：分支度量计算单元、路径度量补偿单元、路径度量排序单元、回溯单元、模式选择寄存器及路径度量存储单元，其中，
所述分支度量计算单元用于根据模式配置值自适应选择编码架构，生成对应的编码查找表，并对接收比特进行软判决，计算出这两条转移路径的分支度量值；
所述路径度量补偿单元用于对路径度量值进行补偿；
所述路径度量排序单元用于对补偿后的16个路径度量值进行排序处理，选出路径度量值较小的8条路径作为幸存路径，同时得到这8条幸存路径对应的决策比特；
所述路径度量存储单元用于存储8条幸存路径所对应的路径度量值；
所述回溯单元用于将所述路径度量排序单元输出的决策比特写入内存，再通过回溯译码的方式得到译码序列；
所述模式选择寄存器用于存储模式配置值，为用户可配置，该值为0表示NB-IoT模式，为1表示BLE模式，且在系统工作时，该值可由上位机进行实时配置，用于选定系统的工作模式；其余各模块根据模式配置值进行相关参数和架构的配置。具体说明如下：
当前时刻的任意一个状态均可由上一时刻的两种不同的状态转移而来，分支度量计算单元对接收比特进行软判决，并计算出这两条转移路径的分支度量值bm0和bm1。
路径度量补偿单元对路径度量值进行补偿以避免错误，路径度量值的位宽设置为16bit，而实际上路径度量值全精度表示所需要的位宽为20bit，因此需要对路径度量值进行补偿以避免数据溢出。该单元会根据模式配置值计算出一个补偿间隔，每当时刻值为补偿间隔的整数倍时，会对所有路径度量值减去一个权值，补偿公式如下：
Figure BDA0003517085020000051
其中，PM’和PM分别为补偿后和补偿前的16条路径的路径度量值，PMmax为所有路径中模值最大的路径度量值，floor表示向下取整。
补偿后可将路径度量值控制在合适的大小范围以避免数据溢出，且不改变相互之间的相对大小关系，从而不影响译码决策。
路径度量排序单元对补偿后的16个路径度量值进行排序处理，选出路径度量值较小的8条路径作为幸存路径，同时得到这8条幸存路径对应的决策比特，用于后续的回溯译码。该单元使用比较排序算法，采用并行和串行混合的流水线结构，将输入的16个路径度量值分为3组，每次并行计算其中一组的数据，3组数据之间则按照串行顺序执行计算。排序单元每3个时钟周期输出一组排序结果，这在满足译码器吞吐率要求的前提下，降低了资源及功耗。
回溯单元将路径度量排序单元输出的决策比特不断写入内存，再通过回溯译码的方式最终得到译码序列。回溯使用的内存架构设计使用k-pointer算法(k取值为2，表示同一时刻最多有两个读指针在工作)，共使用4块同规格的双口SRAM实现。
如图3给出了回溯单元中内存的架构设计，该架构设置了读、写两类不同指针，除了几个初始时刻外，同一时刻总是有一块SRAM执行写指针，两块SRAM执行读指针，还有一块SRAM处于空闲状态，即分别处于写入、回溯、译码和空闲状态。
本发明的多模列表维特比译码器通过兼容NB-IoT和BLE两种模式的信道译码场景，提取其数字信号处理场景中流程和功能相似之处，通过在NB-IoT(3，1，7)咬尾卷积码译码器的基础上仅增加了BLE模式下的编码架构，并复用相关运算和存储资源，以增加少量逻辑资源开销的代价就实现了对BLE5.2(2，1，4)卷积码译码器功能的支持。最终在SMIC 55nm工艺下，实现面积仅为0.118mm2，功耗为6.6mw，同时模块吞吐率达到8.64Mbps，在降低了多模系统信道译码器的功耗和面积的前提下，完全满足两种系统的吞吐率要求。此外，本发明提供的列表维特比算法，通过记录最多8条幸存路径并分别做CRC校验以提升译码性能，根据性能实测结果，以误帧率5％为标准，本发明的多模列表维特比译码器相比传统维特比译码器有0.5dB左右的性能提升。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种多模列表维特比译码器的实现方法，具体包括以下步骤：
S1、由接收比特和模式配置值进行软判决，计算得到当前时刻的分支度量值bm0和bm1；
S2、读取前一时刻的8个路径度量值，分别与步骤S1得到的分支度量值bm0和bm1相加，得到当前时刻的16个不同的路径度量值；
S3、根据时间参数对步骤S2得到的当前时刻的16个路径度量值进行自适应补偿；
S4、对补偿后的16个路径度量值做排序计算，选出最小的8个路径度量值作为8条幸存路径，同时计算得到所述8条幸存路径所对应的决策比特；
S5、根据计算得到的8条幸存路径的决策比特，进行回溯译码，得到8个不同的译码序列；
S6、对8个译码序列分别进行CRC校验判决，将校验通过的序列作为最终译码结果并输出，若全部校验失败，则表示译码失败。
2.根据权利要求1所述的一种多模列表维特比译码器的实现方法，其特征在于，步骤S1具体过程如下：
S11、根据模式配置值自适应选择编码架构，并生成对应的编码查找表，所述模式配置值具体为：0表示NB-IoT模式，1表示BLE模式；
S12、选择步骤S11生成的编码查找表中2种不同状态转移方向对应的2组编码值，并计算该编码值与接收比特的汉明距离，得到当前时刻2种不同状态转移方向的分支度量值bm0与bm1。
3.根据权利要求2所述的一种多模列表维特比译码器的实现方法，其特征在于，所述bm0和bm1具体为：
Figure FDA0004150673230000011
Figure FDA0004150673230000012
其中，n表示卷积码编码输出码元长度，根据模式配置值进行设置，NB-IoT模式下n为3，BLE模式下n为2，input表示译码器的接收比特，dvalue0和dvalue1为两条转移路径在编码查找表中所对应的编码输出。
4.根据权利要求1所述的一种多模列表维特比译码器的实现方法，其特征在于，步骤S3所述的自适应补偿具体为：根据模式配置值计算得到补偿间隔，若当前时刻值为补偿间隔的整数倍，则将全部路径度量值减去一个权值。
5.根据权利要求1所述的一种多模列表维特比译码器的实现方法，其特征在于，步骤S5所述的回溯译码所使用的回溯深度与译码深度相同。
6.根据权利要求5所述的一种多模列表维特比译码器的实现方法，其特征在于，步骤S5具体过程为：
S51、若当前时刻值为K的整数倍且大于K时，选择任意一个状态作为回溯起点，根据步骤S4中计算得到的决策比特向前计算回溯，经过长度为K的迭代后得到回溯终点及其对应的状态，其中，K为回溯深度；
S52、将步骤S51中计算得到的回溯终点设置为译码起点，并根据此起点的初始状态和步骤S4中计算得到的决策比特向前进行计算译码，最终得到长度为K的译码序列。
7.一种多模列表维特比译码器，具体包括：分支度量计算单元、路径度量补偿单元、路径度量排序单元、回溯单元、模式选择寄存器及路径度量存储单元，其中，
所述分支度量计算单元用于根据模式配置值自适应选择编码架构，生成对应的编码查找表，并对接收比特进行软判决，计算出这两条转移路径的分支度量值；
所述路径度量补偿单元用于对路径度量值进行补偿；
所述路径度量排序单元用于对补偿后的16个路径度量值进行排序处理，选出路径度量值较小的8条路径作为幸存路径，同时得到这8条幸存路径对应的决策比特；
所述路径度量存储单元用于存储8条幸存路径所对应的路径度量值；
所述回溯单元用于将所述路径度量排序单元输出的决策比特写入内存，再通过回溯译码的方式得到译码序列；
所述模式选择寄存器用于存储模式配置值。
8.根据权利要求7所述的一种多模列表维特比译码器，其特征在于，所述模式配置值具体为：0表示NB-IoT模式，1表示BLE模式。
9.根据权利要求8所述的一种多模列表维特比译码器，其特征在于，所述的分支度量值bm0与bm1具体为：
Figure FDA0004150673230000021
Figure FDA0004150673230000022
其中，n表示卷积码编码输出码元长度，根据模式配置值进行设置，NB-IoT模式下n为3，BLE模式下n为2，input表示译码器的接收比特，dvalue0和dvalue1为两条转移路径在编码查找表中所对应的编码输出。
10.根据权利要求9所述的一种多模列表维特比译码器，其特征在于，所述的补偿具体为：根据模式配置值计算得到补偿间隔，若当前时刻值为补偿间隔的整数倍，则将全部路径度量值减去一个权值。
CN202210169716.9A 2022-02-23 2022-02-23 一种多模列表维特比实现方法及译码器 Active CN114531161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210169716.9A CN114531161B (zh) 2022-02-23 2022-02-23 一种多模列表维特比实现方法及译码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210169716.9A CN114531161B (zh) 2022-02-23 2022-02-23 一种多模列表维特比实现方法及译码器

Publications (2)

Publication Number Publication Date
CN114531161A CN114531161A (zh) 2022-05-24
CN114531161B true CN114531161B (zh) 2023-04-28

Family

ID=81624512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210169716.9A Active CN114531161B (zh) 2022-02-23 2022-02-23 一种多模列表维特比实现方法及译码器

Country Status (1)

Country Link
CN (1) CN114531161B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120791A (ja) * 2003-11-21 2004-04-15 Matsushita Electric Ind Co Ltd ビタビ復号器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543895B2 (en) * 2010-02-10 2013-09-24 Qualcomm Incorporated List Viterbi decoding of tail biting convolutional codes
US10075195B2 (en) * 2014-08-29 2018-09-11 Samsung Electronics Co., Ltd. Electronic system with Viterbi decoder mechanism and method of operation thereof
KR102547476B1 (ko) * 2016-07-22 2023-06-27 삼성전자주식회사 경로 메트릭 값 기반의 디코딩 프로세스 제어 방법, 연산 장치 및 모바일 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120791A (ja) * 2003-11-21 2004-04-15 Matsushita Electric Ind Co Ltd ビタビ復号器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
chien-ching lin等.design of a power reduction viterbi decoder for wlan applications.IEEE transactions on circuits and systems 1：regular papers.2005,第52卷(第6期),1148-1156. *
刘国芳 ; 程乃平 ; .一种维特比译码改进算法的研究.遥测遥控.2006,(第01期),32-34. *
钟振祥.面向窄带物联网芯片多模加速器的硬件架构设计.中国优秀硕士学位论文全文数据库（硕士）信息科技辑.2023,(第第1期期),I135-749. *
陈端荣,谢长生,胡迪青,吴非.全息存储通道中的一种有效维特比检测器的设计.湖北大学学报(自然科学版).2004,(第03期),25-29. *

Also Published As

Publication number Publication date
CN114531161A (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
JP5479580B2 (ja) Ｌｔｅにおける並列ｔｕｒｂｏデコーディングの方法及び装置
US8938664B2 (en) Error correction decoding by trial and error
CN101958720B (zh) 缩短Turbo乘积码的编译码方法
US6563877B1 (en) Simplified block sliding window implementation of a map decoder
WO2003044962A2 (en) Viterbi convolutional coding method and apparatus
CN101777926B (zh) 一种Turbo乘积码的通用译码器及其方法
US20120066566A1 (en) Accessing memory during parallel turbo decoding
EP0653867B1 (en) Viterbi equaliser using a processing power saving trace-back method
CN103427850A (zh) 多模维特比解码装置及其解码方法
JP2007510337A (ja) 移動通信システムのビタビ／ターボ統合デコーダ
CN1568577A (zh) 特播解码装置和方法
US5887007A (en) Viterbi decoding method and viterbi decoding circuit
CN104716965A (zh) 一种bch软解码算法及其实现电路
CN114531161B (zh) 一种多模列表维特比实现方法及译码器
US20070234190A1 (en) Viterbi Decoding Apparatus and Viterbi Decoding Method
CN103475378B (zh) 一种适用于光通信的高吞吐率ldpc译码器
US7434149B2 (en) Prediction device and method applied in a Viterbi decoder
CN1159933C (zh) 通用的卷积编码器和维特比译码器
CN102857242B (zh) 咬尾卷积码译码方法与装置
US20040261005A1 (en) Algorithm for a memory-based Viterbi decoder
CN105589082A (zh) 一种北斗导航系统的维特比译码装置及方法
US7917834B2 (en) Apparatus and method for computing LLR
US20070230606A1 (en) Viterbi traceback
El-Dib et al. Memoryless viterbi decoder
JP2006115534A (ja) 誤り訂正符号の復号方法、そのプログラム及びその装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant