KR19990060574A - 에러정정코드 처리를 위한 디램 억세스 방법 - Google Patents

에러정정코드 처리를 위한 디램 억세스 방법 Download PDF

Info

Publication number
KR19990060574A
KR19990060574A KR1019970080816A KR19970080816A KR19990060574A KR 19990060574 A KR19990060574 A KR 19990060574A KR 1019970080816 A KR1019970080816 A KR 1019970080816A KR 19970080816 A KR19970080816 A KR 19970080816A KR 19990060574 A KR19990060574 A KR 19990060574A
Authority
KR
South Korea
Prior art keywords
column
clusters
sequentially
address
cluster
Prior art date
Application number
KR1019970080816A
Other languages
English (en)
Other versions
KR100266165B1 (ko
Inventor
이정규
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970080816A priority Critical patent/KR100266165B1/ko
Publication of KR19990060574A publication Critical patent/KR19990060574A/ko
Application granted granted Critical
Publication of KR100266165B1 publication Critical patent/KR100266165B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures

Abstract

본 발명은 에러정정코드(ECC) 처리를 효율적으로 할 수 있는 DRAM 억세스 방법에 관한 것이다.
본 발명의 에러정정코드 처리를 위한 DRAM 억세스 방법은 클러스터들은 i번째 칼럼 어드레스 열에서 일정한 간격을 갖고 증가하는 로오 어드레스에 순차적으로 기록하는 1단계와, K개의 클러스터가 기록되면 i+1번째 칼럼 어드레스 열에서 일정한 간격을 갖고 증가하는 로오 어드레스에 순차적으로 기록하는 2단계와, 칼럼 어드레스 열을 순차적으로 증가시켜 상기 1 및 2단계를 수행하고, 이를 반복하여 m번째 칼럼 어드레스 열까지 클러스터들을 순차적으로 기록하는 3단계와, i번째 칼럼 어드레스 열에서 상기 로오 어드레스와 순차적으로 인접하고 상기 일정한 간격을 갖고 증가하는 로오 어드레스에 클러스터들을 순차적으로 기록하고 상기 2단계 및 3단계를 반복하는 4단계와, 4단계를 반복수행하여 상기 클러스터들의 기록을 완료하는 5단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 데이터를 클러스터 단위로 묶어서 재배치함으로써, DRAM을 패스트 페이지 모드로 억세스하여 이너 코딩 및 아웃터 코딩을 수행할 수 있다.

Description

에러정정코드 처리를 위한 디램 억세스 방법
본 발명은 DRAM(Dynamic Random Access Memory) 억세스 방법에 관한 것으로, 특히 에러정정코드(ECC) 처리를 효율적으로 할 수 있는 DRAM 억세스 방법에 관한 것이다.
일반적으로, DVC(Digital Video Cassette), CD-ROM(Compact Disc-Read Only Memory), DVD(Digital Versatile Disc) 등과 같은 디지털 기록·저장 매체에서는 저장과 재생의 정확성을 높이기 위하여 블록 코드 방식의 에러정정코드(Error Correction Code; 이하, ECC라 한다) 처리를 채택하고 있다. 여기서, 블록코드라함은 ECC를 위한 데이터를 블록 모양으로 묶은 다음 행과 열 각각에 대해서 특정종류의 ECC 처리를 행하는 에러 정정 방식을 의미한다. 이에 따라, 상술한 블록 코드 방식에서는 이너(Inner) 인코딩/디코딩(즉, 1개의 행에 대해서 이루어지는 코드)과, 아웃터(Outer) 인코딩/디코딩(즉, 1개의 열에 대해서 이루어지는 코드)이 순차적으로 행해지기 때문에 메모리 상에 블록 전체에 해당하는 데이터를 모두 저장하고 있어야 한다.
도 1은 DVD-RAM 시스템에서 채택하고 있는 상기 ECC 블록의 구성을 도시한 것이다. 도 1의 ECC 블록은 172 바이트*192 로오의 크기를 가지는 데이터 영역과, 데이터의 칼럼에 대한 인코딩에 의해서 172 바이트*16 로오의 크기로 데이터 영역의 하단부에 부가된 아웃터 패러티 코드(Outer Parity Code; 이하, PO라 한다) 영역과, 데이터와 PO의 로오에 대한 인코딩에 의해서 10 바이트*208로오의 크기로 데이터 및 PO 영역의 우측에 부가된 이너 패러티 코드(Inner Parity Code:이하, PI라 한다) 영역을 구성으로 한다.
상기와 같은 구성의 메모리, 즉 DRAM으로부터 필요한 데이터를 얼마만큼 빨리 읽어 올 수 있는가에 따라서 ECC 처리의 효율성이 지배되게 된다.
한편, 일반적인 DRAM은 데이터를 읽기 혹은 쓰기(즉, 억세스)를 위한 및 가지 방법을 제공하며, 이는 크게 랜덤 억세스 모드(Random Access Mode)와 패스트 페이지 억세스 모드(Fast Page Mode access)로 나누어진다. 랜덤 억세스 모드는 DRAM 상에서 로오 어드레스(Row Address)와 칼럼 어드레스(Column Address)에 의해 지정되는 특정한 위치에 저장되어 있는 데이터를 한 워드(Word)씩 읽어내거나 혹은 그 위치에 한 워드를 기록하는 방식이다. 여기서, 한 워드란 특정 DRAM의 저장 단위를 가리키는 것으로써 일반적으로 8비트 또는 16비트의 데이터를 가리킨다. 패스트 페이지 억세스 모드는 동일한 로오 어드레스를 가지는 다수의 워드를 연속적으로 읽어내거나 기록할 수 있는 방식이다.
도 2는 일반적인 DRAM에서의 패스트 페이지 모드로 데이터를 기록하는 방법을 도시한 타이밍도이다.
우선, 하이 상태의 로오 억세스 신호(RAS)를 DRAM에 발생시킨 후, 소정의 시간차를 두고 로오 어드레스를 DRAM에 인가한다. 이어서, 하이 상태의 칼럼 억세스 신호(CAS)를 연속적으로 발생시킴과 아울러 상기 칼럼 억세스 신호(CAS)와 소정의 시간차를 갖는 칼럼 어드레스를 연속적으로 DRAM에 인가한다. 이때, 상기 컬럼 어드레스와 대응하는 로우 상태의 기록 이네이블(WE) 신호를 연속적으로 DRAM으로 인가하므로써, 한 ECC 블록에서 같은 로오 어드레스를 가지는 다수의 워드(데이터 1, 데이터 2, 데이터 3)를 DRAM를 연속적으로 기록하게 된다.
한편, 상기 기록 이네이블 신호(WE) 대신에 로우 상태인 읽기 이네이블(OE) 신호를 DRAM에 연속적으로 인가하면 역시 패스트 페이지 모드로 데이터를 읽어낼 수 있다.
따라서, ECC 처리의 효율성을 증가시키기 위해서는 상술한 바와 같은 패스트 페이지 모드를 잘 활용하는 것이 바람직하다. 그런데, ECC 처리에서 상기 패스트 페이지 억세스 모드를 이용함에 있어서 가장 큰 문제점은 동일한 로오 어드레스를 가지는 다수의 워드에 대해서만 상기 모드가 적용되는데 있다. 다시 말하여, 동일한 칼럼 어드레스를 가지는 다수의 워드에 대해서는 패스트 페이지 모드 억세스 방식이 지원되지 않는다.
이에 따라, 도 1에 도시된 바와 같은 블록 코드 방식의 ECC를 처리하고자 할때에는 이너(Inner) 코드와 아웃터(Outer) 코드 중 하나의 코드만 패스트 페이지 모드를 이용하여 읽기/쓰기를 수행할 수 있다. 따라서, 나머지 하나의 코드는 랜덤 억세스 모드를 이용할 수 밖에 없으므로 ECC 처리의 효율성은 상당히 저하되게 된다.
따라서, 본 발명의 목적은 블록코드 ECC 처리를 효율적으로 수행할 수 있는 DRAAM 억세스 방법을 제공하는 것이다.
본 발명의 다른 목적은 블록코드 ECC 처리에서 패스트 페이지 모드를 이너코드와 아웃터 코드 양쪽에 대해서 모두 이용할 수 있는 DRAM 억세스 방법을 제공하는 것이다.
도 1은 종래의 DVD-RAM에서 ECC 블록의 구성도.
도 2는 DRAM의 패스트 페이지 모드 기록 방식을 나타내는 신호 타이밍도.
도 3은 본 발명에 따른 억세스 방법에 적용하기 위하여 도 1의 ECC 블록을 클러스터를 이용하여 분할한 형태를 도시한 도면.
도 4는 본 발명의 제1실시예에 따른 DRAM 억세스 방법을 설명하는 흐름도.
도 5는 본 발명의 DRAM 억세스 방법을 위한 DRAM 억세스 장치를 구성을 도시한 블록도.
도 6은 도 4의 DRAM 억세스 방법에 의한 ECC 블록의 구성도.
도 7은 본 발명의 제2실시예에 따른 ECC 블록의 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이터 입력부12 : O/I(Outer/Inner) 인코더
14 : 데이터 MUX(Multiplexer)16 : 제어기
18 : 로오 어드레스 발생기20 : 칼럼 어드레스 발생기
22 : 어드레스 MUX24 : DRAM 제어신호 발생기
26 : DRAM28 : 데이터 출력부
상기 목적을 달성하기 위하여, 본 발명에 따른 에러정정코드 처리를 위한 DRAM 억세스 방법은 클러스터들을 i번재 칼럼 어드레스 열에서 일정한 간격을 갖고 증가하는 로우 어드레스에 순차적으로 기록하는 1단계와, K개의 클러스터가 기록되면 i+1번째 칼럼 어드레스 열에서 일정한 간격을 갖고 증가하는 로오 어드레스에 순차적으로 기록하는 2단계와, 칼럼 어드레스 열을 순차적으로 증가시켜 상기 1 및 2단계를 수행하고, 이를 반복하여 m번째 칼럼 어드레스 열까지 클러스터들을 순차적으로 기록하는 3단계와, i번째 칼럼 어드레스 열에서 상기 로오 어드레스와 순차적으로 인접하고 상기 일정한 간격을 갖고 증가하는 로오 어드레스에 클러스터들을 순차적으로 기록하고 상기 2단계 및 3단계를 반복하는 4단계와, 4단계를 반복수행하여 상기 클러스터들의 기록을 완료하는 5단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 에러정정코드 처리를 위한 디램 억세스 방법은 클러스터들을 i번째 소블록의 첫번째 칼럼 어드레스 열에서 순차적으로 증가하는 로오어드레스에 순차적으로 기록하는 1단계와, K개의 클러스터가 기록되면 상기 칼럼 어드레스 열에 순차적으로 인접한 칼럼 어드레스 열에서 순차적으로 증가하는 로오어드레스에 상기 클러스터들을 기록하고, 이를 반복 수행하여 m번째 칼럼 어드레스열까지 클러스터들을 순차적으로 기록하는 2단계와, i+1번째 소블록에서 상기 1단계 및 2단계와 같은 방법으로 상기 클러스터들을 순차적으로 기록하고, 이를 반복 수행하여 상기 클러스터들의 기록을 완료하는 3단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들을 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
본 발명에 따른 DRAM 억세스 방법의 큰 특징은 블록 코드 방식의 ECC를 처리할 때 이너(Inner) 코드와 아웃터(Outer) 코드 양쪽에 대해서 모두 DRAM의 패스트 페이지 코드를 이용할 수 있다는 것이다. 이것을 가능하게 하기 위하여 우선 클러스터 개념을 도입한다. 여기서, 클러스터라 함은 DRAM를 패스트 페이지 모드로 억세스할 때 한번에 억세스하는 워드들의 묶음을 일컫는 것으로 그 크기는 사용자의 필요에 따라 임을 정할 수 있다. 예컨데, 클러스터의 크기는 10바이트(Byte), 20바이트, 50바이트 등과 같이 DRAM이 허용하는 패스트 페이지 모드의 최대 구간에 해당하는 길이 이하의 어느 값으로도 지정이 가능하다. 본 실시예에서는 편의상 16 바이트와 12바이트를 하나의 클러스터로 간주하여 설명하기로 한다.
도 3은 도 1에 도시된 ECC 블록을 상술한 클러스터를 도입하여 도시한 것이다.
도 1에 도시된 바와 같이 172 바이트*208로오의 크기를 갖는 하나의 ECC블록은 도합 2288개의 클러스터들로 나뉘어진다. 여기서, 각각의 클러스터는 16바이트이다. 단, ECC 블록의 제일 우측열에 위한 11번, 22번, 33번,…, 2288번 등의 클러스터는 12 바이트이다. 도 3에서 PI 영역이 빠진 것은 PI 영역은 ECC 처리 구조상 굳이 메모리에 저장할 필요가 없기 때문이다. 다시 말하여, PI 코드는 데이터를 읽어낼 때 코딩하여 부가한다.
그리고, 상술한 클러스터 개념을 이용하여 이너 코딩 뿐만 아니라 아웃터 코딩시 DRAM을 패스트 페이지 모드로 억세스하기 위해서는 도 6 및 도 7에 도시된 바와 같이 클럭스터들을 DRAM 상에 적절한 방법으로 재배치하여야만 한다.
이하, 본 발명의 바람직한 실시예를 도 4 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 ECC처리를 위한 DRAM 억세스 방법을 설명하기 위한 DRAM 억세스 장치의 구성을 도시한 블록도이다.
도 4의 DRAM억세스 장치는 데이터 입력부(10)와, 제어기(20)의 제어신호에 따라 데이터 입력부(10)나 O/I 인코더(12)로부터 입력되는 데이터를 DRAM(16)으로 출력하거나 DRAM(16)으로부터 입력된 데이터를 O/I 인코더(12)로 출력하는 데이터 멀티플렉서(14; 이하, 먹스라 한다)와, 제어기(20)의 제어신호에 따라 데이터 먹스(14)로부터 입력되는 데이터에 대해 아웃터 코딩 또는 이너 코딩을 수행하여 데이터 먹스(14) 또는 데이터 출력부(18)로 각각 출력하는 아웃터/이너(Outer/Inner; 이하, O/I라 한다) 인코더(12)와, 제어기(20)의 제어신호에 따른 로오 어드레스를 발생하여 어드레스 먹스(26)로 출력하는 로오 어드레스 발생기(22)와, 제어기(20)의 제어신호에 따른 칼럼 어드레스를 발생하여 어드레스 먹스(26)로 출력하는 칼럼 어드레스 발생기(22)와, 제어기(20)의 제어신호에 따라 로오 어드레스 발생기(22)로부터의 로오 어드레스 또는 칼럼 어드레스 발생기(24)로부터의 칼럼 어드레스를 DRAM(16)에 인가하는 어드레스 먹스(26)와, 제어기(20)의 제어신호에 따라 억세스동작을 위해 필요한 여러 신호들을 생성하여 DRAM(16)에 인가하는 DRAM 제어신호 발생기(16)를 구비한다.
도 5는 본 발명의 제1실시예에 따른 ECC 처리를 위한 DRAM 억세스 방법을 설명하는 흐름도이다. 이는 도 4의 제어기(20)의 제어동작에 의해 수행된다.
도 6은 상기 방법에 의해 DRAM에 저장된 하나의 ECC 블록의 구조를 도시한 것이다. 도 6은 4Mbit(512K*8bit) DRAM을 2차원적으로 나타낸 것으로 클러스터 단위로 데이터가 저장된다.
우선, 제1단계에서 로오 어드레스(이하, 로오라 한다), 로오 카운트, 카운트, 칼럼 어드레스(이하, 칼럼), 칼럼 카운트를 0으로 초기화시킨 후 시작번지부터 연속한 칼럼에 1번 클러스터를 기록한다. 상세히 하면, 시작 어드레스(0,0)에 1바이트의 데이터를 기록하고, 칼럼과 칼럼 카운트를 1씩 증가시키면서 1번 클럭스터에 해당하는 16바이트의 데이터를 순차적으로 기록한다(제2단계). 상기 단계에서 칼럼 카운트 값이 15가 되면, 즉 1번 클러스터의 기록이 완료되면 다음 단계로 진행한다.(제3단계) 제5단계에서 로오를 7증가시킴과 아울러 로오 카운터는 1증가 시킨 후 2번 클럭스터를 기록한다. 2번 클러스터 기록을 위하여 칼럼을 15만큼 감소시키고 칼럼카운트를 0으로 클리어시킨 후, 상기 2단계 및 3단계를 반복 수행한다. 2단계 내지 5단계를 반복 수행하여 로오 카운트가 10이 되면, 즉 11번 클럭스터까지 기록이 완료되면 다음 단계로 진행한다(제4단계).
제8단계에서 카운트를 1증가시킨 후 로오를 70만큼 감소시켜 처음 로오로 되돌아와서 1번 클러스터 다음의 칼럼에 다음 클러스터, 즉 12번 클러스터를 기록한다. 이를 위하여, 칼럼 카운트와 로오 카운트를 0으로 클리어시키고 상기 2단계로 귀환하여 상기 과정을 반복 수행한다. 상기 2단계 내지 8단계를 반복 수행하여 카운트가 15가 되면(제6단계), 제9단계에서 데이터가 모두 기록되었는가를 검사한다. 여기서, 기록할 데이터가 남아있는 경우 상기 2단계 내지 8단계를 반복 수행한다. 그리고, 카운트가 31이 되면, 즉 352번 클러스터의 기록이 완료되면 제10단계에서 카운트, 로오 카운트, 칼럼 카운트를 0으로 클리어 시킨 후 다음 클러스터(353번)를 기록한다. 이때, 칼럼은 0으로 감소시키고, 로오는 69만큼 감소시킨 후 상기 2단계로 귀환하여 두번재 로오부터 기록하게 된다.
이와 같은 방법으로 DRAM에 클러스터들을 저장하게 되면 이너 코드 및 아웃터 코드 두 방향에 대해서 모두 패스트 페이지 모드로 동작이 가능한 효과가 나타난다.
우선, 이너 코딩을 살펴보면, 첫번째 행의 이너 코딩을 행하기 위해서는 도 3의 1번에서 11번까지의 클러스터들을 모두 DRAM으로부터 읽어야 한다. 도 4에서는 1번에서 11번까지의 클러스터들이 여러 곳에 산재해 있지만, 이는 로오 어드레스를 적절히 제어하면, 즉 상술한 억세스 방법에 의하면 16 바이트 또는 12 바이트의 데이터를 패스트 페이지 모드로 읽어낼 수 있다. 마찬가지로, 두번째 행의 이너코딩을 행하기 위해서는 12번에서 22번까지의 클러스터들을 읽어내야 하는데, 이도 역시 상술한 억세스 방법에 의해 패스트 페이지 모드로 읽어낼 수 있다.
다음 아웃터 코딩을 살펴보면, 첫번째 열의 아웃터 코딩을 수행하기 위해서는 도 1에서 B(0,0)에서 B(191,0)까지의 192 바이트의 데이터를 모두 읽어야 한다.
이를 도 3에 적용하면, 1번 클러스터의 첫번째 바이트, 12번 클럭스터의 첫번째 바이트, 23번 클러스터의 첫번째 바이트,…,2101번 클러스터의 첫번째 바이트가 된다. 도 6에 도시된 DRAM에서는 상기 1번, 12번, 23번 등의 클러스터는 모두 같은 로오 어드레스를 가지고 있으므로 칼럼 어드레스만을 적절하게 바꾸어 줌으로써, 상기 각각 클럭스터의 첫번째 바이트들을 패스트 페이지 모드로 읽어내어 효율적인 아웃터 코딩을 할 수 있다.
도 7은 본 발명에 따른 DRAM 억세스 방법의 제2실시예를 도시한 것으로써, 도 7의 DRAM은 소블록단위로 나눈뒤 로오를 순차적으로 증가시키면서 클러스터들을 기록한 것이다. 도 7에 도시된 DRAM도 상기 도 6의 DRAM과 마찬가지의 방식으로 이너 코딩과 아웃터 코딩 양쪽 모두에 대해서 패스트 페이지 억세스 모드를 이용한 데이터 처리를 수행할 수 있다.
상술한 바와 같이, 본 발명에 따른 DRAM 억세스 방법에 의하면 데이터를 클러스터 단위로 묶어서 재배치함으로써, DRAM을 패스트 페이지 모드로 억세스하여 이너 코딩 및 아웃터 코딩을 수행할 수 있다. 이에 따라, 효율적인 ECC 처리를 수행할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의하여 정하여져야만 한다.

Claims (8)

  1. n개의 로오 어드레스와 m의 칼럼 어드레스 열을 가지는 디램에 연속적으로 입력되는 데이터를 일정크기로 묶은 클러스터 단위로 기록하는 방법에 있어서,
    상기 클러스터들을 i번째 칼럼 어드레스 열에서 일정한 간격을 갖고 증가하는 로오 어드레스에 순차적으로 기록하는 1단계와,
    상기 단계에서 K개의 클러스터가 기록되면 i+1번째 칼럼 어드레스 열에서 상기 일정한 간격을 갖고 증가하는 로오 어드레스에 순차적으로 기록하는 2단계와,
    상기 칼럼 어드레스 열을 순차적으로 증가시켜 상기 1 및 2단계를 수행하고, 이를 반복하여 m번재 칼럼 어드레스 열가지 상기 클러스터들을 순차적으로 기록하는 3단계와,
    상기 i번재 칼럼 어드레스 열에서 상기 로오 어드레스와 순차적으로 인접하고 상기 일정한 간격을 갖고 증가하는 로오 어드레스에 클러스터들을 순차적으로 기록하고 상기 2단계 및 3단계를 반복하는 4단계와,
    상기 4단계를 반복수행하여 상기 클러스터들의 기록을 완료하는 5단계를 포함하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  2. 제1항에 있어서,
    상기 1단계에서
    상기 클러스터를 구성하는 데이터는 바이트 단위로 하여 상기 i번째 칼럼 어드레스 열을 구성하는 칼럼 어드레스르 순차적으로 증가시키면서 기록하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  3. 제1항에 있어서,
    상기 K개의 클러스터 단위로 상기 일정간격을 갖고 증가하도록 로오 어드레스를 제어하면서 상기 클러스터 내의 데이터를 패스트 페이지 모드로 억세스하여 이너 코팅을 수행하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  4. 제1항에 있어서,
    상기 동일한 로오 어드레스에서 상기 칼럼 어드레스를 상기 클러스터의 간격을 갖고 증가하도록 제어하면서 상기 클러스터 내의 데이터를 한 바이트씩 패스트 페이지 모드로 억세스하여 아웃터 코딩을 수행하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  5. n개의 로오 어드레스와 m개의 칼럼 어드레스 열을 갖는 소블록 단위로 구성된 디램에 연속적으로 입력되는 데이터를 일정크기로 묶은 클러스터 단위로 기록하는 방법에 있어서,
    상기 클러스터들을 i번재 소블록의 첫번째 칼럼 어드레스 열에서 순차적으로 증가하는 로오 어드레스에 순차적으로 기록하는 1단계와,
    상기 단계에서, K개의 클러스터가 기록되면 상기 칼럼 어드레스 열에 순차적으로 인접한 칼럼 어드레스 열에서 순차적으로 증가하는 상기 로오 어드레스에 상기 클러스터들을 기록하고, 이를 반복 수행하여 m번째 칼럼 어드레스 열까지 상기 클러스터들을 순차적으로 기록하는 2단계와,
    i+1번째 소블록에서 상기 1단계 및 2단계와 같은 방법으로 상기 클러스터들을 순차적으로 기록하고, 이를 반복 수행하여 상기 클러스터들의 기록을 완료하는 3단계를 포함하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  6. 제5항에 있어서,
    상기 1단계에서
    상기 클러스터를 구성하는 데이터는 바이트 단위로하여 상기 첫번째 칼럼 어드레스 열을 구성하는 칼럼 어드레스를 순차적으로 증가시키면서 기록하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  7. 제5항에 있어서,
    상기 K개의 클러스터를 순차적으로 증가하도록 로오 어드레스를 제어하면서 상기 클러스터 내의 데이터를 패스트 페이지 모드로 억세스하여 이너 코팅을 수행하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
  8. 제5항에 있어서,
    상기 동일한 로오 어드레스에서 상기 칼럼 어드레스를 상기 클러스터의 간격을 갖고 증가하도록 제어하면서 상기 클러스터 내의 데이터를 한 바이트식 패스트 페이지 모드로 억세스하여 아웃터 코딩을 수행하는 것을 특징으로 하는 에러정정코드 처리를 위한 디램 억세스 방법.
KR1019970080816A 1997-12-31 1997-12-31 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code) KR100266165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080816A KR100266165B1 (ko) 1997-12-31 1997-12-31 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080816A KR100266165B1 (ko) 1997-12-31 1997-12-31 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code)

Publications (2)

Publication Number Publication Date
KR19990060574A true KR19990060574A (ko) 1999-07-26
KR100266165B1 KR100266165B1 (ko) 2000-09-15

Family

ID=19530452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080816A KR100266165B1 (ko) 1997-12-31 1997-12-31 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code)

Country Status (1)

Country Link
KR (1) KR100266165B1 (ko)

Also Published As

Publication number Publication date
KR100266165B1 (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
US6125072A (en) Method and apparatus for contiguously addressing a memory system having vertically expanded multiple memory arrays
US6223322B1 (en) Method and apparatus for enhancing data rate in processing ECC product-coded data arrays in DVD storage subsystems and the like
US6353910B1 (en) Method and apparatus for implementing error correction coding (ECC) in a dynamic random access memory utilizing vertical ECC storage
US7454691B2 (en) Method and system for encoding digital data for optical recording system
US5151905A (en) Data recording method
US6216245B1 (en) Error correction coding method and apparatus thereof, error correction decoding method apparatus thereof, data recording and reproducing apparatus, and recording medium
JPS63197123A (ja) エラ−訂正及びチエツク装置
US7523376B2 (en) Apparatus for accessing and transferring optical data
US6295596B1 (en) Data reproducing apparatus
US6651208B1 (en) Method and system for multiple column syndrome generation
KR100688574B1 (ko) 광디스크의 데이터 처리장치 및 처리방법
KR100381497B1 (ko) 부호오류정정디코더
KR100266165B1 (ko) 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code)
EP0924707A2 (en) Synchronous dynamic random access memory architecture for sequential burst mode
US5392288A (en) Addressing technique for a fault tolerant block-structured storage device
JPH08273347A (ja) データ一時記憶装置
US6981198B2 (en) Dynamic error correction code shortening
JPH0793212A (ja) データ記憶装置
JP2615570B2 (ja) データ記録方法
JPS63197122A (ja) エラ−訂正及びチエツク装置
JPH0244577A (ja) 書き換え形光ディスク装置
KR100665442B1 (ko) 에러정정용 메모리 제어장치 및 방법
JPH087496A (ja) ディスク記録・再生方法および装置
RU1791851C (ru) Запоминающее устройство
JP2001117825A (ja) データ記録装置およびデータ再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee