JP2001117825A - データ記録装置およびデータ再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 積符号の内符号系列、外符号系列を共に高速
に読み出し、書き込みすることができるデータ記録装置
およびデータ再生装置を提供する。 【解決手段】 内符号方向に連続する所定単位のデータ
群を、マトリクス状に並べ替え、同じ内符号系列に属す
る前記並べ替えられた各データ群を、メモリ６上の異な
る行アドレスに配置するとともに、異なる内符号系列に
属し、外符号方向に対応する前記並べ替えられた各デー
タ群を、メモリ６上の同一行アドレスに配置する手段５
１，５２と、前記メモリ６上の各行アドレスに配置され
たデータの内、誤り訂正符号化に必要なデータのみを選
択する手段５２と、前記選択されたデータを直線状に並
べ替えて、前記誤り訂正符号化手段に出力する手段５１
とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリを用いて、
積符号による誤り訂正符号化／復号化を行うデータ記録
装置およびデータ再生装置に関し、より詳細には、積符
号の内符号方向、外符号方向ともに、メモリの読み出し
または書き込みを高速化することが可能なデータ記録装
置およびデータ再生装置に関するものである。

【０００２】

【従来の技術】現在、光ディスクなどの記録媒体に対し
て、Ａ／Ｖ信号をディジタル的に記録／再生するＤＶＤ
などの装置においては、誤り訂正のために積符号による
符号化が一般的に用いられている。

【０００３】この積符号による符号化においては、１シ
ンボル(例えば１バイト)単位でマトリクス状に配列され
た入力データに対し、その列方向に例えばリードソロモ
ン符号によって、それぞれ符号化を行うことにより、外
符号パリティを生成する。そして、入力データおよび外
符号パリティに対して、行方向に符号化を行うことによ
り、内符号パリティを生成する。

【０００４】このように、列方向に対して外符号パリテ
ィを生成するとともに、行方向に対して内符号パリティ
を生成することによって、積符号による誤り訂正符号化
が行われる。このとき、データの時系列の順序は、たと
えば行方向に一致している。尚、以下の説明では、列方
向を外符号方向、行方向を内符号方向と呼ぶこととす
る。

【０００５】通常、誤り訂正符号化／復号化の際には、
データの誤り訂正用メモリとして、ＲＡＭが使用されて
おり、供給されたデータは、このＲＡＭに一旦書き込ま
れる。そして、ＲＡＭに書き込まれたデータに対して、
上述のような積符号による誤り訂正符号化／復号化がな
される。

【０００６】ＲＡＭは大別すると、ＳＲＡＭ(Static RA
M)とＤＲＡＭ(Dynamic RAM)との２種類になる。ＤＲＡ
Ｍは一般的にＳＲＡＭよりもアクセス速度が遅い上に、
制御のための回路が複雑になるが、ＳＲＡＭよりも安価
で大容量、低消費電力であるため、民生用を中心に幅広
く使用されている。例えばＤＶＤなどのデータ再生装置
では、データの誤り訂正用メモリやバッファメモリとし
て使用されている。

【０００７】前述のように、ＤＲＡＭは一般的にアクセ
ス時間、サイクル時間がＳＲＡＭよりも遅いという欠点
を持っているため、アクセス時間を実効的に早くする手
法として、例えばページモードという高速アクセスモー
ドを使って、アクセス速度の向上を図っている。

【０００８】ＤＲＡＭの読み出しは、次のような順序で
行われる。行アドレスによりワード線を選択し、そのワ
ード線に接続されるメモリセルのデータをすべてセンス
アンプに送る。次に、列アドレスによりセンスアンプ群
の中のいくつかを選択し、そのデータを出力バッファに
送出する。

【０００９】従って、センスアンプの出力が確定した後
は、列アドレスを変更するだけで別のメモリセルのデー
タをアクセスすることができる。ベージモードは、列ア
ドレスの変更によってアクセスするもので、データはセ
ンスアンプから出力端子に送られるだけなので、通常の
サイクルに比べてアクセス時間が短くなる。

【００１０】また、ＤＲＡＭへの書き込みも同様に、行
アドレスによりワード線を選択し、そのワード線に接続
されるメモリセルのデータをすべてセンスアンプに送
る。次に、列アドレスによりセンスアンプ群の中のいく
つかを選択し、書き込みデータを送る。

【００１１】尚、行アドレスを替える場合は、読み出
し、書き込みとも前行アドレスで選択されたワード線に
接続するメモリセルに、センスアンプへ送ったデータを
戻す必要があり、これをプリチャージという。

【００１２】一般に、ＤＲＡＭはアクセス時間、サイク
ル時間がＳＲＡＭよりも遅いという欠点を持っており、
アクセス速度の向上を図るために、前述のような高速ア
クセスモードを用意している。しかし、前述の高速アク
セスモードには同一の行アドレス内という条件が付く。

【００１３】ＤＲＡＭを前記積符号による誤り訂正符号
化／復号化用のメモリとして使用する場合、記録データ
または再生データを一旦ＤＲＡＭに貯えた後、内符号方
向、外符号方向のそれぞれの方向でデータを読み出し、
あるいは書き込みを行う必要がある。

【００１４】ここで、例えば内符号系列が同一の行アド
レスになるようにＤＲＡＭに書き込めば、内符号系列を
読み出す際には、最初に行アドレスを指定した後、列ア
ドレスを変更するだけで、高速にデータを読み出すこと
ができるが、外符号系列は、すべて別の行アドレスにな
るため、高速に読み出すことができない。

【００１５】また、逆に外符号系列が同一の行アドレス
になるようにＤＲＡＭに書き込めば、同様の理由によ
り、外符号系列は高速にデータを読み出すことができる
が、内符号系列は高速にデータを読み出すことができな
い。

【００１６】以上のように、ＤＲＡＭを用いて、誤り訂
正を行う場合、内符号系列、外符号系列を共に高速に読
み出し、書き込みすることはできず、その結果全体の転
送速度をあまり高速にできないという問題があった。

【００１７】ところで、ＤＲＡＭの一つにはメモリ内部
に２つ、あるいは４つのバンク(領域)を有するＳＤＲＡ
Ｍ（Synchronous DRAM）があり、それぞれのバンクを独
立にコンロトールすることが可能で、複数のバンクを交
互にアクセスすれば、行アドレスの切替に必要なプリチ
ャージを見かけ上隠すことができる。

【００１８】そこで、上記問題を解決するために、特開
平１１−９８４６２号公報には、上述の複数のバンクを
有するＳＤＲＡＭの特徴を利用し、データが複数のバン
クから所定の単位毎にバンクを異ならせて読み出される
ように、データをメモリ上に配置するデータ再生装置が
提案されている。

【００１９】この特開平１１−９８４６２号公報に記載
のデータ再生装置について、図２６のブロック図ととも
に説明する。図２６において、信号処理部は、入出力部
１とメモリ制御部２とから構成されており、入出力部１
は、データ入力部１１、誤り訂正復号化部１２、データ
出力部１３を有している。

【００２０】メモリ制御部２は、データ切り替え部２
１、タイミング制御部２２、アドレス生成部２３を有し
ており、入出力部１とメモリ３との間でデータ転送を行
う。データ切り替え部２１は、入出力部１からのデータ
を切り替えてメモリ３に転送するとともに、メモリ３の
データを入出力部１に転送する。

【００２１】タイミング制御部２２は、データ切り替え
部２１、アドレス生成部２３を制御し、入出力部１とデ
ータ転送制御を行い、メモリ制御信号を生成してメモリ
３に対するデータの書き込み、読み出しを制御する。ア
ドレス生成部２３は、アドレス信号、バンク切り替え信
号をメモリ３に出力する。

【００２２】メモリ（ＳＤＲＡＭ）３は、メモリ制御部
２からのメモリ制御信号により、データの書き込み、読
み出しを行う。メモリ３はバンクＡ３１、バンクＢ３２
を有しており、それぞれ独立にデータの書き込み、読み
出しを行うことができる。

【００２３】上記のように構成してなるデータ再生装置
において、データ入力部１１で復調された再生データ
は、１バイト単位に区切られ、識別アドレスが付加され
てセクタが構成され、１６セクタを集めてマトリックス
をなし、列方向のデータには外符号パリティが付加さ
れ、行方向のデータと外符号パリティに対しては内符号
パリティが付加されている。

【００２４】これらを、データ入力部１１から一旦メモ
リ３に格納し、行方向の内符号系列、列方向の外符号系
列の２つの系列を、それぞれメモリ３から読み出し、誤
り訂正復号化部１２により誤りを訂正して、再びメモリ
３に書き込む。誤り訂正を完了したデータは、データ出
力部１３から外部に出力される。

【００２５】このように、誤り訂正を行うためには、デ
ータをデータ入力部１１から一旦メモリ３に格納する必
要がある。その際に、内符号系列または外符号系列１列
毎にバンク３１，３２を切り替えて書き込むことによ
り、一方の系列はバースト長（１回のコマンドで連続入
出力できる長さ）を長くして高速にデータを読み出し、
他方の系列はバンク切り替えを使って高速にデータを読
み出すことができる。

【００２６】以上のように、誤り訂正を行う際に、メモ
リ制御部２によりメモリ３の複数のバンク３１，３２か
ら、データがバンクを異ならせて読み出されるように、
データ入力部１１から入力されるデータをメモリ１１上
に配置することにより、行方向と列方向共に高速にデー
タを読み出すことを可能としている。

【００２７】

【発明が解決しようとする課題】しかしながら、上述し
たように、誤り訂正符号化／復号化を行う際に、バンク
が一つしかないＤＲＡＭを用いた場合、例えば内符号系
列が同一の行アドレスになるようにＤＲＡＭに書き込め
ば、内符号系列を読み出す際には最初に行アドレスを指
定した後、列アドレスを変更するだけで、高速にデータ
を読み出すことができるが、外符号系列はすべて別の行
アドレスになるため、高速に読み出すことができないと
いう問題がある。

【００２８】また、逆に外符号系列が同一の行アドレス
になるようにＤＲＡＭに書き込めば、外符号系列は高速
にデータを読み出すことができるが、内符号系列は高速
にデータを読み出すことができないという問題がある。

【００２９】さらに、装置の小型化、処理速度向上を図
るために、メモリを信号処理部に内蔵し、一つの集積回
路とすることを考えた場合、上述した特開平１１−９８
４６２号公報に記載のデータ再生装置においては、複数
バンクを有するメモリ３を使用しているので、信号処理
部の回路規模が複雑で大きく、大面積となってしまい、
小型化が困難であるという問題がある。

【００３０】本発明は、上記課題に鑑みてなされたもの
であり、１バンクのメモリを使用した場合でも、内符号
系列、外符号系列を共に高速に読み出し、書き込みする
ことができるデータ記録装置およびデータ再生装置を提
供するものである。

【００３１】

【課題を解決するための手段】本発明のデータ記録装置
は、内符号方向に連続する所定単位のデータ群を、マト
リクス状に並べ替え、同じ内符号系列に属する前記並べ
替えられた各データ群を、メモリ上の異なる行アドレス
に配置するとともに、異なる内符号系列に属し、外符号
方向に対応する前記並べ替えられた各データ群を、メモ
リ上の同一行アドレスに配置する手段と、前記メモリ上
の各行アドレスに配置されたデータの内、誤り訂正符号
化に必要なデータのみを選択する手段と、前記選択され
たデータを直線状に並べ替えて、誤り訂正符号化手段に
出力する手段とを備えたものである。

【００３２】これにより、同じ内符号系列に属するマト
リクス状の各データ群を、メモリ上の異なる行アドレス
に配置するとともに、異なる内符号系列に属し、外符号
方向に対応するマトリクス状の各データ群を、メモリ上
の同一行アドレスに配置するので、誤り訂正符号化時に
おいて、内符号系列、外符号系列共に高速にデータを読
み出し、または書き込みすることが可能となる。

【００３３】また、本発明のデータ記録装置において
は、前記マトリクス状に並べ替える所定単位をＮｄ、前
記マトリクスをｍ×ｎ(ｍは２以上の自然数、ｎは自然
数)とし、前記メモリの行アドレスを指定するのに必要
な時間がＴact、列アドレスを指定する時間がＴcol、行
アドレスを変更するのに必要な時間がＴpreであると
き、Ｔact + Ｔcol×ｍ +Ｔpre = Ｎｄ，Ｎｄ =ｎ×ｍ
を満たすように、データを並び替えるとともに、前記メ
モリを制御する。

【００３４】これにより、メモリの特性に応じて、見か
け上連続的にデータをメモリに書き込み、または読み出
すことができるので、誤り訂正符号化時において、内符
号系列、外符号系列共に効率良く高速にデータを読み出
し、または書き込みすることが可能となる。

【００３５】さらに、本発明のデータ記録装置において
は、前記誤り訂正符号化手段として、同時に同系列の複
数のデータ列に対して誤り訂正符号化を行うものを備え
ている。

【００３６】これにより、メモリから同時に、複数の内
符号系列、または複数の外符号系列を読み出し、さらに
高速に誤り訂正符号化を行うことが可能となる。

【００３７】本発明のデータ再生装置は、内符号方向に
連続する所定単位のデータ群を、マトリクス状に並べ替
え、同じ内符号系列に属する前記並べ替えられた各デー
タ群を、メモリ上の異なる行アドレスに配置するととも
に、異なる内符号系列に属し、外符号方向に対応する前
記並べ替えられた各データ群を、メモリ上の同一行アド
レスに配置する手段と、前記メモリ上の各行アドレスに
配置されたデータの内、誤り訂正復号化に必要なデータ
のみを選択する手段と、前記選択されたデータを直線状
に並べ替えて、前記誤り訂正復号化手段に出力する手段
とを備えたものである。

【００３８】これにより、同じ内符号系列に属するマト
リクス状の各データ群を、メモリ上の異なる行アドレス
に配置するとともに、異なる内符号系列に属し、外符号
方向に対応するマトリクス状の各データ群を、メモリ上
の同一行アドレスに配置するので、誤り訂正復号化時に
おいて、内符号系列、外符号系列共に高速にデータを読
み出し、または書き込みすることが可能となる。

【００３９】また、本発明のデータ再生装置において
は、前記マトリクス状に並べ替える所定単位をＮｄ、前
記マトリクスをｍ×ｎ(ｍは２以上の自然数、ｎは自然
数)とし、前記メモリの行アドレスを指定するのに必要
な時間がＴact、列アドレスを指定する時間がＴcol、行
アドレスを変更するのに必要な時間がＴpreであると
き、Ｔact + Ｔcol×ｍ +Ｔpre = Ｎｄ，Ｎｄ =ｎ×ｍ
を満たすように、データを並び替えるとともに、前記メ
モリを制御する。

【００４０】これにより、メモリの特性に応じて、見か
け上連続的にデータをメモリに書き込み、または読み出
すことができるので、誤り訂正復号化時において、内符
号系列、外符号系列共に効率良く高速にデータを読み出
し、または書き込みすることが可能となる。

【００４１】さらに、本発明のデータ再生装置において
は、前記誤り訂正復号化手段として、同時に同系列の複
数のデータ列に対して誤り訂正復号化を行うものを備え
ている。

【００４２】これにより、メモリから同時に、複数の内
符号系列、または複数の外符号系列を読み出し、さらに
高速に誤り訂正復号化を行うことが可能となる。

【００４３】

【発明の実施の形態】以下、本発明の第１実施形態を、
例えば光ディスク記録再生装置について、図１乃至図１
３とともに詳細に説明する。ここで、図１は本実施形態
のデータ記録再生装置における概略構成を示すブロック
図、図２は本実施形態のデータ記録再生装置における信
号処理部を示すブロック図である。

【００４４】図３は本実施形態のデータ記録再生装置に
おける記録時の動作を示すフローチャート、図４は本実
施形態のデータ記録再生装置における記録時の入力デー
タを示す説明図、図５は本実施形態のデータ記録再生装
置における信号処理部の各データ列を示す説明図であ
る。

【００４５】図６は本実施形態のデータ記録再生装置に
おける内符号方向のメモリへの書き込み動作を示すタイ
ミングチャート、図７はデータ記録再生装置におけるメ
モリ上のデータ配置を示す説明図、図８は本実施形態の
データ記録再生装置における内符号方向のメモリからの
読み出し動作を示すタイミングチャートである。

【００４６】図９は本実施形態のデータ記録再生装置に
おける外符号方向のメモリからの読み出し動作を示すタ
イミングチャート、図１０は本実施形態のデータ記録再
生装置における外符号方向のメモリへの書き込み動作を
示すタイミングチャート、図１１はデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【００４７】図１２は本実施形態のデータ記録再生装置
における再生時の動作を示すフローチャート、図１３は
本実施形態のデータ記録再生装置における再生時の入力
データを示す説明図である。

【００４８】図１において、１００は光ディスク、１０
１は光ピックアップ、１０２はスピンドルモータ、１０
３はサーボ回路、１０４はマイコン、１０５はインター
フェース、１０６は信号処理部であり、後述するよう
に、信号処理部１０６はメモリ６を内蔵した１つの集積
回路により構成されている。

【００４９】上記構成の光ディスク記録再生装置におけ
る記録時の動作について説明する。記録データは、外部
のホストコンピュータからインターフェース１０５を介
して信号処理部１０６に送られ、メモリ６に書き込まれ
る。メモリ６に書き込まれたデータは、信号処理部１０
６により読み出され、誤り訂正符号化が行われ、再びメ
モリ６に書き込まれる。

【００５０】誤り訂正符号化が終了した後のデータは、
信号処理部１０６により変調され、光ディスク１００に
記録される。ここで、光ディスク１００は、スピンドル
モータ１０２によって回転させられ、光ピックアップ１
０１によりデータが書き込まれる。

【００５１】マイコン１０４は、信号処理部１０６、イ
ンターフェース１０５の制御を行うとともに、サーボ回
路１０３を介して光ピックアップ１０１、スピンドルモ
ータ１０２の制御を行う。

【００５２】次に、再生時の動作について説明する。光
ディスク１００は、スピンドルモータ１０２によって回
転させられ、光ピックアップ１０１によりデータが読み
出される。読み出されたデータは、信号処理部１０６に
より復調され、メモリ６に書き込まれる。書き込まれた
データは、信号処理部１０６により再び読み出され、誤
り訂正が行われる。

【００５３】誤り訂正が完了したデータは、信号処理部
１０６によりインターフェース１０５を介して外部のホ
ストコンピュータに送られる。マイコン１０４は、信号
処理部１０６、インターフェース１０５の制御を行うと
ともに、サーボ回路１０３を介して光ピックアップ１０
１、スピンドルモータ１０２の制御を行う。

【００５４】上述の光ディスク記録再生装置において、
信号処理部１０６は、図２に示すように、入出力部４、
メモリ制御部５、メモリ６とから構成されている。入出
力部４は、データ入力部４１、誤り訂正符号化／復号化
部４２、データ出力部４３を有している。

【００５５】メモリ制御部５は、データ並び替え部５
１、データ選択部５２、制御信号生成部５３、アドレス
生成部５４を有しており、入出力部４とメモリ６との間
でデータ転送を行う。メモリ６は、１バンクのメモリ
（ＤＲＡＭまたはＳＤＲＡＭ）であり、メモリ制御部５
から出力されるメモリ制御信号により、データの書き込
み、読み出しが行われる。

【００５６】上記構成の信号処理部１０６における記録
時の動作について、図３のフローチャートを用いて説明
する。データ入力部４１は、外部からインターフェース
１０５を介してデータを入力する（ステップ１）。ここ
で、入力されたデータは、１シンボル単位に区切られ、
図４に示すような内符号系列及び外符号系列からなるマ
トリクスを構成する。

【００５７】入力されたデータは、バイト単位(１シン
ボルを１バイトとする)に区切られ、図５（ａ）に示す
ような連続したデータとして、メモリ制御部５のデータ
並び替え部５１に出力される。

【００５８】データ並べ替え部５１では、制御信号生成
部５３からの制御信号に基づいて、データを所定単位に
区切り、マトリクス状に並べ替える（ステップ２）。こ
こでは、図５（ｂ）に示すように、８バイト単位で、２
×４のマトリクス状に並べ替え(Ｎｄ＝８、ｎ＝２、ｍ
＝４)、並べ替えたデータを、データ選択部５２に送出
する。

【００５９】データ選択部５２では、制御信号生成部５
３からの制御信号に基づき、メモリ６上のデータ配置に
合わせて、データをマスクする（ステップ３）。例え
ば、３２ｂｉｔバス幅のメモリを用いた場合、図５
（ｃ）に示すように、上位１６ｂｉｔにデータ群を配置
する際には、下位１６ｂｉｔをマスクし、下位１６ｂｉ
ｔにデータを配置する際には、上位１６ｂｉｔをマスク
する。

【００６０】マスクされたデータは、制御信号生成部５
３で生成されたメモリ制御信号と、アドレス生成部５４
で生成されたアドレスとの同期をとって、メモリ６に送
出され、メモリ６に書き込まれる（ステップ４）。この
ときの書き込み制御は、内符号方向に行われる。

【００６１】このときの内符号方向の書き込み例を、図
６のタイムチャートに示す。図６においては、まず書き
込むメモリセルのある行アドレスを指定し、指定された
行アドレスのデータがセンスアンプに送られる時間（Ｔ
act）待った後、列アドレスを指定し、目的のメモリセ
ルに相当するセンスアンプにデータを書き込む。

【００６２】書き込みにかかる時間（Ｔcol）の後、次
の列アドレスを指定し、データを書き込む。これを、書
き込む列アドレス分繰り返す（ここでは、４回列アドレ
スを指定する）。同一行データの書き込みが終わった
ら、プリチャージに必要な時間（Ｔpre）にセンスアン
プのデータをメモリセルに戻す。以上の手順を繰り返す
ことにより、入力データをメモリ６の所定アドレスに格
納することができる。

【００６３】本実施形態の場合、上述したように、入力
データを、内符号方向に連続する８バイトのデータ単位
で、２×４のマトリクス状に並べ替え、下位１６ｂｉｔ
または上位１６ｂｉｔをマスクした後、メモリ６の所定
アドレスに格納する。

【００６４】メモリ６に書き込まれたデータは、図７に
示すように、同じ内符号系列に属する８バイトのデータ
群が、メモリ６上の異なる行アドレスに配置され、異な
る内符号系列に属し、外符号方向に対応する８バイトの
データ群が、メモリ６上の同一の行アドレスに配置され
ている。尚、後に誤り訂正符号化で生成されるパリティ
が書き込まれる部分は、予めデータを書き込まないで空
けておく。

【００６５】メモリ６に格納されたデータは、メモリ制
御部５によって内符号方向、外符号方向にそれぞれに読
み出され（ステップ５）、データ選択部５２で内符号方
向または外符号方向の誤り訂正符号化に必要なデータの
みが選択される（ステップ６）。

【００６６】選択されたデータは、データ並べ替え部５
１にてバイト単位で直線状に並べ替えられ（ステップ
７）、誤り訂正符号化部４２へ送られて、誤り訂正符号
化が行われる（ステップ８）。

【００６７】誤り訂正符号化部４２により誤り訂正符号
化されたデータは、再びデータ並べ替え部５１でデータ
の並び替えがなされ（ステップ９）、データ選択部５２
でマスクされた（ステップ１０）後、メモリ６に書き込
まれる（ステップ１１）。

【００６８】ここで、内符号方向の読み出し例を、図８
のタイムチャートに示す。尚、読み出しの列アドレス指
定（リードコマンド)からデータ出力までのクロック数
を、ＣＡＳレイテンシ(ＤＲＡＭのアクセスタイムに相
当)として設定でき、ここでは、ＣＡＳレイテンシを２
クロックとしている。

【００６９】まず、メモリ６から読み出されたデータ群
から、データ選択部５２により内符号方向の誤り訂正に
必要なデータのみが選択される。ここでは、上位１６ｂ
ｉｔまたは下位１６ｂｉｔのデータが選択される。選択
されたデータは、データ並べ替え部５１によりバイト単
位で直線状に並べ替えられ、誤り訂正符号化部４２へ送
られる。

【００７０】そして、誤り訂正符号化部４２で生成され
た内符号パリティが付加されたデータは、図６のタイミ
ングチャートに示すように、データ並べ替え部５１によ
り８バイト単位で２×４のマトリクス状に並べ替えら
れ、データ選択部５２でメモリ６上の配置に合わせてマ
スクされた後、メモリ６に内符号方向に書き込まれる。

【００７１】また、外符号方向の読み出し例を、図９の
タイムチャートに示す。ここでも、ＣＡＳレイテンシは
２クロックとしている。まず、メモリ６から読み出され
たデータ群から、データ選択部５２により外符号方向の
誤り訂正に必要なデータのみが選択される。

【００７２】ここでは、上位１６ｂｉｔ中の上位８ｂｉ
ｔと下位１６ｂｉｔ中の上位８ｂｉｔ、または上位１６
ｂｉｔ中の下位８ｂｉｔと下位１６ｂｉｔ中の下位８ｂ
ｉｔが選択される。選択されたデータは、データ並べ替
え部５１によりバイト単位で直線状に並べ替えられ、誤
り訂正符号化部４２へ送られる。

【００７３】そして、誤り訂正符号化部４２で生成され
た外符号パリティが付加されたデータは、図１０のタイ
ミングチャートに示すように、データ並べ替え部５１に
より８バイト単位で２×４のマトリクス状に並べ替えら
れ、データ選択部５２でメモリ６上の配置に合わせてマ
スクされた後、メモリ６に外符号方向に書き込まれる。

【００７４】このときのメモリ６上には、図１１に示す
ように、誤り訂正符号化部４２で生成されたパリティが
付加された状態で、各データが配置されることとなる。

【００７５】誤り訂正符号化が終了したデータは、図８
のタイミングチャートに示すように、メモリ６から内符
号方向に読み出され（ステップ１２）、データ選択部５
２で必要なデータのみが選択され（ステップ１３）、デ
ータ並べ替え部５１により連続する直線状のデータに並
び替えられた（ステップ１４）後、データ出力部４３に
て変調されて外部に出力される（ステップ１５）。

【００７６】信号処理部１０６のデータ出力部４３より
出力されたデータは、光ピックアップ１０１によって、
光ディスク１００に記録される（ステップ１６）。

【００７７】尚、上記実施形態においては、図６、図８
乃至図１０のタイムチャートに示したように、メモリ６
の行アドレス指定に必要な時間Ｔact＝２クロック、列
アドレス指定に必要な時間Ｔcol＝１クロック、行アド
レス切替に必要な時間Ｔpre＝２クロックである（１ク
ロック＝１バイト）。

【００７８】そこで、メモリ制御部５の制御信号生成部
５３は、Ｔact + Ｔcol×ｍ +Ｔpre = Ｎｄ（２ +１×
４ +２ =８、Ｎｄ=８）の条件を満たすように、データ
並び替え部５１、メモリ６を制御している。

【００７９】以上説明したように、入力データを並べ替
えてメモリ６上に配置し、メモリ６の読み出し、書き込
みを制御することで、実際にはメモリ６のデータ入出力
が無い時間にもデータの入出力があるように見せかける
ことができる。

【００８０】従って、内符号方向、外符号方向ともに連
続的にデータの読み出し、書き込みを行うことができる
ため、高速に誤り訂正符号化処理をすることが可能とな
る。

【００８１】また、上記実施形態においては、１バンク
のメモリ６を信号処理部１０６に内蔵し、一つの集積回
路としているので、装置の小型化、処理速度の向上を図
ることが可能である。

【００８２】次に、上記構成の信号処理部１０６におけ
る再生時の動作について、図１２のフローチャートを用
いて説明する。光ディスク１００に記録されたデータ
は、光ピックアップ１０１によって読み出され（ステッ
プ１）、データ入力部４１に入力されて復調される（ス
テップ２）。

【００８３】ここで、入力されたデータは、１シンボル
単位に区切られ、図１３に示すような内符号系列及び外
符号系列からなるマトリクスを構成する。すなわち、再
生データには、外符号パリティ、内符号パリティがそれ
ぞれの系列に対して付加されている。

【００８４】データ入力部４１に入力され、復調された
データは、バイト単位(１シンボルを１バイトとする)に
区切られ、図５（ａ）に示すような連続したデータとし
て、メモリ制御部５のデータ並べ替え部５１に出力され
る。

【００８５】データ並べ替え部５１では、制御信号生成
部５３からの制御信号に基づいて、データを所定単位に
区切り、マトリクス状に並べ替える（ステップ３）。こ
こでは、図５（ｂ）に示すように、８バイト単位で、２
×４のマトリクス状に並べ替え（Ｎｄ＝８、ｎ＝２、ｍ
＝４）、並べ替えたデータを、データ選択部５２に送出
する。

【００８６】データ選択部５２では、制御信号生成部５
３からの制御信号に基づき、メモリ６上のデータ配置に
合わせて、データをマスクする（ステップ４）。例え
ば、３２ｂｉｔバス幅のメモリを用いた場合、図５
（ｃ）に示すように、上位１６ｂｉｔにデータ群を配置
する際には、下位１６ｂｉｔをマスクし、下位１６ｂｉ
ｔにデータを配置する際には、上位１６ｂｉｔをマスク
する。

【００８７】マスクされたデータは、制御信号生成部５
３で生成された制御信号と、アドレス生成部５４で生成
されたアドレスとの同期をとって、メモリ６に送出さ
れ、メモリ６に書き込まれる。このときの書き込み制御
は、内符号方向に行われる。

【００８８】内符号方向の書き込み例を、図６のタイム
チャートに示す。上述したように、再生データを、内符
号方向に連続する８バイトのデータ単位で、２×４のマ
トリスク状に並び替え、下位１６ｂｉｔまたは上位１６
ｂｉｔをマスクした後、メモリの所定アドレスに格納す
る。

【００８９】メモリ６に書き込まれたデータは、図１１
に示すように、同じ内符号系列に属する８バイトのデー
タ群が、メモリ６上の異なる行アドレスに配置され、異
なる内符号系列に属し、外符号方向に対応する８バイト
のデータ群が、メモリ６上の同一の行アドレスに配置さ
れている。

【００９０】メモリ６に格納されたデータは、メモリ制
御部５によって内符号方向、外符号方向にそれぞれに読
み出され（ステップ６）、データ選択部５２で内符号方
向または外符号方向の誤り訂正復号に必要なデータのみ
が選択される（ステップ７）。

【００９１】選択されたデータは、データ並べ替え部５
１にてバイト単位で直線状に並べ替えられ（ステップ
８）、誤り訂正復号化部４２へ送られて、誤り訂正復号
化が行われる（ステップ９）。

【００９２】誤り訂正復号化部４２により誤り訂正復号
化されたデータは、再びデータ並べ替え部５１でデータ
の並び替えがなされ（ステップ１０）、データ選択部５
２でマスクされた（ステップ１１）後、メモリ６に書き
込まれる（ステップ１２）。

【００９３】ここで、内符号方向の読み出し例を、図８
のタイムチャートに示す。尚、読み出しの列アドレス指
定(リードコマンド)からデータ出力までのクロック数
を、ＣＡＳレイテンシ(ＤＲＡＭのアクセスタイムに相
当)として設定でき、本実施形態においては、ＣＡＳレ
イテンシは２クロックとしている。

【００９４】メモリ６から読み出されたデータ群から、
データ選択部５２で内符号方向の誤り訂正に必要なデー
タのみが選択される。ここでは、上位１６ｂｉｔまたは
下位１６ｂｉｔのデータが選択される。選択されたデー
タは、データ並べ替え部５１によりバイト単位で直線状
に並べ替えられ、誤り訂正復号化部４２へ送られる。

【００９５】そして、誤り訂正されたデータは、図６の
タイミングチャートに示すように、再びデータ並べ替え
部５１により８バイト単位で２×４のマトリスク状に並
び替えられ、データ選択部５２でメモリ６上の配置に合
わせてマスクされた後、メモリ６に内符号方向に書き込
まれる。

【００９６】また、外符号方向の読み出し例を、図９の
タイムチャートに示す。ここでも、ＣＡＳレイテンシは
２クロックとしている。メモリ６から読み出されたデー
タ群から、データ選択部５２により外符号方向の誤り訂
正に必要なデータのみが選択される。

【００９７】ここでは、上位１６ｂｉｔ中の上位８ｂｉ
ｔと下位１６ｂｉｔ中の上位８ｂｉｔ、または上位１６
ｂｉｔ中の下位８ｂｉｔと下位１６ｂｉｔ中の下位８ｂ
ｉｔが選択される。選択されたデータは、データ並べ替
え部５１によりバイト単位で直線状に並べ替えられ、誤
り訂正復号化部４２へ送られる。

【００９８】そして、誤り訂正されたデータは、図１０
のタイミングチャートに示すように、再びデータ並べ替
え部５１により８バイト単位で２×４のマトリスク状に
並び替えられ、データ選択部５２でメモリ６上の配置に
合わせてマスクされた後、メモリ６に外符号方向に書き
込まれる。

【００９９】誤り訂正が終了したデータは、図８のタイ
ミングチャートに示すように、メモリ６から内符号方向
に読み出され（ステップ１３）、データ選択部５２で必
要なデータのみが選択され（ステップ１４）、データ並
べ替え部５１により連続する直線状のデータに並び替え
られた（ステップ１５）後、データ出力部４３より外部
に出力される（ステップ１６）。

【０１００】信号処理部１０６のデータ出力部４３より
出力されたデータは、インターフェース１０５を介し、
ホストコンピュータ等の外部装置に送出されて、表示さ
れる。

【０１０１】尚、上記実施形態においては、図９、図８
乃至図１０のタイムチャートに示したように、メモリ６
の行アドレス指定に必要な時間Ｔact＝２クロック、列
アドレス指定に必要な時間Ｔcol＝１クロック、行アド
レス切替に必要な時間Ｔpre＝２クロックである（１ク
ロック＝１バイト）。

【０１０２】そこで、メモリ制御部５の制御信号生成部
５３は、Ｔact + Ｔcol×ｍ +Ｔpre = Ｎｄ（２ +１×
４ +２ =８、Ｎｄ=８）の条件を満たすように、データ
並び替え部５１、メモリ６を制御している。

【０１０３】以上説明したように、再生データを並べ替
えてメモリ６上に配置し、メモリ６の読み出し、書き込
みを制御することで、実際にはメモリ６のデータ入出力
が無い時間にもデータの入出力があるように見せかける
ことができ、内符号方向、外符号方向ともに連続的にデ
ータの読み出し、書き込みを行うことができるため、高
速に誤り訂正処理をすることが可能となる。

【０１０４】また、上記実施形態においては、１バンク
のメモリ６を信号処理部１０６に内蔵し、一つの集積回
路としているので、装置の小型化、処理速度の向上を図
ることが可能である。

【０１０５】尚、上述した本発明の第１実施形態におい
ては、信号処理部１０６により、入力データを、８バイ
ト単位で、２×４のマトリクス状のデータ群に並び替え
て（Ｎｄ＝８，ｎ＝２、ｍ＝４）、メモリ６上に配置す
るものについて説明したが、本発明はこれに限られるも
のではない。

【０１０６】以下、他のデータ並び替え方法について、
本発明の第２実施形態乃至第４実施形態として説明す
る。尚、本発明の第２実施形態乃至第４実施形態におけ
る基本的な構成自体は、図１及び図２に示した第１実施
形態のものと同様であるので、ここではその説明を省略
する。

【０１０７】本発明の第２実施形態では、バス幅が３２
ｂｉｔのメモリ６を使用し、入力データを、４バイト単
位で、２×２のマトリクス状のデータ群に並び替え（Ｎ
ｄ＝４，ｎ＝２、ｍ＝２）、所定のデータをマスクし
て、図１４に示すように、メモリ６上に各データ群を配
置する。

【０１０８】そして、図１５のタイミングチャートに示
すように、内符号方向のメモリアクセスを行うことによ
り、実際にはメモリ６のデータ入出力が無い時間にもデ
ータの入出力があるように見せかけることができ、内符
号方向に連続的にデータの読み出し、書き込みを行うこ
とが可能である。

【０１０９】また、図１６のタイミングチャートに示す
ように、外符号方向のメモリアクセスを行うことによ
り、実際にはメモリ６のデータ入出力が無い時間にもデ
ータの入出力があるように見せかけることができ、外符
号方向に連続的にデータの読み出し、書き込みを行うこ
とが可能である。

【０１１０】尚、本実施形態においては、メモリ６の行
アドレス指定に必要な時間Ｔact＝１クロック、列アド
レス指定に必要な時間Ｔcol＝１クロック、行アドレス
切替に必要な時間Ｔpre＝１クロックであり（１クロッ
ク＝１バイト）、制御信号生成部５３は、Ｔact + Ｔco
l×ｍ +Ｔpre = Ｎｄ（１ +１×２ +１ =４、Ｎｄ=４）
の条件を満たすように、データ並び替え部５１、メモリ
６を制御している。

【０１１１】以上のように、本実施形態においても、内
符号方向、外符号方向ともに連続的なデータの読み出
し、書き込みが可能であるので、高速に誤り訂正符号化
／復号化処理をすることができる。

【０１１２】また、本発明の第３実施形態では、バス幅
が４８ｂｉｔのメモリ６を使用し、入力データを、６バ
イト単位で、３×２のマトリクス状のデータ群に並び替
え（Ｎｄ＝６，ｎ＝３、ｍ＝２）、所定のデータをマス
クして、図１７に示すように、メモリ６上に各データ群
を配置する。

【０１１３】そして、図１８のタイミングチャートに示
すように、内符号方向のメモリアクセスを行うことによ
り、実際にはメモリ６のデータ入出力が無い時間にもデ
ータの入出力があるように見せかけることができ、内符
号方向に連続的にデータの読み出し、書き込みを行うこ
とが可能である。

【０１１４】また、図１９のタイミングチャートに示す
ように、外符号方向のメモリアクセスを行うことによ
り、実際にはメモリ６のデータ入出力が無い時間にもデ
ータの入出力があるように見せかけることができ、外符
号方向に連続的にデータの読み出し、書き込みを行うこ
とが可能である。

【０１１５】尚、本実施形態においては、メモリ６の行
アドレス指定に必要な時間Ｔact＝２クロック、列アド
レス指定に必要な時間Ｔcol＝１クロック、行アドレス
切替に必要な時間Ｔpre＝２クロックであり（１クロッ
ク＝１バイト）、制御信号生成部５３は、Ｔact + Ｔco
l×ｍ +Ｔpre = Ｎｄ（２ +１×２ +２ =６、Ｎｄ=６）
の条件を満たすように、データ並び替え部５１、メモリ
６を制御している。

【０１１６】以上のように、本実施形態においても、内
符号方向、外符号方向ともに連続的なデータの読み出
し、書き込みが可能であるので、高速に誤り訂正符号化
／復号化処理をすることができる。

【０１１７】さらに、本発明の第４実施形態では、バス
幅が４８ｂｉｔのメモリ６を使用し、入力データを、６
バイト単位で、２×３のマトリクス状のデータ群に並び
替え（Ｎｄ＝６，ｎ＝２、ｍ＝３）、所定のデータをマ
スクして、図２０に示すように、メモリ６上に各データ
群を配置する。

【０１１８】そして、図２１のタイミングチャートに示
すように、内符号方向のメモリアクセスを行うことによ
り、実際にはメモリ６のデータ入出力が無い時間にもデ
ータの入出力があるように見せかけることができ、内符
号方向に連続的にデータの読み出し、書き込みを行うこ
とが可能である。

【０１１９】また、図２２のタイミングチャートに示す
ように、外符号方向のメモリアクセスを行うことによ
り、実際にはメモリ６のデータ入出力が無い時間にもデ
ータの入出力があるように見せかけることができ、外符
号方向に連続的にデータの読み出し、書き込みを行うこ
とが可能である。

【０１２０】尚、本実施形態においては、メモリ６の行
アドレス指定に必要な時間Ｔact＝１クロック、列アド
レス指定に必要な時間Ｔcol＝１クロック、行アドレス
切替に必要な時間Ｔpre＝２クロックであり（１クロッ
ク＝１バイト）、制御信号生成部５３は、Ｔact + Ｔco
l×ｍ +Ｔpre = Ｎｄ（１ +１×３ +２ =６、Ｎｄ=６）
の条件を満たすように、データ並び替え部５１、メモリ
６を制御している。

【０１２１】以上のように、本実施形態においても、内
符号方向、外符号方向ともに連続的なデータの読み出
し、書き込みが可能であるので、高速に誤り訂正符号化
／復号化処理をすることができる。

【０１２２】次に、同時に複数の同系列の符号化または
復号化が可能な誤り訂正符号化／復号化部を備え、より
高速な誤り訂正符号化／復号化処理を実現するものにつ
いて、本発明の第５実施形態として、図２３乃至図２５
とともに説明するが、上記第１実施形態と同一部分には
同一符号を付し、その説明を省略する。

【０１２３】ここで、図２３は本実施形態のデータ記録
再生装置における信号処理部を示すブロック図、図２４
は本実施形態のデータ記録再生装置における内符号方向
のメモリアクセス動作を示すタイミングチャート、図２
５は本実施形態のデータ記録再生装置における外符号方
向のメモリアクセス動作を示すタイミングチャートであ
る。

【０１２４】本実施形態のデータ記録再生装置における
信号処理部１０６は、図２３に示すように、入出力部４
に、同時に複数の同系列の符号化（データ記録時）また
は復号化（データ再生時）を行う誤り訂正符号化／復号
化部４４を設け、メモリ制御部５に、複数の同系列のデ
ータを並び替えるデータ並び替え部５５と、複数の同系
列のデータ群に対して、マスク／選択を行うデータ選択
部５６とを設けている。

【０１２５】尚、誤り訂正符号化／復号化時の信号流れ
自体は、図３及び図１２とともに上述した第１実施形態
のものと同様であり、入力データを並び替えて、一旦メ
モリ６に書き込み、メモリ６に格納されたデータを、外
符号方向、内符号方向にそれぞれ読み出し、誤り訂正符
号化／復号化処理をした後、再度メモリ６に書き込み、
メモリ６に格納されたデータを、データ出力部４３より
外部へ出力する。

【０１２６】ここで、内符号方向のメモリアクセス概要
を図２４のタイミングチャートに示す。誤り訂正符号化
／復号化部４４は、同時に２つの内符号系列の誤り訂正
符号化／復号化が可能であり、メモリ６から読み出され
たデータは、データ選択部５６で符号列毎に選択され、
データバスａ，ｂにそれぞれ分離されて、データ並べ替
え部５５に送られる。

【０１２７】データ並べ替え部５では、各符号列毎にデ
ータを直線状に並べ替えて、誤り訂正符号化／復号化部
４４にそれぞれ出力する。誤り訂正符号化／復号化後の
データは、それぞれの符号列毎に同期をとってデータ並
べ替え部５５に送られ、データ選択部５６で一つのデー
タ群に結合されてメモリ６に書き込まれる。

【０１２８】また、外符号方向のメモリアクセス概要を
図２５のタイミングチャートに示す。上記内符号方向の
メモリアクセスと同様に、メモリ６から読み出されたデ
ータは、データ選択部５６で符号列毎に選択され、デー
タバスａ，ｂにそれぞれ分離されて、データ並べ替え部
５５で各符号列毎に直線状に並べ替えられる。

【０１２９】誤り訂正符号化／復号化部４４により誤り
訂正符号化／復号化がなされたデータは、それぞれの符
号列毎に同期をとってデータ並べ替え部５５に送られ、
データ選択部５６で一つのデータ群に結合されてメモリ
６に書き込まれる。

【０１３０】尚、メモリ６上におけるデータ配置は、上
記第１実施形態のものに限らず、図１４、図１７、図２
０とともに上述した第２実施形態乃至第４実施形態のよ
うに、種々の形態を用いることが可能である。

【０１３１】このように、同時に複数の同系列の符号化
または復号化が可能な誤り訂正符号化／復号化部４４を
設けることにより、複数の同系列の符号列を連続的に読
み出し、書き込みすることが可能となり、さらに高速な
誤り訂正符号化／復号化をすることができる。

【０１３２】尚、上述の各実施形態においては、本発明
のデータ記録装置及びデータ再生装置を光ディスク記録
再生装置に適用し、メモリ６としてＤＲＡＭまたはＳＤ
ＲＡＭを採用した場合を例にとって説明したが、本発明
は上記各実施形態に限定されるものではなく、その主旨
を逸脱しない範囲で種々に変形して実施することができ
る。

【０１３３】

【発明の効果】本願請求項１に記載のデータ記録装置に
よれば、同じ内符号系列に属するマトリクス状の各デー
タ群を、メモリ上の異なる行アドレスに配置するととも
に、異なる内符号系列に属し、外符号方向に対応するマ
トリクス状の各データ群を、メモリ上の同一行アドレス
に配置するので、誤り訂正符号化時において、内符号系
列、外符号系列共に高速にデータを読み出し、または書
き込みすることが可能となる。

【０１３４】本願請求項２に記載のデータ記録装置によ
れば、見かけ上連続的にデータがメモリに書き込み、ま
たは読み出されることとなり、誤り訂正符号化時におい
て、内符号系列、外符号系列共に効率良く高速にデータ
を読み出し、または書き込みすることが可能となる。

【０１３５】本願請求項３に記載のデータ記録装置によ
れば、メモリから同時に、複数の内符号系列、または複
数の外符号系列を読み出し、さらに高速に誤り訂正符号
化を行うことが可能となる。

【０１３６】本願請求項４に記載のデータ再生装置によ
れば、同じ内符号系列に属するマトリクス状の各データ
群を、メモリ上の異なる行アドレスに配置するととも
に、異なる内符号系列に属し、外符号方向に対応するマ
トリクス状の各データ群を、メモリ上の同一行アドレス
に配置するので、誤り訂正復号化時において、内符号系
列、外符号系列共に高速にデータを読み出し、または書
き込みすることが可能となる。

【０１３７】本願請求項５に記載のデータ再生装置によ
れば、見かけ上連続的にデータがメモリに書き込み、ま
たは読み出されることとなり、誤り訂正復号化時におい
て、内符号系列、外符号系列共に効率良く高速にデータ
を読み出し、または書き込みすることが可能となる。

【０１３８】本願請求項６に記載のデータ再生装置によ
れば、メモリから同時に、複数の内符号系列、または複
数の外符号系列を読み出し、さらに高速に誤り訂正復号
化を行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態のデータ記録再生装置に
おける概略構成を示すブロック図である。

【図２】本発明の第１実施形態のデータ記録再生装置に
おける信号処理部を示すブロック図である。

【図３】本発明の第１実施形態のデータ記録再生装置に
おける記録時の動作を示すフローチャートである。

【図４】本発明の第１実施形態のデータ記録再生装置に
おける記録時の入力データを示す説明図である。

【図５】本発明の第１実施形態のデータ記録再生装置に
おける信号処理部の各データ列を示す説明図である。

【図６】本発明の第１実施形態のデータ記録再生装置に
おける内符号方向のメモリへの書き込み動作を示すタイ
ミングチャートである。

【図７】本発明の第１実施形態のデータ記録再生装置に
おけるメモリ上のデータ配置を示す説明図である。

【図８】本発明の第１実施形態のデータ記録再生装置に
おける内符号方向のメモリからの読み出し動作を示すタ
イミングチャートである。

【図９】本発明の第１実施形態のデータ記録再生装置に
おける外符号方向のメモリからの読み出し動作を示すタ
イミングチャートである。

【図１０】本発明の第１実施形態のデータ記録再生装置
における外符号方向のメモリへの書き込み動作を示すタ
イミングチャートである。

【図１１】本発明の第１実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図１２】本発明の第１実施形態のデータ記録再生装置
における再生時の動作を示すフローチャートである。

【図１３】本発明の第１実施形態のデータ記録再生装置
における再生時の入力データを示す説明図である。

【図１４】本発明の第２実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図１５】本発明の第２実施形態のデータ記録再生装置
における内符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図１６】本発明の第２実施形態のデータ記録再生装置
における外符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図１７】本発明の第３実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図１８】本発明の第３実施形態のデータ記録再生装置
における内符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図１９】本発明の第３実施形態のデータ記録再生装置
における外符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図２０】本発明の第４実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図２１】本発明の第４実施形態のデータ記録再生装置
における内符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図２２】本発明の第４実施形態のデータ記録再生装置
における外符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図２３】本発明の第５実施形態のデータ記録再生装置
における信号処理部を示すブロック図である。

【図２４】本発明の第５実施形態のデータ記録再生装置
における内符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図２５】本発明の第５実施形態のデータ記録再生装置
における外符号方向のメモリアクセス動作の概略を示す
タイミングチャートである。

【図２６】従来のデータ再生装置の要部構成を示すブロ
ック図である。

【符号の説明】

４ 入出力部 ５ メモリ制御部 ６ メモリ ４１ データ入力部 ４２ 誤り訂正符号化／復号化部 ４３ データ出力部 ４４ 誤り訂正符号化／復号化部 ５１ データ並び替え部 ５２ データ選択部 ５３ 制御信号生成部 ５４ アドレス生成部 ５５ データ並び替え部 ５６ データ選択部 １００ 光ディスク １０１ 光ピックアップ １０２ スピンドルモータ １０３ サーボ回路 １０４ マイコン １０５ インターフェース １０６ 信号処理部

フロントページの続き Ｆターム(参考） 5B018 GA02 HA16 HA32 MA16 NA02 RA11 5C053 FA24 GA11 GB10 GB15 GB21 GB40 HA33 KA01 5J065 AA01 AB01 AC03 AD02 AD13 AE06 AF03 AH06 AH17

Claims (6)

【特許請求の範囲】
1. 【請求項１】 メモリを用いて、シンボル単位でマトリ
   クス状に配列されたデータに対し、列方向に外符号パリ
   ティを生成するとともに、行方向に内符号パリティを生
   成することにより、誤り訂正符号化を行う誤り訂正符号
   化手段とを備えたデータ記録装置において、 前記内符号方向に連続する所定単位のデータ群を、マト
   リクス状に並べ替え、同じ内符号系列に属する前記並べ
   替えられた各データ群を、前記メモリ上の異なる行アド
   レスに配置するとともに、異なる内符号系列に属し、外
   符号方向に対応する前記並べ替えられた各データ群を、
   前記メモリ上の同一行アドレスに配置する手段と、 前記メモリ上の各行アドレスに配置されたデータの内、
   誤り訂正符号化に必要なデータのみを選択する手段と、 前記選択されたデータを直線状に並べ替えて、前記誤り
   訂正符号化手段に出力する手段とを備えたことを特徴と
   するデータ記録装置。
2. 【請求項２】 前記請求項１に記載のデータ記録装置に
   おいて、 前記マトリクス状に並べ替える所定単位をＮｄ、前記マ
   トリクスをｍ×ｎ(ｍは２以上の自然数、ｎは自然数)と
   し、前記メモリの行アドレスを指定するのに必要な時間
   がＴact、列アドレスを指定する時間がＴcol、行アドレ
   スを変更するのに必要な時間がＴpreであるとき、 Ｔact + Ｔcol×ｍ +Ｔpre = Ｎｄ，Ｎｄ =ｎ×ｍ を満たすように、データを並び替えるとともに、前記メ
   モリを制御することを特徴とするデータ記録装置。
3. 【請求項３】 前記請求項１又は２に記載のデータ記録
   装置において、 前記誤り訂正符号化手段は、同時に同系列の複数のデー
   タ列に対して誤り訂正符号化を行うものであることを特
   徴とするデータ記録装置。
4. 【請求項４】 メモリを用いて、シンボル単位でマトリ
   クス状に配列されたデータに対し、列方向に外符号パリ
   ティを生成するとともに、行方向に内符号パリティを生
   成することにより、誤り訂正符号化されたデータの復号
   化を行う誤り訂正復号化手段を備えたデータ再生装置に
   おいて、 前記内符号方向に連続する所定単位のデータ群を、マト
   リクス状に並べ替え、同じ内符号系列に属する前記並べ
   替えられた各データ群を、前記メモリ上の異なる行アド
   レスに配置するとともに、異なる内符号系列に属し、外
   符号方向に対応する前記並べ替えられた各データ群を、
   前記メモリ上の同一行アドレスに配置する手段と、 前記メモリ上の各行アドレスに配置されたデータの内、
   誤り訂正復号化に必要なデータのみを選択する手段と、 前記選択されたデータを直線状に並べ替えて、前記誤り
   訂正復号化手段に出力する手段とを備えたことを特徴と
   するデータ再生装置。
5. 【請求項５】 前記請求項４に記載のデータ再生装置に
   おいて、 前記マトリクス状に並べ替える所定単位をＮｄ、前記マ
   トリクスをｍ×ｎ(ｍは２以上の自然数、ｎは自然数)と
   し、前記メモリの行アドレスを指定するのに必要な時間
   がＴact、列アドレスを指定する時間がＴcol、行アドレ
   スを変更するのに必要な時間がＴpreであるとき、 Ｔact + Ｔcol×ｍ +Ｔpre = Ｎｄ，Ｎｄ =ｎ×ｍ を満たすように、データを並び替えるとともに、前記メ
   モリを制御することを特徴とするデータ再生装置。
6. 【請求項６】 前記請求項４又は５に記載のデータ記録
   装置において、 前記誤り訂正復号化手段は、同時に同系列の複数のデー
   タ列に対して誤り訂正復号化を行うものであることを特
   徴とするデータ再生装置。