JP3626070B2 - 積符号符号化装置および復号化装置 - Google Patents
積符号符号化装置および復号化装置 Download PDFInfo
- Publication number
- JP3626070B2 JP3626070B2 JP2000117907A JP2000117907A JP3626070B2 JP 3626070 B2 JP3626070 B2 JP 3626070B2 JP 2000117907 A JP2000117907 A JP 2000117907A JP 2000117907 A JP2000117907 A JP 2000117907A JP 3626070 B2 JP3626070 B2 JP 3626070B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- access
- bytes
- outer code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の属する技術分野】
本発明は、積符号を構成する誤り訂正符号の符号化および復号化処理を行う積符号符号化装置および復号化装置に関するものである。
【0002】
【従来の技術】
近年、民生用ビデオカメラではDVフォーマットと呼ばれるデジタルVTRが大きくシェアを延ばしている。そのDVフォーマットでは誤り訂正符号として積符号が用いられている。DVフォーマットでの積符号の符号化処理および復号化処理には数メガビットのメモリを必要とする。
【0003】
図11はDVフォーマットでのビデオデータの積符号の構成を示す図である。図11において、1シンクブロックは77バイトからなり、138シンクブロックで1つのデータマトリクスを構成している。積符号の1コードワードは1バイトであり、外符号パリティーがデータマトリクスの縦方向に11バイト生成され、内符号パリティーがデータマトリクスの横方向(シンクブロック方向)に8バイト生成される。
【0004】
従来のDVフォーマットでの積符号符号化装置および復号化装置としては、例えば、特開平8−273347号広報「データ一時記憶装置」等が挙げられる。以下、従来のDVフォーマットでの積符号符号化装置について説明する。
【0005】
図12は従来の積符号符号化装置を示すブロック図である。
メモリ111は、例えばLSIに外付けされる汎用シンクロナスDRAMであり、データバスのバス幅は16ビット(=2バイト)である。LSIに外付けするメモリはピン数の制約などから16ビット程度のバス幅がほとんどである。
メモリ制御回路112は、各回路からの指示に従ってメモリ111にアクセスし、メモリ111に対してデータを読み書きする。
データ圧縮回路113は、ビデオデータに圧縮処理を施してシンクブロック(データマトリクスの横データ)を形成し、シンクブロックに一対一に対応するシンクブロック番号とともにメモリ制御回路112に出力する。
外符号符号化回路114は、外符号系列順(データマトリクスの縦)にデータをメモリ111から読み出すようにメモリ制御回路112に指示し、読み出したデータに対して外符号パリティーを生成して出力し、メモリ111に書き戻すようにメモリ制御回路112に指示する。この外符号符号化回路114は、一度に2つの外符号系列を処理する。
内符号符号化回路115は、シンクブロックに一対一に対応するシンクブロック番号をメモリ制御回路112に出力して、シンクブロック番号に対応するシンクブロックを入力し、シンクブロックに対して内符号パリティーを生成してシンクブロックに付加して出力する。
【0006】
図13は従来の積符号符号化装置におけるメモリ111のマッピング方式を10個のシンクブロックについて示す図である。
メモリ111にはシンクブロックが行方向にマッピングされており、メモリ111は1アドレス2バイトであるので、1シンクブロック77バイト(内符号パリティーが付加されていない時点での1シンクブロックは77バイトである)は同一行アドレスの連続する39列アドレスに記憶される。このマッピングにより、シンクブロックアクセスはDRAMのページモードアクセスを利用して高速にアクセスをすることができる。一方、外符号符号化のアクセスは同一列アドレスの連続行アドレスを1アドレスづつアクセスすることになり、ランダムアクセスとなる。
【0007】
図14は従来の積符号符号化装置におけるデータ圧縮回路113からメモリ111への書き込みアクセスを示すタイミング図である。
CLKはシンクロナスDRAMを動作させるクロック、RASは行アドレスストローブ、CASは列アドレスストローブ、ADRSはアドレス、WEはライトイネーブル、DATAはアクセスデータを表す。CLKの立ち上がりにおいて、RAS=0、CAS=1、WE=1のときADRSの行アドレスをアクティブ状態とする。RAS=0、CAS=1、WE=0のときADRSの行アドレスをプリチャージする。RAS=1、CAS=0、WE=0のときADRSの列アドレスにDATAのデータを書き込む。RAS=1、CAS=0、WE=1のときADRSの列アドレスからDATAのデータが読み出される。
1シンクブロックの書き込みアクセスは、ページモードアクセスを利用しており、同一行アドレスの連続39列アドレスにデータを書き込むのに、行アクティブからプリチャージまで41クロックを要する。したがって、1つのデータマトリクス(138シンクブロック)を書き込むのに、41×138=5658クロックを要する。
【0008】
図15は従来の積符号符号化装置における外符号符号化回路114とメモリ111とのアクセスを示すタイミング図である。
外符号系列のアクセスは、ランダムアクセスとなり、1データのアクセスに行アクティブからプリチャージまで3クロックを要する。つまり、外符号系列のアクセスはデータの読み出しで138回、外符号パリティーの書き込みで11回であるので、3×138+3×11=447クロックを要する。この例ではメモリ111が1アドレス2バイトであるので、2外符号系列を一度にアクセスしており、1つのデータマトリクス(77外符号系列)をアクセスするのに、447×39=17433クロックを要する。
【0009】
図16は従来の積符号符号化装置におけるメモリ111から内符号符号化回路115への読み出しアクセスを示すタイミング図である。
1シンクブロックの読み出しアクセスは、ページモードアクセスを利用しており、同一行アドレスの連続39列アドレスからデータを読み出すのに、行アクティブからプリチャージまで41クロックを要する。したがって、1つのデータマトリクス(外符号パリティーが付加されたので149シンクブロック)を読み出すのに、41×149=6109クロックを要する。
上記のような処理により、データ圧縮回路113から出力されたシンクブロックを順次メモリ111に書き込んでいき、記憶されたデータマトリクスに対して外符号符号化回路114により外符号パリティーを付加し、内符号符号化回路115がメモリ111からシンクブロックを順次読み出して内符号パリティーを付加して出力する。ビデオデータの1データマトリクスのメモリ111のアクセスは5658+17433+6109=29200クロックを要する。
積符号復号化装置についても、図11の積符号符号化装置とほぼ同様の構成であり、ビデオデータの1データマトリクスのメモリアクセスも積符号符号化装置とほぼ同じく約30000クロックを要する。
【0010】
【発明が解決しようとする課題】
しかし、図12に示した従来の構成では、次のような問題点があった。
近年、LSIの微細化に伴い、数メガビットのシンクロナスDRAMをLSIに内蔵できるようになってきている。LSIに内蔵するシンクロナスDRAMは論理回路にLSI内部で接続することになるので、バス幅を大きくとることができ、通常128ビット程度のバス幅となっている。バス幅が大きいほうが当然データ転送レートが大きくなるというメリットがある。転送レートが大きくなるとメモリアクセスクロック数が減るので、今まで複数のメモリで行っていた処理を1つのメモリに統合することも可能となり、実装面積やコストなどで大きなメリットが発生する。
【0011】
ところが、バス幅の大きさをうまく活かしてメモリアクセスクロックを減らすためにはメモリへのデータのマッピングに工夫が必要となる。
図12に示した従来の積符号符号化装置と同様なマッピング、つまり、シンクブロックをメモリの行方向にマッピングする方法では、例えばメモリのバス幅が128ビット(=16バイト)であるとき、1シンクブロック77バイトは同一行アドレスの連続する5列アドレスに記憶される。
データ圧縮回路113からメモリへの1シンクブロックの書き込みアクセスは、ページモードアクセスを利用し、同一行アドレスの連続5列アドレスにデータを書き込むのに、行アクティブからプリチャージまで7クロックを要する。したがって、1つのデータマトリクス(138シンクブロック)を書き込むのに、7×138=966クロックを要する。
外符号符号化回路114とメモリとの外符号系列のアクセスは、ランダムアクセスとなり、1アドレスのアクセスに行アクティブからプリチャージまで3クロックを要する。つまり、外符号系列のアクセスはデータの読み出しで138回、外符号パリティーの書き込みで11回であるので、3×138+3×11=447クロックを要する。外符号符号化回路114が一度に処理できる外符号系列が2外符号系列であるとすると、次の2外符号系列を処理するときには再度同じアクセスをメモリに対して行わなければならず、結局、1つのデータマトリクス(77外符号系列)をアクセスするのに、447×39=17433クロックを要する。
メモリから内符号符号化回路115への1シンクブロックの読み出しアクセスは、ページモードアクセスを利用し、同一行アドレスの連続5列アドレスからデータを読み出すのに、行アクティブからプリチャージまで7クロックを要する。したがって、1つのデータマトリクス(外符号パリティーが付加されたので149シンクブロック)を読み出すのに、7×149=1043クロックを要する。この結果、ビデオデータの1データマトリクスのメモリのアクセスは966+17433+1043=19442クロックを要する。
【0012】
このように、バス幅16ビットの外付けシンクロナスDRAMを使用した場合に比べて、バス幅128ビットのLSI内蔵シンクロナスDRAMを使用した場合では、データ圧縮回路113からのメモリへの書き込みが5658クロックから966クロック、メモリから内符号符号化回路115への読み出しが6109クロックから1043クロックと大きく減っているが、外符号符号化回路114とメモリとのアクセスが全く減っていないため、合計のクロック数は29200クロックから19422クロックへと約33%減にとどまっている。
これではバス幅が128ビットになったことをうまく利用できているとは言えず、複数のメモリで行っていた処理を1つのメモリに統合するというようなことはまだ困難となる。
【0013】
本発明は、上記の問題点を解決するものであり、バス幅の大きなメモリを使用したときに、積符号の符号化および復号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができる積符号符号化装置および復号化装置を提供することが、本発明の課題である。
【0014】
【課題を解決するための手段】
上記の目的を達成するために、本発明の積符号符号化装置は、入力されてくるデジタルデータを圧縮し、Jバイト単位のシンクブロックK個からなるJ×Kバイトのデータマトリクスとして出力するデータ圧縮手段と、2次元の行列アドレス空間を有し、同一行アドレス方向にLバイト単位でページモードアクセスが可能なメモリと、外符号系列順にメモリから読み出されたデータに外符号パリティーを生成して出力する外符号符号化手段と、シンクブロック単位でメモリから読み出された各シンクブロックに対し内符号パリティーを生成して出力する内符号符号化手段と、メモリに対しデータの書き込みおよび読み出しを制御するメモリ制御手段とを備え、該メモリ制御手段は上記J×Kバイトのデータマトリクスのメモリへの書き込みに際してJバイトのシンクブロックを列方向に連続する[(J/L)+1]行にLバイト単位で書き込む動作をシンクブロック順に行方向、列方向に順次行なって、(N×L)×[{(J×K)/(N×L)}+1]バイトのデータマトリクスとして入力するようにしたことを特徴とする。
【0015】
これにより、本発明の積符号符号化装置は、バス幅の大きなメモリを使用したときに、積符号の符号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができる。
その理由は以下の通りである。
【0016】
まず、データマトリクスの横方向をメモリのページモードアクセス方向に配列した場合を考える。
データ入力手段からメモリへの書き込みアクセスに必要なクロック数は、データマトリクスの1行分(Jバイト)で、行アクティブとプリチャージを含めて、
J/L+2 クロック
となるので、1つのデータマトリクスを書き込むのに、
(J/L+2)×K クロック
となる。
外符号符号化手段とメモリとのアクセスはランダムアクセスとなり必要なクロック数は、1データ分で
行アクティブとプリチャージを含めて3クロックであるので、外符号系列のアクセスは、
3×Q クロック (Qは外符号パリティーを含むシンクブロックの総数)となり、外符号符号化手段はメモリに対してA(A=2)バイトづつアクセスしているので、1つのデータマトリクスのアクセスは、
3×Q×(J/A) クロック
となる。
メモリから内符号符号化手段への読み出しアクセスに必要なクロック数は、データマトリクスの1行分で、行アクティブとプリチャージを含めて、
(J/L)+2 クロック
となるので、1つのデータマトリクスを読み出すのに、
(J/L+2)×Q クロック
となる。
この結果、1データマトリクスのメモリのアクセスは、KをQに近似できるとして、
2JQ/L+4Q+3JQ/A クロック
を要することになる。
【0017】
次に、データマトリクスの縦方向をメモリのページモードアクセス方向に配列した場合(J×K→K×J)を考える。
データ入力手段からメモリへの書き込みアクセスに必要なクロック数は、1アドレス分で行アクティブとプリチャージを含めて3クロックであるので、データマトリクスの1行分で、
3×J/L クロック
となるので、1つのデータマトリクスを書き込むのに、
3×(J/L)×K クロック
となる。
外符号符号化手段とメモリとのアクセスに必要なクロック数は、1回のページモードで行アクティブとプリチャージを含めて、
J/L+2 クロック
であるので、外符号系列のアクセスは、
(J/L+2)×Q/(J/L) クロック
となり、外符号符号化手段がメモリに対してAバイトづつアクセスしているので、1つのデータマトリクスのアクセスは、
(J/L+2)×Q/(J/L)×J/A クロック
となる。
メモリから内符号符号化手段への読み出しアクセスに必要なクロック数は、1アドレス分で行アクティブとプリチャージを含めて3クロックであるので、データマトリクスの1行分で、
3×J/L クロック
となるので、1つのデータマトリクスを読み出すのに、
3×(J/L)×Q クロック
となる。
この結果、1データマトリクスのメモリのアクセスは、KをQに近似できるとして、
6JQ/L+JQ/A+2LQ/A クロック
を要することになる。
【0018】
したがって、データマトリクスの横方向をメモリのページモードアクセス方向に配列した場合よりもデータマトリクスの縦方向をメモリのページモードアクセス方向に配列した場合のほうがアクセスクロック数が小さくなる条件は、
2JQ/L+4Q+3JQ/A≧6JQ/L+JQ/A+2LQ/A
となり、この式を解くと、
(L−2A)(L−J) ≦ 0
が得られる。通常、2AよりもJのほうが大きいので、結局、
L ≧ 2A
が得られる。
例えば、外符号化が2系列で行われるような場合には、Aが2であるから、Lが4以上であれば、必要なクロック数を少なくすることができる。
【0019】
また、上記の目的を達成するために、本発明の積符号復号化装置は、2次元の行列アドレス空間を有し、同一行アドレス方向にLバイト単位でページモードアクセスが可能なメモリと、メモリに対するデータの書き込み、読み出しを制御するメモリ制御手段と、Jバイトのシンクブロックに(M−J)バイトの内符号が付加されたMバイトのデータを入力して内符号復号化処理を実行する内符号復号化手段と、K個のデータシンクブロックと(Q−K)個の外符号シンクブロックからなるQ個のシンクブロックを外符号系列で順次入力して外符号復号化処理をして訂正データを出力する外符号復号化手段と、訂正後のデータをシンクブロック単位で前記メモリから読み出して出力するデータ出力手段とを有し、上記メモリ制御手段は、内符号復号化手段から出力されるJバイトのシンクブロックを列方向に連続する[(J/L)+1]行にLバイト単位で書き込む動作をシンクブロック順に行方向、列方向に順次行なって(N×L)×[{(J×K)/(N×L)}+1]バイトのデータマトリクスとしてメモリに格納するようにしたことを特徴とする。尚、本明細書においては、[ ]の記号は、割り算の商に小数点以下の数値があった場合は、くり上げることを表わす。たとえば、[(J/L)+1]であれば、J/Lが割り切れない場合は、くり上げるという意味である。また、[{(J×K)/(N×L)}+1]であれば、JK/NLが割り切れない場合は、くり上げるという意味である。
【0020】
これにより、本発明の積符号復号化装置は、バス幅の大きなメモリを使用したときに、積符号の復号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができる。
その理由は以下の通りである。
【0021】
まず、データマトリクスの横方向をメモリのページモードアクセス方向に配列した場合を考える。
内符号復号化手段からメモリへの書き込みアクセスに必要なクロック数は、データマトリクスの1行分で、行アクティブとプリチャージを含めて、
J/L+2 クロック
となるので、1つのデータマトリクスを書き込むのに、
(J/L+2)×Q クロック
となる。
外符号復号化手段とメモリとのアクセスに必要なクロック数は、1データ分で行アクティブとプリチャージを含めて3クロックであるので、外符号系列のアクセスは、
3×Q クロック
となり、外符号復号化手段がメモリに対してAバイトづつアクセスするとすると、1つのデータマトリクスのアクセスは、
3×Q×J/A クロック
となる。
メモリからデータ出力手段への読み出しアクセスに必要なクロック数は、データマトリクスの1行分で、行アクティブとプリチャージを含めて、
J/L+2 クロック
となるので、1つのデータマトリクスを読み出すのに、
(J/L+2)×K クロック
となる。データ出力手段をB個有していれば、
(J/L+2)×K×B クロック
となる。
この結果、1データマトリクスのメモリのアクセスは、KをQに近似できるとして、
(B+1)JQ/L+2(B+1)Q+3JQ/A クロック
を要することになる。
【0022】
次に、データマトリクスの縦方向をメモリのページモードアクセス方向に配列した場合を考える。
内符号復号化手段からメモリへの書き込みアクセスに必要なクロック数は、1アドレス分で行アクティブとプリチャージを含めて3クロックであるので、データマトリクスの1行分で、
3×J/L クロック
となるので、1つのデータマトリクスを書き込むのに、
3×(J/L)×Q クロック
となる。
外符号復号化手段とメモリとのアクセスに必要なクロック数は、1回のページモードで行アクティブとプリチャージを含めて、
J/L+2 クロック
であるので、外符号系列のアクセスは、
(J/L+2)×Q/(J/L) クロック
となり、外符号復号化手段がメモリに対してAバイトづつアクセスしているので、1つのデータマトリクスのアクセスは、
(J/L+2)×Q/(J/L)×J/A クロック
となる。
メモリからデータ出力手段への読み出しアクセスに必要なクロック数は、1アドレス分で行アクティブとプリチャージを含めて3クロックであるので、データマトリクスの1行分で、
3×J/L クロック
となるので、1つのデータマトリクスを読み出すのに、
3×(J/L)×K クロック
となる。データ出力手段をB個有していれば、
3×(J/L)×K×B クロック
となる。
この結果、1データマトリクスのメモリのアクセスは、KをQに近似できるとして、
3(B+1)JQ/L+JQ/A+2LQ/A クロック
を要することになる。
【0023】
したがって、データマトリクスの横方向をメモリのページモードアクセス方向に配列した場合よりもデータマトリクスの縦方向をメモリのページモードアクセス方向に配列した場合のほうがアクセスクロック数が小さくなる条件は、
(B+1)JQ/L+2(B+1)Q+3JQ/A
≧3(B+1)JQ/L+JQ/A+2LQ/A
となり、この式を解くと、
(L−A(B+1))(L−J) ≦ 0
が得られる。通常、A(B+1)よりもJのほうが大きいので、結局、
L ≧ A(B+1)
であれば、クロック数を減少させることができる。
【0024】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
<実施形態1>
図1は、この実施形態1における積符号符号化装置の構成を示すブロック図である。
メモリ11は、例えばLSIに内蔵されるシンクロナスDRAMであり、データバスのバス幅は128ビット(=16バイト)である。LSIに内蔵されるメモリは、データ転送レートを大きくするために、バス幅を大きくとっているものが多い。
メモリ制御回路12は、各回路からの指示に従ってメモリ11にアクセスし、メモリ11に対してデータを読み書きする。
データ圧縮回路113は、ビデオデータに圧縮処理を施してシンクブロック(データマトリクスの横データ)を形成し、シンクブロックに一対一に対応するシンクブロック番号とともにメモリ制御回路12に出力する。
外符号符号化回路114は、外符号系列順(データマトリクスの縦)にデータをメモリ11から読み出すようにメモリ制御回路12に指示し、読み出したデータに対して外符号パリティーを生成して出力し、メモリ11に書き戻すようにメモリ制御回路12に指示する。この外符号符号化回路114は、一度に2つの外符号系列を処理する。
内符号符号化回路115は、シンクブロックに一対一に対応するシンクブロック番号をメモリ制御回路12に出力して、シンクブロック番号に対応するシンクブロックを入力し、シンクブロックに対して内符号パリティーを生成してシンクブロックに付加して出力する。
符号化対象の積符号の構成は従来例と同様で、図10に示した通り、1シンクブロックが77バイトからなり、138シンクブロックで1つのデータマトリクスを構成している。積符号の1コードワードは1バイトであり、外符号パリティーがデータマトリクスの縦方向に11バイト生成され、内符号パリティーがデータマトリクスの横方向(シンクブロック方向)に8バイト生成される。
したがって、請求項1および4に当てはめると、A=2、J=77、K=138、L=16、M=85、N=149となり、L[=16]≧2×A[=4]であるので、データマトリクスの縦方向をメモリ11のページモードアクセス方向に配列する。
【0025】
図2は図13に示す従来のマッピングに対応して本発明の実施形態1の積符号符号化装置におけるメモリ11のマッピングを示す図である。
メモリ11にはシンクブロックが列方向(ランダムアクセス方向)にマッピングされており、メモリ11は1アドレス16バイトであるので、1シンクブロック77バイトは同一列アドレスの連続する5アドレスに記憶される。このマッピングにより、シンクブロックアクセスは同一列アドレスの連続行アドレスを1アドレスづつアクセスすることになり、ランダムアクセスとなる。一方、同一行アドレスの連続する5列アドレスにデータマトリクスの縦方向がマッピングされているので、外符号符号化のアクセスにDRAMのページモードアクセスを利用することができる。
【0026】
図3はメモリ制御回路12が実行するマッピングのフローチャートで、簡単のため10個のシンクブロックについてのマッピングを示している。
ここで、シンクブロック番号はS(n,j)(n=1,2,j=1〜5)で表わし、iは、シンクブロックの何番目のアドレスであるかを示す。
ステップS101で、n,j,iを夫々1に初期化する。ステップS102では、シンクブロックS(n,j)=S(1,1)のi番目(i=1)のアドレスのデータをメモリの(0,0)番地に書き込む。ステップS103でiをインクリメントし、2番目のアドレスのデータをメモリの(1,0)番地に書き込む。この書き込み動作をi=5になる迄繰り返して、シンクブロック1のデータ書き込みが終了する。即ち、ステップS104でi=5になると、ステップS105でjをインクリメントし、次のシンクブロック[S(1,2)=2]のデータの書き込みを行なうため、ステップS107でiを再び1にセットして、ステップS102に戻り、メモリ番地(0,1)から(4,1)に、シンクブロック2のデータを順次書き込む。このようにして、シンクブロック5までの書き込みが終了すると(S106)、ステップS108でnをインクリメントし、2段目のシンクブロックS(2,1)(=6)からS(2,5)(=10)までのデータの書き込みを行なうため、ステップS110でj=1にセットして、ステップS102に戻る。ステップS109でn=3が確認されると、全てのシンクブロックの書き込みが終了する。
【0027】
図4は本発明の実施形態1の積符号符号化装置におけるデータ圧縮回路113からメモリ11への書き込みアクセスを示すタイミング図である。
CLKはシンクロナスDRAMを動作させるクロック、RASは行アドレスストローブ、CASは列アドレスストローブ、ADRSはアドレス、WEはライトイネーブル、DATAはアクセスデータを表す。CLKの立ち上がりにおいて、RAS=0、CAS=1、WE=1のときADRSの行アドレスをアクティブ状態とする。RAS=0、CAS=1、WE=0のときADRSの行アドレスをプリチャージする。RAS=1、CAS=0、WE=0のときADRSの列アドレスにDATAのデータを書き込む。RAS=1、CAS=0、WE=1のときADRSの列アドレスからDATAのデータが読み出される。
1シンクブロックの書き込みアクセスは、ランダムアクセスとなり、1アドレスのアクセスに行アクティブからプリチャージまで3クロックを要する。1シンクブロックのアクセスは5アドレスの書き込みを行うので、3×5=15クロックを要する。したがって、1つのデータマトリクス(138シンクブロック)を書き込むのに、15×138=2070クロックを要する。
【0028】
図5は本発明の実施形態1の積符号符号化装置における外符号符号化回路114とメモリ11とのアクセスを示すタイミング図である。
外符号系列のアクセスは、5アドレスづつのページモードアクセスを利用しており、同一行アドレスの連続5列アドレスのアクセスに、行アクティブからプリチャージまで7クロックを要する。外符号系列のアクセスはデータの読み出しで138アドレス、外符号パリティーの書き込みで11アドレス、合計149アドレスであるので、連続5列アドレスのアクセスが30回、つまり、7×30=210クロックを要する。外符号符号化回路114が一度に処理できる外符号系列が2外符号系列であるので、次の2外符号系列を処理するときには再度同じアクセスをメモリに対して行わなければならず、結局、1つのデータマトリクス(77外符号系列)をアクセスするのに、210×39=8190クロックを要する。
【0029】
図6は本発明の実施形態1の積符号符号化装置におけるメモリ11から内符号符号化回路115への読み出しアクセスを示すタイミング図である。
1シンクブロックの読み出しアクセスは、ランダムアクセスとなり、1アドレスのアクセスに行アクティブからプリチャージまで3クロックを要する。1シンクブロックのアクセスは5アドレスの読み出しを行うので、3×5=15クロックを要する。したがって、1つのデータマトリクス(149シンクブロック)を読み出すのに、15×149=2235クロックを要する。
上記のような処理により、データ圧縮回路113から出力されたシンクブロックを順次メモリ11に書き込んでいき、記憶されたデータマトリクスに対して外符号符号化回路114により外符号パリティーを付加し、内符号符号化回路115がメモリ11からシンクブロックを順次読み出して内符号パリティーを付加して出力する。ビデオデータの1データマトリクスのメモリ11のアクセスは2070+8190+2235=12495クロックを要する。このクロック数は、従来の積符号符号化装置においてバス幅16ビットの外付けシンクロナスDRAMを使用した場合の29200クロックに対して約57%減、従来の積符号符号化装置においてバス幅128ビットのLSI内蔵シンクロナスDRAMを使用した場合の19422クロックに対しても約36%減を実現している。
これにより、本発明の積符号符号化装置は、バス幅の大きなメモリを使用したときに、積符号の符号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができ、複数のメモリで行っていた処理を1つのメモリに統合するというようなことも可能となる。
【0030】
<実施形態2>
図7は、この実施形態5および8における積符号復号化装置の構成を示すブロック図である。
メモリ11およびメモリ制御回路12は実施形態1において図1に示したものと同じ構成であるので、ここでは詳しい説明を省略する。
内符号復号化回路65は、入力したシンクブロックに対して内符号誤り訂正処理を施して復号した77バイトのシンクブロックを、シンクブロックに一対一に対応するシンクブロック番号とともにメモリ制御回路12に出力する。
外符号復号化回路64は、外符号系列順にデータをメモリ11から読み出すようにメモリ制御回路12に指示し、読み出したデータに対して外符号誤り訂正処理を施して、誤りがあった場合には、正しいデータをメモリ11に書き戻すようにメモリ制御回路12に指示する。この外符号復号化回路64は、一度に2つの外符号系列を処理する。
データ伸張回路63は、シンクブロックに一対一に対応するシンクブロック番号をメモリ制御回路12に出力して、シンクブロック番号に対応するシンクブロックを入力し、シンクブロックに伸張処理を施してビデオデータとして出力する。
復号化対象の積符号の構成は従来例と同様で、図11に示した通り、1シンクブロックが77バイトからなり、138シンクブロックで1つのデータマトリクスを構成している。積符号の1コードワードは1バイトであり、外符号パリティーがデータマトリクスの縦方向に11バイト生成されており、内符号パリティーがデータマトリクスの横方向(シンクブロック方向)に8バイト生成されている。
したがって、請求項5および8に当てはめると、A=2、B=1、J=77、K=138、L=16、M=85、N=149となり、L[=16]≧A×(B+1)[=4]であるので、データマトリクスの縦方向をメモリ11の列方向に配列する。
【0031】
つまり、本発明の実施形態2の積符号復号化装置におけるメモリ11のマッピングは実施形態1において図2に示したものと同様である。
メモリ11にはシンクブロックが列方向にマッピングされており、メモリ11は1アドレス16バイトであるので、1シンクブロック77バイトは同一列アドレスの連続する5アドレスに記憶される。このマッピングにより、シンクブロックアクセスは同一列アドレスの連続行アドレスを1アドレスづつアクセスすることになり、ランダムアクセスとなる。一方、同一行アドレスの連続する5列アドレスにデータマトリクスの縦方向がマッピングされているので、外符号復号化のアクセスにDRAMのページモードアクセスを利用することができる。
【0032】
図8は本発明の実施形態2の積符号復号化装置における内符号復号化回路65からメモリ11への書き込みアクセスを示すタイミング図である。
1シンクブロックの書き込みアクセスは、ランダムアクセスとなり、1アドレスのアクセスに行アクティブからプリチャージまで3クロックを要する。1シンクブロックのアクセスは5アドレスの書き込みを行うので、3×5=15クロックを要する。したがって、1つのデータマトリクス(149シンクブロック)を書き込むのに、15×149=2235クロックを要する。
【0033】
図9は本発明の実施形態2の積符号復号化装置における外符号復号化回路64とメモリ11とのアクセスを示すタイミング図である。
外符号系列のアクセスは、5アドレスづつのページモードアクセスを利用しており、同一行アドレスの連続5列アドレスのアクセスに、行アクティブからプリチャージまで7クロックを要する。外符号系列のアクセスはデータの読み出しに149アドレスであるので、連続5列アドレスのアクセスが30回、つまり、7×30=210クロックを要する。誤りがない場合には外符号系列のアクセスは以上である。外符号復号化回路64が一度に処理できる外符号系列が2外符号系列であるので、次の2外符号系列を処理するときには再度同じアクセスをメモリに対して行わなければならず、結局、1つのデータマトリクス(77外符号系列)をアクセスするのに、210×39=8190クロックを要する。
【0034】
図10は本発明の実施形態2の積符号復号化装置におけるメモリ11からデータ伸張回路63への読み出しアクセスを示すタイミング図である。
1シンクブロックの読み出しアクセスは、ランダムアクセスとなり、1アドレスのアクセスに行アクティブからプリチャージまで3クロックを要する。1シンクブロックのアクセスは5アドレスの読み出しを行うので、3×5=15クロックを要する。したがって、1つのデータマトリクス(138シンクブロック)を読み出すのに、15×138=2070クロックを要する。
上記のような処理により、内符号復号化回路65から出力されたシンクブロックを順次メモリ11に書き込んでいき、記憶されたデータマトリクスに対して外符号復号化回路64により外符号誤り訂正処理を施し、データ伸張回路63がメモリ11からシンクブロックを順次読み出して伸張処理を施してビデオデータとして出力する。ビデオデータの1データマトリクスのメモリ11のアクセスは2235+8190+2070=12495クロックを要する。このクロック数は、従来の積符号復号化装置においてバス幅16ビットの外付けシンクロナスDRAMを使用した場合の29200クロックに対して約57%減、従来の積符号復号化装置においてバス幅128ビットのLSI内蔵シンクロナスDRAMを使用した場合の19422クロックに対しても約36%減を実現している。
これにより、本発明の積符号復号化装置は、バス幅の大きなメモリを使用したときに、積符号の復号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができ、複数のメモリで行っていた処理を1つのメモリに統合するというようなことも可能となる。
【0035】
【発明の効果】
本発明の積符号符号化装置は、メモリのバス幅Lバイトが、外符号符号化手段のアクセス単位Aバイトに対して、(2×A)バイト以上であれば、データマトリクスの縦方向をメモリのページモードアクセス方向に配列する。
これにより、バス幅の大きなメモリを使用したときに、積符号の符号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができる。
また、本発明の積符号復号化装置は、メモリのバス幅Lバイトが、外符号復号化手段のアクセス単位Aバイトとデータ出力手段の個数B個に対して、(A×(B+1))バイト以上であれば、データマトリクスの縦方向をメモリのページモードアクセス方向に配列する。
これにより、バス幅の大きなメモリを使用したときに、積符号の復号化の処理を行うためのメモリアクセスクロック数をより少なくすませることができる。
以上の結果、本発明の積符号符号化装置および復号化装置では、今まで複数のメモリで行っていた処理を1つのメモリに統合することも可能となり、実装面積やコストなどで大きなメリットが発生する。
【図面の簡単な説明】
【図1】本発明の実施形態1における積符号符号化装置の構成を示すブロック図である
。
【図2】本発明の実施形態1の積符号符号化装置におけるメモリのマッピングを示す図
である。
【図3】本発明の実施形態1の積符号符号化装置におけるデータマトリクスのメモリへのマッピング方式を示すフローチャートである。
【図4】本発明の実施形態1の積符号符号化装置におけるデータ圧縮回路からメモリへの書き込みアクセスを示すタイミング図である。
【図5】本発明の実施形態1の積符号符号化装置における外符号符号化回路とメモリとのアクセスを示すタイミング図である。
【図6】本発明の実施形態1の積符号符号化装置におけるメモリから内符号符号化回路への読み出しアクセスを示すタイミング図である。
【図7】本発明の実施形態2における積符号復号化装置の構成を示すブロック図である。
【図8】本発明の実施形態2の積符号復号化装置における内符号復号化回路からメモリへの書き込みアクセスを示すタイミング図である。
【図9】本発明の実施形態2の積符号復号化装置における外符号復号化回路とメモリとのアクセスを示すタイミング図である。
【図10】本発明の実施形態2の積符号復号化装置におけるメモリからデータ伸張回路への読み出しアクセスを示すタイミング図である。
【図11】DVフォーマットでのビデオデータの積符号の構成を示す図である。
【図12】従来の積符号符号化装置を示すブロック図である。
【図13】従来の積符号符号化装置におけるメモリのマッピングを示す図である。
【図14】従来の積符号符号化装置におけるデータ圧縮回路からメモリへの書き込みアクセスを示すタイミング図である。
【図15】従来の積符号符号化装置における外符号符号化回路とメモリとのアクセスを示すタイミング図である。
【図16】従来の積符号符号化装置におけるメモリから内符号符号化回路への読み出しアクセスを示すタイミング図である。
【符号の説明】
11 メモリ
12 メモリ制御回路
63 データ伸張回路
64 外符号復号化回路
65 内符号復号化回路
113 データ圧縮回路
114 外符号符号化回路
115 内符号符号化回路
Claims (8)
- 入力されてくるデジタルデータを圧縮し、Jバイト単位のシンクブロックK個からなるJ×Kバイトのデータマトリクスとして出力するデータ圧縮手段と、
複数行及び複数N列を有する2次元の行列アドレス空間を有し、同一行アドレス方向にLバイト単位でページモードアクセスが可能なメモリと、
外符号系列順にメモリから読み出されたデータに外符号パリティーを生成して出力する外符号符号化手段と、
シンクブロック単位でメモリから読み出された各シンクブロックに対し内符号パリティーを生成して出力する内符号符号化手段と、
メモリに対しデータの書き込みおよび読み出しを制御するメモリ制御手段とを備え、
該メモリ制御手段は上記J×Kバイトのデータマトリクスのメモリへの書き込みに際してJバイトのシンクブロックを列方向に連続する[(J/L)+1]行にLバイト単位で書き込む動作をシンクブロック順に行方向、列方向に順次行なって、(N×L)×[{(J×K)/(N×L)}+1]バイトのデータマトリクスとして入力するようにしたことを特徴とする積符号符号化装置。 - 上記メモリ制御手段は、外符号符号化に際して、同一行アドレスの連続するN列アドレスをページモードアクセスによりアクセスするようにしたことを特徴とする、請求項1に記載の積符号符号化装置。
- 上記メモリ制御手段は、内符号符号化に際して、同一列方向に連続する[(J/L)+1]行のデータをランダムアクセスにより読み出すようにしたことを特徴とする、請求項1又は2に記載の積符号符号化装置。
- 上記外符号符号化手段が上記メモリに対してAバイトずつアクセスするとき、上記Lは(2×A)以上である、請求項1、2又は3に記載の積符号符号化装置。
- 複数行及び複数N列を有する2次元の行列アドレス空間を有し、同一行アドレス方向にLバイト単位でページモードアクセスが可能なメモリと、
メモリに対するデータの書き込み、読み出しを制御するメモリ制御手段と、
Jバイトのシンクブロックに(M−J)バイトの内符号が付加されたMバイトのデータを入力して内符号復号化処理を実行する内符号復号化手段と、
K個のデータシンクブロックと(Q−K)個の外符号シンクブロックからなるQ個のシンクブロックを外符号系列で順次入力して外符号復号化処理をして訂正データを出力する外符号復号化手段と、
訂正後のデータをシンクブロック単位で前記メモリから読み出して出力するデータ出力手段とを有し、
上記メモリ制御手段は、内符号復号化手段から出力されるJバイトのシンクブロックを列方向に連続する[(J/L)+1]行にLバイト単位で書き込む動作をシンクブロック順に行方向、列方向に順次行なって(N×L)×[{(J×K)/(N×L)}+1]バイトのデータマトリクスとしてメモリに格納するようにしたことを特徴とする積符号復号化装置。 - 上記メモリ制御手段は、外符号復号化に際して、同一行アドレスの連続するN列アドレスをページモードアクセスによりアクセスするようにしたことを特徴とする、請求項5に記載の積符号復号化装置。
- 上記メモリ制御手段は、内符号復号化に際して、同一列方向に連続する[(J/L)+1]行のデータをランダムアクセスにより読み出すようにしたことを特徴とする、請求項5又は6に記載の積符号復号化装置。
- 上記外符号復号化手段が上記メモリに対してAバイトずつアクセスし、B個のデータ出力手段を有するとき、上記Lは{A×(B+1)}以上である、請求項5、6又は7に記載の積符号復号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000117907A JP3626070B2 (ja) | 2000-04-19 | 2000-04-19 | 積符号符号化装置および復号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000117907A JP3626070B2 (ja) | 2000-04-19 | 2000-04-19 | 積符号符号化装置および復号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308721A JP2001308721A (ja) | 2001-11-02 |
JP3626070B2 true JP3626070B2 (ja) | 2005-03-02 |
Family
ID=18629148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000117907A Expired - Fee Related JP3626070B2 (ja) | 2000-04-19 | 2000-04-19 | 積符号符号化装置および復号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3626070B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5060070B2 (ja) * | 2006-06-23 | 2012-10-31 | グローリー株式会社 | 貯玉管理装置、貯玉管理方法及び貯玉管理プログラム |
US9059736B2 (en) * | 2012-12-03 | 2015-06-16 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
-
2000
- 2000-04-19 JP JP2000117907A patent/JP3626070B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001308721A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3307579B2 (ja) | データ記憶システム | |
KR100248396B1 (ko) | 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법 | |
JP4846306B2 (ja) | 半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法 | |
US5978883A (en) | Block interleaving and deinterleaving method and device therefor | |
JPS6221265B2 (ja) | ||
JPH1198462A (ja) | データ再生装置 | |
US7363552B2 (en) | Method and apparatus for convolutional interleaving/de-interleaving technique | |
JP3626070B2 (ja) | 積符号符号化装置および復号化装置 | |
EP0690450A2 (en) | Memory circuit sequentially accessible by arbitrary address | |
US6346896B1 (en) | Decoding apparatus and method for deinterleaving data | |
US5892775A (en) | Method and apparatus for providing error-tolerant storage of information | |
US6195781B1 (en) | Error correction code calculator | |
CN108769697B (zh) | 基于时间交织流水线架构的jpeg-ls压缩系统及方法 | |
JP2827978B2 (ja) | インターリーブ装置 | |
KR100248395B1 (ko) | 디지털 통신용 채널 부호기 설계방법 | |
JP2001332980A (ja) | インタリーブ装置及びインタリーブ方法 | |
US6373778B1 (en) | Burst operations in memories | |
JP2000514588A (ja) | 高速のデコード操作を有するメモリ | |
JP2001117825A (ja) | データ記録装置およびデータ再生装置 | |
JP3291070B2 (ja) | データ転置装置 | |
KR0183171B1 (ko) | 인터리버 및 디인터리버와 그 방법 | |
JP3937418B2 (ja) | 記憶装置および記憶読み出し制御方法 | |
JP4714531B2 (ja) | ジグザグデータ発生回路 | |
JPH0581123A (ja) | 半導体メモリ | |
JPH05300028A (ja) | インターリーブアドレス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |