JP2001168737A - データ記録装置およびデータ再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 １バンクのメモリを使用した場合でも、Ｃ１
系列、Ｃ２系列ともに、高速に読み出し、書き込みする
ことができるデータ記録装置およびデータ再生装置を提
供する。 【解決手段】 Ｃ１方向のデータの先頭に、各Ｃ１系列
毎に予め決められた所定数の架空のデータがあるものと
して、該Ｃ１方向に連続する所定単位のデータ群を、マ
トリクス状に並べ替え、同じＣ１系列に属するデータを
前記並べ替えられた各データ群を、メモリ６上の異なる
行アドレスに配置するとともに、同じＣ２系列に属する
データを含む前記並べ替えられた各データ群を、前記メ
モリ上の同一の行アドレスに配置する手段５１，５２
と、前記メモリ６上の各行アドレスに配置されたデータ
の内、誤り訂正符号化に必要なデータのみを選択する手
段５２と、前記選択されたデータを直線状に並べ替え
て、前記誤り訂正符号化手段５１に出力する手段とを備
えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリを用いて、
シンボル単位でマトリクス状に配列されたデータに対
し、配列の斜め方向に第１の誤り訂正符号語を生成する
とともに、行方向に第２の誤り訂正符号語を生成するこ
とにより、誤り訂正符号化を行うデータ記録装置、およ
び前記誤り訂正符号化されたデータを復号化するデータ
再生装置に関するものである。

【０００２】

【従来の技術】近年、ディジタル技術が進歩し、Ａ／Ｖ
信号のディジタル記録再生技術の実用化が進んでいる。
ディジタル化されたＡ／Ｖ信号は、誤り訂正符号化回路
により、誤り訂正用のパリティシンボルが付加されて、
光ディスクなどの記録媒体に記録される。再生時には、
誤り訂正復号化回路により、誤り訂正が行われ、再生さ
れる。

【０００３】このときの符号化法には、リードソロモン
２重符号化が広く用いられている。リードソロモン２重
符号化のひとつとして、図３１に示すような符号構成が
知られている。

【０００４】この符号構成においては、１シンボル（た
とえば１バイト）単位でマトリクス状に配列された入力
データに対し、斜め方向に符号化を行うことにより、第
１の誤り訂正符号語（Ｃ２パリティ）を生成する。さら
に、入力データおよび第１の誤り訂正符号語（Ｃ２パリ
ティ）に対して、行方向に符号化を行うことにより、第
２の誤り訂正符号語（Ｃ１パリティ）を生成する。

【０００５】そして、再生時には、まず第２の誤り訂正
符号語を用いて誤り訂正を行い、そこで訂正し残したエ
ラーについて、第１の誤り訂正符号語を用いて誤り訂正
する。第２の誤り訂正符号語は主にランダム誤りの訂正
に用いられ、第１の誤り訂正符号語は主にバースト誤り
の訂正に用いられる。

【０００６】このとき、データの時系列の順序は、たと
えば行方向に一致している。尚、以下の説明において
は、行方向をＣ１方向、斜め方向をＣ２方向と呼ぶこと
とする。

【０００７】通常、誤り訂正符号化／復号化の際には、
データの誤り訂正用メモリとして、ＲＡＭが使用されて
おり、供給されたデータは、このＲＡＭに一旦書き込ま
れる。そして、ＲＡＭに書き込まれたデータに対して、
上述のようなリードソロモン２重符号化／復号化がなさ
れる。

【０００８】ＲＡＭは大別すると、ＳＲＡＭ（Static R
AM）とＤＲＡＭ（Dynamic RAM）との２種類になる。Ｄ
ＲＡＭは一般にＳＲＡＭよりもアクセス速度が遅い上
に、制御のための回路が複雑になるが、ＳＲＡＭよりも
安価で大容量、低消費電力であるため、民生用を中心に
幅広く使用されている。

【０００９】例えば、ＤＶＤなどのデータ再生装置にお
いては、ＤＲＡＭがデータの誤り訂正用メモリやバッフ
ァメモリとして使用されている。

【００１０】ＤＲＡＭの読み出しは、次のような順序で
行われる。行アドレスによりワード線を選択し、そのワ
ード線に接続されるメモリセルのデータをすべてセンス
アンプに送る。次に、列アドレスによりセンスアンプ群
の中のいくつかを選択し、そのデータを出力バッファに
送出する。

【００１１】従って、センスアンプの出力が確定した後
は、列アドレスを変更するだけで、別のメモリセルのデ
ータをアクセスすることができる。ページモードは、列
アドレスの変更によってアクセスするもので、データは
センスアンプから出力端子に送られるだけなので、通常
のサイクルに比べてアクセス時間が短くなる。

【００１２】また、ＤＲＡＭへの書き込みも同様に、行
アドレスによりワード線を選択し、そのワード線に接続
されるメモリセルのデータをすべてセンスアンプに送
る。次に、列アドレスによりセンスアンプ群のいくつか
を選択し、書き込みデータを送る。

【００１３】尚、行アドレスを替える場合は、読み出
し、書き込みともに、前行アドレスで選択されたワード
線に接続するメモリセルに、センスアンプへ送ったデー
タを戻す必要があり、これをプリチャージという。

【００１４】前述のように、ＤＲＡＭは一般的にアクセ
ス時間、サイクル時間がＳＲＡＭよりも遅いという欠点
を持っているため、アクセス時間を実効的に早くする手
法として、例えばページモードという高速アクセスモー
ドを使って、アクセス速度の向上を図っているが、同一
行アドレス内という条件がつく。

【００１５】ＤＲＡＭを前記リードソロモン２重符号化
／復号化用のメモリとして使用する場合、記録データま
たは再生データを一旦ＤＲＡＭに貯えた後、Ｃ１方向、
Ｃ２方向のそれぞれの方向でデータを読み出し、あるい
は書き込みを行う必要がある。

【００１６】ここで、例えばＣ１系列が同一の行アドレ
スになるようにＤＲＡＭに書き込めば、Ｃ１系列を読み
出す際には、最初に行アドレスを指定した後、列アドレ
スを変更するだけで、高速にデータを読み出すことがで
きるが、Ｃ２系列はすべて別の行アドレスになるため、
高速に読み出すことができない。

【００１７】また、逆にＣ２系列が同一の行アドレスに
なるようにＤＲＡＭに書き込めば、同様の理由により、
Ｃ２系列は高速にデータを読み出すことができるが、Ｃ
１系列は高速にデータを読み出すことができない。

【００１８】以上のように、ＤＲＡＭを用いて、誤り訂
正を行う場合、Ｃ１系列、Ｃ２系列を共に高速に読み出
し、書き込みすることはできず、その結果全体の転送速
度をあまり高速にできないという問題があった。

【００１９】

【発明が解決しようとする課題】上述したように、誤り
訂正符号化／復号化を行う際に、ＤＲＡＭを用いた場
合、例えばＣ１系列が同一の行アドレスになるようにＤ
ＲＡＭに書き込めば、Ｃ１系列は高速にデータを読み出
すことができるが、Ｃ２系列はすべて別の行アドレスに
なるため、高速に読み出すことができないという問題が
ある。

【００２０】また、逆にＣ２系列が同一の行アドレスに
なるようにＤＲＡＭに書き込めば、Ｃ２系列は高速にデ
ータを読み出すことができるが、Ｃ１系列は高速に読み
出すことができないという問題がある。

【００２１】本発明は、上記課題に鑑みてなされたもの
であり、１バンクのメモリを使用した場合でも、Ｃ１系
列、Ｃ２系列ともに、高速に読み出し、書き込みするこ
とができるデータ記録装置およびデータ再生装置を提供
するものである。

【００２２】

【課題を解決するための手段】本発明のデータ記録装置
は、Ｃ１方向のデータの先頭に、各Ｃ１系列毎に予め決
められた所定数の架空のデータがあるものとして、該Ｃ
１方向に連続する所定単位のデータ群を、マトリクス状
に並べ替え、同じＣ１系列に属するデータを含む前記並
べ替えられた各データ群を、メモリ上の異なる行アドレ
スに配置するとともに、同じＣ２系列に属するデータを
含む前記並べ替えられた各データ群を、前記メモリ上の
同一の行アドレスに配置する手段と、前記メモリ上の各
行アドレスに配置されたデータの内、誤り訂正符号化に
必要なデータのみを選択する手段と、前記選択されたデ
ータを直線状に並べ替えて、前記誤り訂正符号化手段に
出力する手段とを備えたものである。

【００２３】これにより、同じＣ１系列に属するデータ
を含むマトリクス状の各データ群を、メモリ上の異なる
行アドレスに配置するとともに、同じＣ２系列に属する
データを含むマトリクス状の各データ群を、メモリ上の
同一行アドレスに配置するので、誤り訂正符号化時にお
いて、Ｃ１系列、Ｃ２系列ともに、高速にデータを読み
出し、または書き込みすることが可能となる。

【００２４】また、本発明のデータ記録装置において
は、前記マトリクス状に並べ替える所定単位をＮｄ、前
記マトリクスをｍ×ｎ（ｍは２以上の自然数、ｎは自然
数）とし、前記メモリの行アドレスを指定するのに必要
な時間がＴact、列アドレスを指定する時間がＴcol、行
アドレスを変更するのに必要な時間がＴpreであると
き、 Ｔact ＋ Ｔcol×ｍ ＋ Ｔpre ＝ Ｎｄ、 Ｎｄ ＝ ｍ
×ｎ を満たすように、データを並べ替えるとともに、前記メ
モリを制御する。

【００２５】これにより、メモリの特性に応じて、見か
け上連続的にデータをメモリに書き込み、または読み出
すことができるので、誤り訂正符号化時において、Ｃ１
系列、Ｃ２系列ともに、効率良く高速にデータを読み出
し、または書き込みすることが可能となる。

【００２６】さらに、本発明のデータ記録装置において
は、前記誤り訂正符号化手段として、同時に同系列の複
数のデータ列に対して誤り訂正符号化を行うものを備え
ている。

【００２７】これにより、メモリから同時に、複数のＣ
１系列、または複数のＣ２系列を読み出し、さらに高速
に誤り訂正符号化を行うことが可能となる。

【００２８】本発明のデータ再生装置は、Ｃ１方向のデ
ータの先頭に、各Ｃ１系列毎に予め決められた所定数の
架空のデータがあるものとして、該Ｃ１方向に連続する
所定単位のデータ群を、マトリクス状に並べ替え、同じ
Ｃ１系列に属するデータを含む前記並べ替えられた各デ
ータ群を、メモリ上の異なる行アドレスに配置するとと
もに、同じＣ２系列に属するデータを含む前記並べ替え
られた各データ群を、メモリ上の同一行アドレスに配置
する手段と、前記メモリ上の各行アドレスに配置された
データの内、誤り訂正復号化に必要なデータのみを選択
する手段と、前記選択されたデータを直線状に並べ替え
て、誤り訂正復号化手段に出力する手段とを備えたもの
である。

【００２９】これにより、同じＣ１系列に属するデータ
を含むマトリクス状の各データ群を、メモリ上の異なる
行アドレスに配置するとともに、同じＣ２系列に属する
データを含むマトリクス状の各データ群を、メモリ上の
同一行アドレスに配置するので、誤り訂正復号化時にお
いて、Ｃ１系列、Ｃ２系列ともに、高速にデータを読み
出し、または書き込みすることが可能となる。

【００３０】また、本発明のデータ再生装置において
は、前記マトリクス状に並べ替える所定単位をＮｄ、前
記マトリクスをｍ×ｎ（ｍは２以上の自然数、ｎは自然
数）とし、前記メモリの行アドレスを指定するのに必要
な時間がＴact、列アドレスを指定する時間がＴcol、行
アドレスを変更するのに必要な時間がＴpreであると
き、 Ｔact ＋ Ｔcol×ｍ ＋ Ｔpre ＝ Ｎｄ、 Ｎｄ ＝ ｍ
×ｎ を満たすように、データを並べ替えるとともに、前記メ
モリを制御する。

【００３１】これにより、メモリの特性に応じて、見か
け上連続的にデータをメモリに書き込み、または読み出
すことができるので、誤り訂正復号化時において、Ｃ１
系列、Ｃ２系列ともに、効率良く高速にデータを読み出
し、または書き込みすることが可能となる。

【００３２】さらに、本発明のデータ再生装置において
は、前記誤り訂正復号化手段として、同時に同系列の複
数のデータ列に対して誤り訂正復号化を行うものを備え
ている。

【００３３】これにより、メモリから同時に、複数のＣ
１系列、または複数のＣ２系列を読み出し、さらに高速
に誤り訂正復号化を行うことが可能となる。

【００３４】

【発明の実施の形態】以下、本発明の第1実施形態を、
例えば光ディスク記録再生装置について、図１乃至図１
８とともに詳細に説明する。ここで、図１は本実施形態
のデータ記録再生装置における概略構成を示すブロック
図、図２は本実施形態のデータ記録再生装置における信
号処理部を示すブロック図である。

【００３５】図３は本実施形態のデータ記録再生装置に
おける記録時の動作を示すフローチャート、図４は本実
施形態のデータ記録再生装置における記録時の入力デー
タを示す説明図、図５及び図６は本実施形態のデータ記
録再生装置における信号処理部の各データ列を示す説明
図である。

【００３６】図７及び図８は本実施形態のデータ記録再
生装置におけるＣ１方向のメモリへの書き込み動作の一
例を示すタイミングチャート、図９は本実施形態のデー
タ記録再生装置におけるメモリ上のデータ配置を示す説
明図、図１０及び図１１は本実施形態のデータ記録再生
装置におけるＣ１方向のメモリからの読み出し動作の一
例を示すタイミングチャートである。

【００３７】図１２及び図１３は本実施形態のデータ記
録再生装置におけるＣ２方向のメモリからの読み出し動
作の一例を示すタイミングチャート、図１４及び図１５
は本実施形態のデータ記録再生装置におけるＣ２方向の
メモリへの書き込み動作の一例を示すタイミングチャー
トである。

【００３８】図１６は本実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図、図１７は
本実施形態のデータ記録再生装置における再生時の動作
を示すフローチャート、図１８は本実施形態のデータ記
録再生装置における再生時の入力データを示す説明図で
ある。

【００３９】図１において、１００は光ディスク、１０
１は光ピックアップ、１０２はスピンドルモータ、１０
３はサーボ回路、１０４はマイコン、１０５はインター
フェース、１０６は信号処理部であり、後述するよう
に、信号処理部１０６はメモリ６を内蔵した１つの集積
回路により構成されている。

【００４０】上記構成の光ディスク記録再生装置におけ
る記録時の動作について説明する。記録データは、外部
のホストコンピュータからインターフェース１０５を介
して信号処理部１０６に送られ、メモリ６に書き込まれ
る。メモリ６に書き込まれたデータは、信号処理部１０
６により読み出され、誤り訂正符号化が行われ、再びメ
モリ６に書き込まれる。

【００４１】誤り訂正符号化が終了した後のデータは、
信号処理部１０６により変調され、光ディスク１００に
記録される。ここで、光ディスク１００は、スピンドル
モータ１０２によって回転させられ、光ピックアップ１
０１によりデータが書き込まれる。

【００４２】マイコン１０４は、信号処理部１０６、イ
ンターフェース１０５の制御を行うとともに、サーボ回
路１０３を介してピックアップ１０１、スピンドルモー
タ１０２の制御を行う。

【００４３】次に、再生時の動作について説明する。光
ディスク１００は、スピンドルモータ１０２によって回
転させられ、光ピックアップ１０１によりデータが読み
出される。読み出されたデータは、信号処理部１０６に
より復調され、メモリ６に書き込まれる。書き込まれた
データは、信号処理部１０６により再び読み出され、誤
り訂正が行われる。

【００４４】誤り訂正が完了したデータは、信号処理部
１０６によりインターフェース１０５を介して外部のホ
ストコンピュータに送られる。マイコン１０４は、信号
処理部１０６、インターフェース１０５の制御を行うと
ともに、サーボ回路１０３を介して光ピックアップ１０
１、スピンドルモータ１０２の制御を行う。

【００４５】上述の光ディスク記録再生装置において、
信号処理部１０６は、図２に示すように、入出力部４、
メモリ制御部５、メモリ６とから構成されている。入出
力部４は、データ入力部４１、誤り訂正符号化／復号化
部４２、データ出力部４３を有している。

【００４６】メモリ制御部５は、データ並べ替え部５
１、データ選択部５２、制御信号生成部５３、アドレス
生成部５４を有しており、入出力部４とメモリ６との間
でデータ転送を行う。メモリ６は、１バンクのメモリ
（ＤＲＡＭまたはＳＤＲＡＭ）であり、メモリ制御部５
から出力されるメモリ制御信号により、データの書き込
み、読み出しが行われる。

【００４７】上記構成の信号処理部１０６における記録
時の動作について、図３のフローチャートを用いて説明
する。データ入力部４１は、外部からインターフェース
１０５を介してデータを入力する（ステップ１）。ここ
で、入力されたデータは、１シンボル単位に区切られ、
図４に示すようなマトリクスを構成する。

【００４８】入力されたデータは、バイト単位（１シン
ボルを１バイトとする）に区切られ、図５（a）に示す
ような連続したデータとして、メモリ制御部５のデータ
並べ替え部５１に出力される。

【００４９】データ並べ替え部５１では、各Ｃ１系列の
先頭に予め決められた所定数の架空データがあるものと
して、データを所定単位に区切り、マトリクス状に並べ
替える（ステップ２）。ここでは、８バイト単位で、２
×４のマトリクス状に並べ替える（Ｎｄ=８、ｎ＝２、
ｍ＝４）ことを例に説明する。

【００５０】上述の先頭にあるものとする架空データ数
Ｄは、第Ｌ行目の場合（Ｌは０を含む正の整数）、Ｌを
並べ替えの単位Ｎｄで除した商をＱ、余りをＰとする
と、 Ｌ＝Ｑ×Ｎｄ＋Ｐ、Ｄ＝Ｎｄ−Ｐ−１ となる。

【００５１】最初のＣ１系列である第０行目のデータ系
列の場合、 ０＝０×８＋０、７＝８−０−１ （Ｌ=０、Ｑ=０、Ｎｄ=８、Ｐ＝０、Ｄ＝７）となり、
先頭に７つの架空データがあるものとして、図５(b-1)
に示すように並べ替える。

【００５２】第１行目のデータ系列の場合、 １＝０×８＋１、６＝８−１−１ （Ｌ=１、Ｑ=０、Ｎｄ=８、Ｐ＝１、Ｄ＝６）となり、
先頭に６つの架空データがあるものとして、図５(b-2)
に示すように並べ替える。

【００５３】第２行目のデータ系列の場合、 ２＝０×８＋２、５＝８−２−１ （Ｌ=２、Ｑ=０、Ｎｄ=８、Ｐ＝２、Ｄ＝５）となり、
先頭に５つの架空データがあるものとして、図５(b-3)
に示すように並べ替える。

【００５４】第３行目のデータ系列の場合、 ３＝０×８＋３、４＝８−３−１ （Ｌ=３、Ｑ=０、Ｎｄ=８、Ｐ＝３、Ｄ＝４）となり、
先頭に４つの架空データがあるものとして、図５(b-4)
に示すように並べ替える。

【００５５】第４行目のデータ系列の場合、 ４＝０×８＋４、３＝８−４−１ （Ｌ=４、Ｑ=０、Ｎｄ=８、Ｐ＝４、Ｄ＝３）となり、
先頭に３つの架空データがあるものとして、図６(b-5)
に示すように並べ替える。

【００５６】第５行目のデータ系列の場合、 ５＝０×８＋５、２＝８−５−１ （Ｌ=５、Ｑ=０、Ｎｄ=８、Ｐ＝５、Ｄ＝２）となり、
先頭に２つの架空データがあるものとして、図６(b-6)
に示すように並べ替える。

【００５７】第６行目のデータ系列の場合、 ６＝０×８＋６、１＝８−６−１ （Ｌ=６、Ｑ=０、Ｎｄ=８、Ｐ＝６、Ｄ＝１）となり、
先頭に１つの架空データがあるものとして、図６(b-7)
に示すように並べ替える。

【００５８】第７行目のデータ系列の場合、 ７＝０×８＋７、０＝８−７−１ （Ｌ=７、Ｑ=０、Ｎｄ=８、Ｐ＝７、Ｄ＝０）となり、
先頭には架空データがないものとして、図６(b-8)に示
すように並べ替える。

【００５９】以降、同様に所定数の架空データが各先頭
にあるものとして、データを所定単位に区切り、マトリ
クス状に並べ替える。以上のように、並べ替え単位であ
るＮｄ＝８通りの並べ替え方があり、並べ替えられたデ
ータは、データ選択部５２に送出される。

【００６０】データ選択部５２では、メモリ６上の配置
に合わせて、データをマスクする（ステップ３）。例え
ば、３２ｂｉｔバス幅のメモリを用いた場合、図５(c-
1)から図６(c-8)に示すように、上位１６ｂｉｔにデー
タ群を配置する際には、下位１６ｂｉｔをマスクし、下
位１６ｂｉｔにデータ群を配置する際には、上位１６ｂ
ｉｔをマスクする。架空データを含む場合は、架空デー
タのあるｂｉｔもマスクする。

【００６１】マスクされたデータは、制御信号生成部５
３で生成されたメモリ制御信号と、アドレス生成部５４
で生成されたアドレスとの同期をとって、メモリ６に送
出され、メモリ６に書き込まれる（ステップ４）。この
ときの書き込み制御は、Ｃ１方向に行われる。

【００６２】このときのＣ１方向の最初の系列（第０行
目）の書き込み例を、図７のタイムチャートに示す。図
７においては、まず書き込むメモリセルのある行アドレ
スを指定し、指定された行アドレスのデータがセンスア
ンプに送られる時間（Ｔact）待った後、列アドレスを
指定し、目的のメモリセルに相当するセンスアンプにデ
ータを書き込む。

【００６３】書き込みにかかる時間（Ｔcol）の後、次
の列アドレスを指定し、データを書き込む。これを書き
込む列アドレス分繰り返す（ここでは、最初は架空デー
タがあるため１回。その後は４回列アドレスを指定す
る）。同一行データの書き込みが終わったら、プリチャ
ージに必要な時間（Ｔpre）にセンスアンプのデータを
メモリセルに戻す。以上の手順を繰り返すことにより、
入力データをメモリ６の所定アドレスに格納することが
できる。

【００６４】同様に、Ｃ１方向の次の系列（第１行目）
においても、図８のタイムチャートに示すように、入力
データをマトリクス状に並べ替えて、メモリ６の所定ア
ドレスに書き込む。

【００６５】本実施形態の場合、上述したように、入力
データをＣ１方向に連続する８バイトのデータ単位で、
２×４のマトリクス状に並べ替え、下位１６ｂｉｔまた
は上位１６ｂｉｔをマスクした後、メモリ６の所定アド
レスに格納する。

【００６６】メモリ６に書き込まれたデータは、図９に
示すように、同じＣ１系列に属するデータを含む８バイ
トのデータ群が、メモリ６上の異なる行アドレスに配置
され、同じＣ２系列に属するデータを含む８バイトのデ
ータ群が、メモリ６上の同一の行アドレスに配置されて
いる。

【００６７】尚、後に誤り訂正符号化で生成されるパリ
ティが書き込まれる部分は、予めデータを書き込まない
で空けておく。

【００６８】メモリ６に格納されたデータは、メモリ制
御部５によって、Ｃ１方向、Ｃ２方向にそれぞれに読み
出され（ステップ５）、データ選択部５２でＣ１方向ま
たはＣ２方向の誤り訂正符号化に必要なデータのみが選
択される（ステップ６）。

【００６９】選択されたデータは、データ並べ替え部５
１にてバイト単位で直線状に並べ替えられ（ステップ
７）、誤り訂正符号化部４２へ送られて、誤り訂正符号
化が行われる（ステップ８）。

【００７０】誤り訂正符号化部４２により誤り訂正符号
化されたデータは、再びデータ並べ替え部５１でデータ
の並べ替えがなされ（ステップ９）、データ選択部５２
でマスクされた（ステップ１０）後、メモリ６に書き込
まれる（ステップ１１）。

【００７１】ここで、Ｃ１方向の最初の系列（第０行
目）の読み出し例を、図１０のタイムチャートに示す。
尚、読み出しの列アドレス指定（リードコマンド）から
データ出力までのクロック数を、ＣＡＳレイテンシ（Ｄ
ＲＡＭのアクセスタイムに相当）として設定でき、ここ
では、ＣＡＳレイテンシを２クロックとしている。

【００７２】まず、メモリ６から読み出されたデータ群
から、データ選択部５２により、Ｃ１方向の誤り訂正符
号化に必要なデータのみが選択される。ここでは、上位
１６ｂｉｔまたは下位１６ｂｉｔのデータが選択され
る。選択されたデータは、データ並べ替え部５１によ
り、バイト単位で直線状に並べ替えられ、誤り訂正符号
化部４２へ送られる。

【００７３】同様に、Ｃ１方向の次の系列（第１行目）
においても、図１１のタイミングチャートに示すよう
に、メモリ６から読み出したデータを直線状に並べ替え
て、誤り訂正符号化部４２へ出力する。

【００７４】そして、誤り訂正符号化部４２で生成され
たＣ１パリティは、図７及び図８に示すように、データ
並べ替え部５１により、８バイト単位で２×４のマトリ
クス状に並べ替えられ、データ選択部５２でメモリ６の
配置に合わせてマスクされた後、メモリ６にＣ１方向に
書き込まれる。

【００７５】また、Ｃ２方向の最初の系列（第０番系
列）の読み出し例を、図１２のタイムチャートに示す。
ここでも、ＣＡＳレイテンシは２クロックとしている。
まず、メモリ６から読み出されたデータ群から、データ
選択部５２によりＣ２方向の誤り訂正符号化に必要なデ
ータのみが選択される。

【００７６】ここでは、上位１６ｂｉｔ中の下位８ｂｉ
ｔと下位１６ｂｉｔ中の下位８ｂｉｔ、または上位１６
ｂｉｔ中の上位８ｂｉｔと下位１６ｂｉｔ中の上位８ｂ
ｉｔが選択される。選択されたデータは、データ並べ替
え部５１により、バイト単位で直線状に並べ替えられ、
誤り訂正符号化部４２へ送られる。

【００７７】同様に、Ｃ２方向の次の系列（第１番系
列）においても、図１３のタイムチャートに示すよう
に、メモリ６から読み出したデータを直線状に並べ替え
て、誤り訂正符号化部４２へ出力する。

【００７８】そして、誤り訂正符号化部４２で生成され
たＣ２パリティは、図１４及び図１５に示すように、デ
ータ並べ替え部５１により、８バイト単位で２×４のマ
トリクス状に並べ替えられ、データ選択部５２でメモリ
６上の配置に合わせてマスクされた後、メモリ６にＣ２
方向に書き込まれる。

【００７９】このときのメモリ６上には、図１６に示す
ように、誤り訂正符号化部４２で生成されたパリティが
付加された状態で、各データが配置されることとなる。

【００８０】誤り訂正符号化が終了したデータは、図１
０及び図１１に示すように、メモリ６からＣ１方向に読
み出され（ステップ１２）、データ選択部５２で必要な
データのみが選択され（ステップ１３）、データ並べ替
え部５１により、連続する直線状のデータに並べ替えら
れた（ステップ１４）後、データ出力部４３にて変調さ
れて外部に出力される（ステップ１５）。

【００８１】信号処理部１０６のデータ出力部４３より
出力されたデータは、光ピックアップ１０１によって、
光ディスク１００に記録される（ステップ１６）。

【００８２】尚、上記実施形態においては、図７、図
８、図１０乃至図１５のタイムチャートに示したよう
に、メモリ６の行アドレス指定に必要な時間Ｔact＝２
クロック、列アドレス指定に必要な時間Ｔcol＝１クロ
ック、行アドレス切替に必要な時間Ｔpre＝２クロック
である（１クロックに１バイトのデータを入出力部４と
メモリ制御部５との間で転送する）。

【００８３】そこで、メモリ制御部５の制御信号生成部
５３は、 Ｔact＋Ｔcol×ｍ＋Ｔpre＝Ｎｄ （２＋１×４＋２＝
８、Ｎｄ=８） の条件を満たすように、データ並べ替え部５１、メモリ
６を制御している。

【００８４】以上説明したように、入力データを並べ替
えてメモリ６上に配置し、メモリ６の読み出し、書き込
みを制御することで、実際にはメモリ６のデータ入出力
が無い時間にも、データの入出力があるようにみせかけ
ることができる。

【００８５】従って、Ｃ１方向、Ｃ２方向ともに連続的
にデータの読み出し、書き込みを行うことができるた
め、高速に誤り訂正符号化処理をすることが可能とな
る。

【００８６】また、上記実施形態においては、１バンク
のメモリ６を信号処理部１０６に内蔵し、一つの集積回
路としているので、装置の小型化、処理速度の向上を図
ることが可能である。

【００８７】次に、上記構成の信号処理部１０６におけ
る再生時の動作について、図１７のフローチャートを用
いて説明する。光ディスク１００に記録されたデータ
は、光ピックアップ１０１により読み出され（ステップ
1）、データ入力部４１に入力されて復調される（ステ
ップ２）。

【００８８】ここで、入力されたデータは、１シンボル
単位に区切られ、図１８に示すようなマトリクスを構成
する。すなわち、再生データには、Ｃ１パリティ、Ｃ２
パリティがそれぞれの系列に対して付加されている。

【００８９】データ入力部４１に入力され、復調された
データは、バイト単位（１シンボルを１バイトとする）
に区切られ、図５(a)に示すような連続したデータとし
て、メモリ制御部５のデータ並べ替え部５１に出力され
る。

【００９０】データ並べ替え部５１では、各Ｃ１系列の
先頭に予め決められた所定数の架空データがあるものと
して、データを所定単位に区切り、マトリクス状に並べ
替える（ステップ３）。ここでは、８バイト単位で、２
×４のマトリクス状に並べ替える（Ｎｄ＝８、ｎ＝２、
ｍ＝４）。先頭にあるものとする架空データの数は、以
下のように決められている。

【００９１】上記先頭にあるものとする架空データ数Ｄ
は、第Ｌ行目の場合（Ｌは０を含む正の整数）、Ｌを並
べ替えの単位Ｎｄで除した商をＱ、余りをＰとすると、 Ｌ＝Ｑ×Ｎｄ＋Ｐ、Ｄ＝Ｎｄ−Ｐ−１ となる。

【００９２】最初のＣ１系列である第０行目のデータ系
列の場合、 ０＝０×８＋０、７＝８−０−１ （Ｌ=０、Ｑ=０、Ｎｄ=８、Ｐ＝０、Ｄ＝７）となり、
先頭に７つの架空データがあるものとして、図５(b-1)
に示すように並べ替える。

【００９３】第１行目のデータ系列の場合、 １＝０×８＋１、６＝８−１−１ （Ｌ=１、Ｑ=０、Ｎｄ=８、Ｐ＝１、Ｄ＝６）となり、
先頭に６つの架空データがあるものとして、図５(b-2)
に示すように並べ替える。

【００９４】第２行目のデータ系列の場合、 ２＝０×８＋２、５＝８−２−１ （Ｌ=２、Ｑ=０、Ｎｄ=８、Ｐ＝２、Ｄ＝５）となり、
先頭に５つの架空データがあるものとして、図５(b-3)
に示すように並べ替える。

【００９５】第３行目のデータ系列の場合、 ３＝０×８＋３、４＝８−３−１ （Ｌ=３、Ｑ=０、Ｎｄ=８、Ｐ＝３、Ｄ＝４）となり、
先頭に４つの架空データがあるものとして、図５(b-4)
に示すように並べ替える。

【００９６】第４行目のデータ系列の場合、 ４＝０×８＋４、３＝８−４−１ （Ｌ=４、Ｑ=０、Ｎｄ=８、Ｐ＝４、Ｄ＝３）となり、
先頭に３つの架空データがあるものとして、図６(b-5)
に示すように並べ替える。

【００９７】第５行目のデータ系列の場合、 ５＝０×８＋５、２＝８−５−１ （Ｌ=５、Ｑ=０、Ｎｄ=８、Ｐ＝５、Ｄ＝２）となり、
先頭に２つの架空データがあるものとして、図６(b-6)
に示すように並べ替える。

【００９８】第６行目のデータ系列の場合、 ６＝０×８＋６、１＝８−６−１ （Ｌ=６、Ｑ=０、Ｎｄ=８、Ｐ＝６、Ｄ＝１）となり、
先頭に１つの架空データがあるものとして、図６(b-7)
に示すように並べ替える。

【００９９】第７行目のデータ系列の場合、 ７＝０×８＋７、０＝８−７−１ （Ｌ=７、Ｑ=０、Ｎｄ=８、Ｐ＝７、Ｄ＝０）となり、
先頭には架空データがないものとして、図６(b-8)に示
すように並べ替える。

【０１００】以降、同様に所定数の架空データが各先頭
にあるものとして並べ替える。並べ替えられたデータ
は、データ選択部５２に送出される。

【０１０１】データ選択部５２では、メモリ６上の配置
に合わせて、データをマスクする（ステップ４）。例え
ば、３２ｂｉｔバス幅のメモリを用いた場合、図５(c-
1)から図６(c-8)に示すように、上位１６ｂｉｔにデー
タ群を配置する際には、下位１６ｂｉｔをマスクし、下
位１６ｂｉｔにデータを配置する際には、上位１６ｂｉ
ｔをマスクする。

【０１０２】マスクされたデータは、制御信号生成部５
３で生成された制御信号と、アドレス生成部５４で生成
されたアドレスとの同期をとって、メモリ６に送出さ
れ、メモリ６に書き込まれる。このときの書き込み制御
は、Ｃ１方向に行われる。

【０１０３】このときのＣ１方向の最初の系列（第０行
目）の書き込み例を、図７のタイムチャートに示す。上
述したように、再生データを、Ｃ１方向に連続する８バ
イトのデータ単位で、２×４のマトリクス状に並べ替
え、下位１６ｂｉｔまたは上位１６ｂｉｔをマスクした
後、メモリ６の所定アドレスに格納する。

【０１０４】同様に、Ｃ１方向の次の系列（第１行目）
においても、図８のタイムチャートに示すように、再生
データをマトリクス状に並べ替えて、メモリ６の所定ア
ドレスに書き込む。

【０１０５】メモリ６に書き込まれたデータは、図１６
に示すように、同じＣ１系列に属するデータを含む８バ
イトのデータ群が、メモリ６上の異なる行アドレスに配
置され、同じＣ２系列に属するデータを含む８バイトの
データ群が、メモリ６上の同じ行アドレスに配置されて
いる。

【０１０６】メモリ６に格納されたデータは、メモリ制
御部５によってＣ１方向、Ｃ２方向にそれぞれ読み出さ
れ（ステップ６）、データ選択部５２でＣ１方向または
Ｃ２方向の誤り訂正復号に必要なデータのみが選択され
る（ステップ７）。

【０１０７】選択されたデータは、データ並べ替え部５
１にてバイト単位で直線状に並べ替えられ（ステップ
８）、誤り訂正復号化部４２へ送られて、誤り訂正復号
化が行われる（ステップ９）。

【０１０８】誤り訂正復号化部４２により誤り訂正復号
化されたデータは、再びデータ並べ替え部５１でデータ
の並べ替えがなされ（ステップ１０）、データ選択部５
２でマスクされた（ステップ１１）後、メモリ６に書き
込まれる（ステップ１２）。

【０１０９】ここで、Ｃ１方向の最初の系列（第０行
目）の読み出し例を、図１０のタイムチャートに示す。
尚、読み出しの列アドレス指定（リードコマンド）から
データ出力までのクロック数を、ＣＡＳレイテンシ（Ｄ
ＲＡＭのアクセスタイムに相当）として設定でき、本実
施形態においては、ＣＡＳレイテンシは２クロックとし
ている。

【０１１０】メモリ６から読み出されたデータ群から、
データ選択部５２でＣ１方向の誤り訂正に必要なデータ
のみが選択される。ここでは、上位１６ｂｉｔまたは下
位１６ｂｉｔのデータが選択される。選択されたデータ
は、データ並べ替え部５１により、バイト単位で直線状
に並べ替えられ、誤り訂正復号化部４２へ送られる。

【０１１１】同様に、Ｃ１方向の次の系列（第１行目）
においても、図１１のタイムチャートに示すように、メ
モリ６から読み出したデータを直線状に並び替えて、誤
り訂正復号化部４２へ出力する。

【０１１２】そして、誤り訂正されたデータは、図７及
び図８に示すように、再びデータ並べ替え部５１によ
り、８バイト単位で２×４のマトリクス状に並べ替えら
れ、データ選択部５２でメモリ６上の配置に合わせてマ
スクされた後、メモリ６にＣ１方向に書き込まれる。

【０１１３】また、Ｃ２方向の最初の系列（第０番系
列）の読み出し例を、図１２のタイムチャートに示す。
ここでも、ＣＡＳレイテンシは２クロックとしている。
メモリ６から読み出されたデータ群から、データ選択部
５２によりＣ２方向の誤り訂正に必要なデータのみが選
択される。

【０１１４】ここでは、上位１６ｂｉｔ中の下位８ｂｉ
ｔと下位１６ｂｉｔ中の下位８ｂｉｔ、または上位１６
ｂｉｔ中の上位８ｂｉｔと下位１６ｂｉｔ中の上位８ｂ
ｉｔとが選択される。選択されたデータは、データ並べ
替え部５１により、バイト単位で直線状に並べ替えら
れ、誤り訂正復号化部４２へ送られる。

【０１１５】同様に、Ｃ２方向の次の系列（第１番系
列）においても、図１３のタイムチャートに示すよう
に、メモリ６から読み出したデータを直線状に並び替え
て、誤り訂正復号化部４２へ出力する。

【０１１６】そして、誤り訂正されたデータは、図１４
及び図１５に示すように、再びデータ並べ替え部５１に
より、８バイト単位で２×４のマトリクス状に並べ替え
られ、データ選択部５２でメモリ６上の配置に合わせて
マスクされた後、メモリ６にＣ２方向に書き込まれる。

【０１１７】誤り訂正が終了したデータは、図１０及び
図１１に示すように、メモリ６からＣ１方向に読み出さ
れ（ステップ１３）、データ選択部５２で必要なデータ
のみが選択され（ステップ１４）、データ並べ替え部５
１により、連続する直線状のデータに並べ替えられた
（ステップ１５）後、データ出力部４３より外部に出力
される（ステップ１６）。

【０１１８】信号処理部１０６のデータ出力部４３より
出力されたデータは、インターフェース１０５を介し、
ホストコンピュータ等の外部装置に送出されて、表示さ
れる。

【０１１９】尚、上記実施形態においては、図７、図
８、図１０乃至図１５のタイムチャートに示したよう
に、メモリ６の行アドレス指定に必要な時間Ｔact＝２
クロック、列アドレス指定に必要な時間Ｔcol＝１クロ
ック、行アドレス切替に必要な時間Ｔpre＝２クロック
である（１クロックに１バイトのデータを入出力部４と
メモリ制御部５との間で転送する）。

【０１２０】そこで、メモリ制御部５の制御信号生成部
５３は、 Ｔact＋Ｔcol×ｍ＋Ｔpre＝Ｎｄ （２＋１×４＋２＝
８、Ｎｄ＝８） の条件を満たすように、データ並べ替え部５１、メモリ
６を制御している。

【０１２１】以上説明したように、再生データを並べ替
えてメモリ６上に配置し、メモリ６の読み出し、書き込
みを制御することで、実際にはメモリ６のデータ入出力
が無い時間にも、データの入出力があるように見せかけ
ることができ、Ｃ１方向、Ｃ２方向ともに、連続的にデ
ータの読み出し、書き込みを行うことができるため、高
速に誤り訂正処理をすることが可能となる。

【０１２２】また、上記実施形態においては、１バンク
のメモリ６を信号処理部１０６に内蔵し、一つの集積回
路としているので、装置の小型化、処理速度の向上を図
ることが可能である。

【０１２３】尚、上述した本発明の第１実施形態におい
ては、信号処理部１０６により、入力データを、８バイ
ト単位で、２×４のマトリクス状のデータ群に並べ替え
て（Ｎｄ=８、ｎ＝２、ｍ＝４）、メモリ６上に配置す
るものについて説明したが、本発明はこれに限られるも
のではない。

【０１２４】以下、他のデータ並べ替え方法について、
本発明の第２実施形態乃至第４実施形態として説明す
る。尚、本発明の第２実施形態乃至第４実施形態におけ
る基本的な構成自体は、図１および図２に示した第１実
施形態のものと同様であるので、ここではその説明を省
略する。

【０１２５】本発明の第２実施形態では、バス幅が３２
ｂｉｔのメモリ６を使用し、入力データを、４バイト単
位で、各行の先頭に架空のデータがあるものとして、２
×２のマトリクス状のデータ群に並べ替え（Ｎｄ＝４、
ｎ＝２、ｍ＝２）、所定のデータをマスクして、図１９
に示すように、メモリ６上に各データ群を配置する。

【０１２６】上記先頭にあるものとする架空データ数Ｄ
は、第Ｌ行目の場合（Ｌは０を含む正の整数）、Ｌを並
べ替えの単位Ｎｄで除した商をＱ、余りをＰとすると、 Ｌ＝Ｑ×Ｎｄ＋Ｐ、Ｄ＝Ｎｄ−Ｐ−１ となる。

【０１２７】最初のＣ１系列である第０行目のデータ系
列の場合、 ０＝０×４＋０、３＝４−０−１ （Ｌ=０、Ｑ=０、Ｎｄ=４、Ｐ＝０、Ｄ＝３）となり、
先頭の架空データは、第０行目の場合は３つとなる。

【０１２８】同様に、第１行目の場合は２つ、第２行目
の場合は１つの架空データがあるものとし、第３行目の
場合は架空データ無しとなる。

【０１２９】そして、図２０に示すように、Ｃ１方向の
メモリアクセスを行うことにより、実際にはメモリ６の
データ入出力が無い時間にも、データの入出力があるよ
うに見せかけることができ、Ｃ１方向に連続的にデータ
の読み出し、書き込みを行うことが可能である。

【０１３０】また、図２１に示すように、Ｃ２方向のメ
モリアクセスを行うことにより、実際にはメモリ６のデ
ータ入出力が無い時間にも、データの入出力があるよう
に見せかけることができ、Ｃ２方向に連続的にデータの
読み出し、書き込みを行うことが可能である。

【０１３１】尚、本実施形態においても、メモリ６の行
アドレス指定に必要な時間Ｔact＝１クロック、列アド
レス指定に必要な時間Ｔcol＝１クロック、行アドレス
切替に必要な時間Ｔpre＝１クロックであり（１クロッ
クに１バイトのデータを入出力部４とメモリ制御部５と
の間で転送する）、制御信号生成部５３は、 Ｔact＋Ｔcol×ｍ＋Ｔpre＝Ｎｄ （１＋１×２＋１＝
４、Ｎｄ＝４） の条件を満たすように、データ並べ替え部５１、メモリ
６を制御している。

【０１３２】以上のように、本実施形態においても、Ｃ
１方向、Ｃ２方向ともに、連続的なデータの読み出し、
書き込みが可能であるので、高速に誤り訂正符号化／復
号化処理をすることができる。

【０１３３】また、本発明の第３実施形態では、バス幅
が４８ｂｉｔのメモリ６を使用し、入力データを、各行
の先頭に所定単位数の架空のデータがあるものとして、
６バイト単位で、３×２のマトリクス状のデータ群に並
べ替え（Ｎｄ＝６、ｎ＝３、ｍ＝２）、所定のデータを
マスクして、図２２に示すように、メモリ６上に各デー
タ群を配置する。

【０１３４】上記先頭にあるものとする架空データ数Ｄ
は、第Ｌ行目の場合（Ｌは０を含む正の整数）、Ｌを並
べ替えの単位Ｎｄで除した商をＱ、余りをＰとすると、 Ｌ＝Ｑ×Ｎｄ＋Ｐ、Ｄ＝Ｎｄ−Ｐ−１ となる。

【０１３５】最初のＣ１系列である第０行目のデータ系
列の場合、 ０＝０×６＋０、５＝６−０−１ （Ｌ=０、Ｑ=０、Ｎｄ=６、Ｐ＝０、Ｄ＝５）となり、
先頭の架空データは、第０行目の場合は５つとなる。

【０１３６】同様に、第１行目の場合は４つ、第２行目
の場合は３つ、第３行目の場合は２つ、第４行目の場合
は１つの架空データがあるものとし、第５行目の場合は
架空データ無しとなる。

【０１３７】そして、図２３に示すように、Ｃ１方向の
メモリアクセスを行うことにより、実際にはメモリ６の
データ入出力が無い時間にも、データ入出力があるよう
に見せかけることができ、Ｃ１方向に連続的にデータの
読み出し、書き込みを行うことが可能である。

【０１３８】また、図２４に示すように、Ｃ２方向のメ
モリアクセスを行うことにより、実際にはメモリ６のデ
ータ入出力が無い時間にも、データの入出力があるよう
に見せかけることができ、Ｃ２方向に連続的にデータの
読み出し、書き込みを行うことが可能である。

【０１３９】尚、本実施形態においても、メモリ６の行
アドレス指定に必要な時間Ｔact＝２クロック、列アド
レス指定に必要な時間Ｔcol＝１クロック、行アドレス
切替に必要な時間Ｔpre＝２クロックであり（１クロッ
クに１バイトのデータを入出力部４とメモリ制御部５と
の間で転送する）、制御信号生成部５３は、 Ｔact＋Ｔcol×ｍ＋Ｔpre＝Ｎｄ （２＋１×２＋２＝
６、Ｎｄ=６） の条件を満たすように、データ並べ替え部５１、メモリ
６を制御している。

【０１４０】以上のように、本実施形態においても、Ｃ
１方向、Ｃ２方向ともに、連続的なデータの読み出し、
書き込みが可能であるので、高速に誤り訂正符号化／復
号化処理をすることができる。

【０１４１】さらに、本発明の第４実施形態では、バス
幅が４８ｂｉｔのメモリ６を使用し、入力データを、各
行の先頭に所定単位数の架空のデータがあるものとし
て、６バイト単位で、２×３のマトリクス状のデータ群
に並べ替え（Ｎｄ＝６、ｎ＝２、ｍ＝３）、所定のデー
タをマスクして、図２５に示すように、メモリ６上に各
データ群を配置する。

【０１４２】上記先頭にあるものとする架空データ数Ｄ
は、第Ｌ行目の場合（Ｌは０を含む正の整数）、Ｌを並
べ替えの単位Ｎｄで除した商をＱ、余りをＰとすると、 Ｌ＝Ｑ＋Ｎｄ＋Ｐ、Ｄ＝Ｎｄ−Ｐ−１ となる。

【０１４３】最初のＣ１系列である第０行目のデータ系
列の場合、 ０＝０×６＋０、５＝６−０−１ （Ｌ=０、Ｑ=０、Ｎｄ=６、Ｐ＝０、Ｄ＝５）となり、
先頭の架空データは、第０行目の場合は５つとなる。

【０１４４】同様に、第１行目の場合は４つ、第２行目
の場合は３つ、第３行目の場合は２つ、第４行目の場合
は１つの架空データがあるものとし、第５行目の場合は
架空データ無しとなる。

【０１４５】そして、図２６に示すように、Ｃ１方向の
メモリアクセスを行うことにより、実際にはメモリ６の
データ入出力が無い時間にも、データの入出力があるよ
うに見せかけることができ、Ｃ１方向に連続的にデータ
の読み出し、書き込みを行うことが可能である。

【０１４６】また、図２７に示すように、Ｃ２方向のメ
モリアクセスを行うことにより、実際にはメモリ６のデ
ータ入出力が無い時間にも、データの入出力があるよう
に見せかけることができ、Ｃ２方向に連続的にデータの
読み出し、書き込みを行うことが可能である。

【０１４７】尚、本実施形態においても、メモリ６の行
アドレス指定に必要な時間Ｔact＝１クロック、列アド
レス指定に必要な時間Ｔcol＝１クロック、行アドレス
切替に必要な時間Ｔpre＝２クロックであり（１クロッ
クに１バイトのデータを入出力部４とメモリ制御部５と
の間で転送する）、制御信号生成部５３は、Ｔact＋Ｔc
ol×ｍ＋Ｔpre＝Ｎｄ （１＋１×３＋２＝６、Ｎｄ=
６）の条件を満たすように、データ並べ替え部５１、メ
モリ６を制御している。

【０１４８】以上のように、本実施形態においても、Ｃ
１方向、Ｃ２方向ともに、連続的なデータの読み出し、
書き込みが可能であるので、高速に誤り訂正符号化／復
号化処理をすることができる。

【０１４９】次に、同時に複数の同系列の符号化または
復号化が可能な誤り訂正符号化／復号化部を備え、より
高速な誤り訂正符号化／復号化処理を実現するものにつ
いて、本発明の第５実施形態として、図２８乃至図３０
とともに説明するが、上記第１実施形態と同一部分には
同一符号を付し、その説明を省略する。

【０１５０】ここで、図２８は本実施形態のデータ記録
再生装置における信号処理部を示すブロック図、図２９
は本実施形態のデータ記録再生装置におけるＣ１方向の
メモリアクセス動作を示す説明図、図３０は本実施形態
のデータ記録再生装置におけるＣ２方向のメモリアクセ
ス動作を示す説明図である。

【０１５１】本実施形態のデータ記録再生装置における
信号処理部１０６は、図２８に示すように、入出力部４
に、同時に複数の同系列の符号化（データ記録時）また
は復号化（データ再生時）を行う誤り訂正符号化／復号
化部４４を設け、メモリ制御部５に、複数の同系列のデ
ータを並べ替えるデータ並べ替え部５５と、複数の同系
列のデータ群に対して、マスク／選択を行うデータ選択
部５６とを設けている。

【０１５２】尚、誤り訂正符号化／復号化時の信号の流
れ自体は、図３及び図１７とともに上述した第１実施形
態のものと同様であり、入力データを並べ替えて、一旦
メモリ６に書き込み、メモリ６に格納されたデータを、
Ｃ１方向、Ｃ２方向にそれぞれ読み出し、誤り訂正符号
化／復号化処理をした後、再度メモリ６に書き込み、メ
モリ６に格納されたデータを、データ出力部４３より外
部へ出力する。

【０１５３】ここで、Ｃ１方向のメモリアクセス概要を
図２９に示す。誤り訂正符号化／復号化部４４は、同時
に２つのＣ１系列の誤り訂正符号化／復号化が可能であ
り、メモリ６から読み出されたデータは、データ選択部
５６で符号毎に選択され、データバスａ，ｂにそれぞれ
分離されて、データ並べ替え部５５に送られる。

【０１５４】データ並べ替え部５５では、各符号列毎に
データを直線状に並べ替えて、誤り訂正符号化／復号化
部４４にそれぞれ出力する。誤り訂正符号化／復号化後
のデータは、それぞれの符号列毎に同期をとってデータ
並べ替え部５５に送られ、データ選択部５６で一つのデ
ータ群に結合されて、メモリ６に書き込まれる。

【０１５５】また、Ｃ２方向のメモリアクセス概要を図
３０に示す。上記Ｃ１方向のメモリアクセスと同様に、
メモリ６から読み出されたデータは、データ選択部５６
で符号列毎に選択され、データバスａ，ｂにそれぞれ分
離されて、データ並べ替え部５５で、各符号列毎に直線
状に並べ替えられる。

【０１５６】誤り訂正符号化／復号化部４４により誤り
訂正符号化／復号化がなされたデータは、それぞれの符
号列毎に同期をとってデータ並べ替え部５５に送られ、
データ選択部５６で一つのデータ群に結合されて、メモ
リ６に書き込まれる。

【０１５７】尚、メモリ６上におけるデータ配置は、上
記第１実施形態のものに限らず、図１９、図２２、図２
５とともに上述した第２実施形態乃至第４実施形態のよ
うに、種々の形態を用いることが可能である。

【０１５８】このように、同時に複数の同系列の符号化
または復号化が可能な誤り訂正符号化／復号化部４４を
用いることによって、複数の同系列の符号列を連続的に
読み出し、書き込みすることが可能となり、さらに高速
な誤り訂正符号化／復号化をすることができる。

【０１５９】尚、上述の各実施形態においては、本発明
のデータ記録装置およびデータ再生装置を光ディスク記
録再生装置に適用し、メモリ６としてＤＲＡＭまたはＳ
ＤＲＡＭを採用した場合を例にとって説明したが、本発
明は上記各実施形態に限定されるものではなく、その主
旨を逸脱しない範囲で種々に変形して実施することがで
きる。

【０１６０】

【発明の効果】本願請求項１に記載のデータ記録装置に
よれば、同じ第２の符号化系列（Ｃ１系列）に属するデ
ータを含むマトリクス状の各データ群を、メモリ上の異
なる行アドレスに配置するとともに、同じ第１の符号化
系列（Ｃ２系列）に属するデータを含むマトリクス状の
各データ群を、メモリ上の同一行アドレスに配置するの
で、誤り訂正符号化時において、行方向（Ｃ１方向）、
斜め方向（Ｃ２方向）ともに、高速にデータを読み出
し、または書き込みすることが可能となる。

【０１６１】本願請求項２に記載のデータ記録装置によ
れば、見かけ上連続的にデータがメモリに書き込み、ま
たは読み出されることとなり、誤り訂正符号化時におい
て、行方向（Ｃ１方向）、斜め方向（Ｃ２方向）とも
に、効率良く高速にデータを読み出し、または書き込み
することが可能となる。

【０１６２】本願請求項３に記載のデータ記録装置によ
れば、メモリから同時に、複数の第２の符号化系列（Ｃ
１系列）、または複数の第１の符号化系列（Ｃ２系列）
を読み出し、さらに高速に誤り訂正符号化を行なうこと
が可能となる。

【０１６３】本願請求項４に記載のデータ再生装置によ
れば、同じ第２の符号化系列（Ｃ１系列）に属するデー
タを含むマトリクス状の各データ群を、メモリ上の異な
る行アドレスに配置するとともに、同じ第１の符号化系
列（Ｃ２系列）に属するデータを含む各データ群を、メ
モリ上の同一行アドレスに配置するので、誤り訂正復号
化時において、行方向（Ｃ１方向）、斜め方向（Ｃ２方
向）ともに、高速にデータを読み出し、または書き込み
することが可能となる。

【０１６４】本願請求項５に記載のデータ再生装置によ
れば、見かけ上連続的にデータがメモリに書き込み、ま
たは読み出されることとなり、誤り訂正復号化時におい
て、行方向（Ｃ１方向）、斜め方向（Ｃ２方向）とも
に、効率良く高速にデータを読み出し、または書き込み
することが可能となる。

【０１６５】本願請求項６に記載のデータ再生装置によ
れば、メモリから同時に、複数の第２の符号化系列（Ｃ
１系列）、または複数の第１の符号化系列（Ｃ２系列）
を読み出し、さらに高速に誤り訂正復号化を行うことが
可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態のデータ記録再生装置に
おける概略構成を示すブロック図である。

【図２】本発明の第１実施形態のデータ記録再生装置に
おける信号処理部を示すブロック図である。

【図３】本発明の第１実施形態のデータ記録再生装置に
おける記録時の動作を示すフローチャートである。

【図４】本発明の第１実施形態のデータ記録再生装置に
おける記録時の入力データを示す説明図である。

【図５】本発明の第１実施形態のデータ記録再生装置に
おける信号処理部の各データ列を示す説明図である。

【図６】本発明の第１実施形態のデータ記録再生装置に
おける信号処理部の各データ列を示す説明図である。

【図７】本発明の第１実施形態のデータ記録再生装置に
おけるＣ１方向のメモリへの書き込み動作の一例を示す
タイミングチャートである。

【図８】本発明の第１実施形態のデータ記録再生装置に
おけるＣ１方向のメモリへの書き込み動作の一例を示す
タイミングチャートである。

【図９】本発明の第１実施形態のデータ記録再生装置に
おけるメモリ上のデータ配置を示す説明図である。

【図１０】本発明の第１実施形態のデータ記録再生装置
におけるＣ１方向のメモリからの読み出し動作の一例を
示すタイミングチャートである。

【図１１】本発明の第１実施形態のデータ記録再生装置
におけるＣ１方向のメモリからの読み出し動作の一例を
示すタイミングチャートである。

【図１２】本発明の第１実施形態のデータ記録再生装置
におけるＣ２方向のメモリからの読み出し動作の一例を
示すタイミングチャートである。

【図１３】本発明の第１実施形態のデータ記録再生装置
におけるＣ２方向のメモリからの読み出し動作の一例を
示すタイミングチャートである。

【図１４】本発明の第１実施形態のデータ記録再生装置
におけるＣ２方向のメモリへの書き込み動作の一例を示
すタイミングチャートである。

【図１５】本発明の第１実施形態のデータ記録再生装置
におけるＣ２方向のメモリへの書き込み動作の一例を示
すタイミングチャートである。

【図１６】本発明の第１実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図１７】本発明の第１実施形態のデータ記録再生装置
における再生時の動作を示すフローチャートである。

【図１８】本発明の第１実施形態のデータ記録再生装置
における再生時の入力データを示す説明図である。

【図１９】本発明の第２実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図２０】本発明の第２実施形態のデータ記録再生装置
におけるＣ１方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図２１】本発明の第２実施形態のデータ記録再生装置
におけるＣ２方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図２２】本発明の第３実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図２３】本発明の第３実施形態のデータ記録再生装置
におけるＣ１方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図２４】本発明の第３実施形態のデータ記録再生装置
におけるＣ２方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図２５】本発明の第４実施形態のデータ記録再生装置
におけるメモリ上のデータ配置を示す説明図である。

【図２６】本発明の第４実施形態のデータ記録再生装置
におけるＣ１方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図２７】本発明の第４実施形態のデータ記録再生装置
におけるＣ２方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図２８】本発明の第５実施形態のデータ記録再生装置
における信号処理部を示すブロック図である。

【図２９】本発明の第５実施形態のデータ記録再生装置
におけるＣ１方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図３０】本発明の第５実施形態のデータ記録再生装置
におけるＣ２方向のメモリアクセス動作の概略を示すタ
イミングチャートである。

【図３１】本発明の前提となるリードソロモン２重符号
化構成を示す説明図である。

【符号の説明】

４ 入出力部 ５ メモリ制御部 ６ メモリ ４１ データ入力部 ４２ 誤り訂正符号化／復号化部 ４３ データ出力部 ４４ 誤り訂正符号化／復号化部 ５１ データ並び替え部 ５２ データ選択部 ５３ 制御信号生成部 ５４ アドレス生成部 ５５ データ並び替え部 ５６ データ選択部 １００ 光ディスク １０１ 光ピックアップ １０２ スピンドルモータ １０３ サーボ回路 １０４ マイコン １０５ インターフェース １０６ 信号処理部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 メモリを用いて、シンボル単位でマトリ
   クス状に配列されたデータに対し、配列の斜め方向に第
   １の誤り訂正符号語を生成するとともに、行方向に第２
   の誤り訂正符号語を生成することにより、誤り訂正符号
   化を行う誤り訂正符号化手段を備えたデータ記録装置に
   おいて、 行方向のデータの先頭に、各行毎に予め決められた所定
   数の架空のデータがあるものとして、該行方向に連続す
   る所定単位のデータ群を、マトリクス状に並べ替え、同
   じ第２の符号化系列に属するデータを含む前記並べ替え
   られた各データ群を、前記メモリ上の異なる行アドレス
   に配置するとともに、同じ第１の符号化系列に属するデ
   ータを含む前記並べ替えられた各データ群を、前記メモ
   リ上の同一の行アドレスに配置する手段と、 前記メモリ上の各行アドレスに配置されたデータの内、
   誤り訂正符号化に必要なデータのみを選択する手段と、 前記選択されたデータを直線状に並べ替えて、前記誤り
   訂正符号化手段に出力する手段とを備えたことを特徴と
   するデータ記録装置。
2. 【請求項２】 前記請求項１に記載のデータ記録装置に
   おいて、 前記マトリクス状に並べ替える所定単位をＮｄ、前記マ
   トリクスをｍ×ｎ（ｍは２以上の自然数、ｎは自然数）
   とし、前記メモリの行アドレスを指定するのに必要な時
   間がＴact、列アドレスを指定する時間がＴcol、行アド
   レスを変更するのに必要な時間がＴpreであるとき、 Ｔact ＋ Ｔcol×ｍ ＋ Ｔpre ＝ Ｎｄ、 Ｎｄ ＝ ｍ
   ×ｎ を満たすように、データを並べ替えるとともに、前記メ
   モリを制御することを特徴とするデータ記録装置。
3. 【請求項３】 前記請求項１又は２に記載のデータ記録
   装置において、 前記誤り訂正符号化手段は、同時に同じ符号化系列の複
   数のデータ列に対して誤り訂正符号化を行うものである
   ことを特徴とするデータ記録装置。
4. 【請求項４】 メモリを用いて、シンボル単位でマトリ
   クス状に配列されたデータに対し、配列の斜め方向に第
   １の誤り訂正符号語を生成するとともに、行方向に第２
   の誤り訂正符号語を生成することにより、誤り訂正符号
   化されたデータの復号化を行う誤り訂正復号化手段を備
   えたデータ再生装置において、 行方向のデータの先頭に、各行毎に予め決められた所定
   数の架空のデータがあるものとして、該行方向に連続す
   る所定単位のデータ群を、マトリクス状に並べ替え、同
   じ第２の符号化系列に属するデータを含む前記並べ替え
   られた各データ群を、前記メモリ上の異なる行アドレス
   に配置するとともに、第１の符号化系列に属するデータ
   を含む前記並べ替えられた各データ群を、前記メモリ上
   の同一の行アドレスに配置する手段と、 前記メモリ上の各行アドレスに配置されたデータの内、
   誤り訂正復号化に必要なデータのみを選択する手段と、 前記選択されたデータを直線状に並べ替えて、前記誤り
   訂正復号化手段に出力する手段とを備えたことを特徴と
   するデータ再生装置。
5. 【請求項５】 前記請求項４に記載のデータ再生装置に
   おいて、 前記マトリクス状に並べ替える所定単位をＮｄ、前記マ
   トリクスをｍ×ｎ（ｍは２以上の自然数、ｎは自然数）
   とし、前記メモリの行アドレスを指定するのに必要な時
   間がＴact、列アドレスを指定する時間がＴcol、行アド
   レスを変更するのに必要な時間がＴpreであるとき、 Ｔact ＋ Ｔcol×ｍ ＋ Ｔpre ＝ Ｎｄ、 Ｎｄ ＝ ｍ
   ×ｎ を満たすように、データを並べ替えるとともに、前記メ
   モリを制御することを特徴とするデータ再生装置。
6. 【請求項６】 前記請求項４又は５に記載のデータ再生
   装置において、 前記誤り訂正復号化手段は、同時に同じ符号化系列の複
   数のデータ列に対して誤り訂正復号化を行うものである
   ことを特徴とするデータ再生装置。