KR950034765A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950034765A
KR950034765A KR1019950007079A KR19950007079A KR950034765A KR 950034765 A KR950034765 A KR 950034765A KR 1019950007079 A KR1019950007079 A KR 1019950007079A KR 19950007079 A KR19950007079 A KR 19950007079A KR 950034765 A KR950034765 A KR 950034765A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
groove
layer
semiconductor
Prior art date
Application number
KR1019950007079A
Other languages
English (en)
Other versions
KR100232711B1 (ko
Inventor
시게끼 다까하시
미쓰히로 가따오까
쓰요시 야마모도
유우이찌 다께우찌
노리히도 도꾸라
Original Assignee
이시마루 쓰네오
닛뽕 덴소오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6062448A external-priority patent/JPH07273327A/ja
Priority claimed from JP6063220A external-priority patent/JPH07273319A/ja
Application filed by 이시마루 쓰네오, 닛뽕 덴소오 가부시기가이샤 filed Critical 이시마루 쓰네오
Publication of KR950034765A publication Critical patent/KR950034765A/ko
Application granted granted Critical
Publication of KR100232711B1 publication Critical patent/KR100232711B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

채널부를 홈에 가진 MOSFET의 제조방법에 있어서, 첫째로 채널부에 결함이나 오염물질을 도입하지 않는 제조방법을 얻는 것과, 둘째로 홈 형성을 균일하게 할 수 있는 제조방법을 얻는 것을 목적으로 한다.
n+형 반도체장치(1)의 한 주면에 저불순물 농도의 n-형 에피텍셜(epitaxial)층(2)을 형성하고, 이 표면을 주표면으로하여, 그 소정의 영역을 케미컬 드랑에칭한다. 그 케미컬 드라이에칭에 의하여 발생한 면을 포함한 영역을 선택산화하여, 소정의 두께를 가진 선택산화막을 형성한다. 그 다음, p형과 n형의 불순물을 주표면에서 이중확산하고, 이 이중확산에 의하여 채널의 길이를 규정함과 동시에 베이스층과 소오스층을 형성한다. 다시 n+형 반도체기판(1)을 드레인층으로 한다. 이 이중확산 다음에 선택산화막을 제거하고, 대신에 게이트산화막을 형성하여, 게이트전극을 배치하고, 다시 소오스 드레인 전극을 형성한다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 도면(a)가 본 발명의 제1실시예에 의한 종형(慫型)파워 MOSFEY의 일부분을 표시하는 평면도이고, 도면(b)가 동도(a)의 A-A 단면도.

Claims (23)

  1. 반도체기판 위에 배치된 제1도 전형의 반도체층 주표면 위에 소정영역에 개구부를 보유한 마스크를 형성하는 마스크 형성공정과, 전기한 마스크의 개구부를 통하여, 전기한 반도체층을 케미컬 드라이에칭하여, 전기한 반도체층에 전기한 개구부 보다 넓은 입구부분, 전기한 주표면과 대략 평면의 저면(底面) 및 전기한 입구부분과 전기한 저면을 연결하는 측면을 보유한 제1의 홈을 형성하는 케미컬 드라이에칭 공정과, 전기한 제1의 홈 포함한 영역을 산화함에 의하여, 전기한 제1홈의 표면에 소정 두께의 산화막을 형성하는 산화공정과, 전기한 산화막에 접하는 전기한 반도체표면을 포함하도록 전기한 주표면쪽에서 제2도 전형의 불순물을 도입하여 전기한 반도체층 내에 제2도 전형의 베이스층을 형성하고, 전기한 베이스층 내에 전기한 주표면쪽에서 제1도 전형의 불순물울 도입하여 제1도 전형의 소오스층을 형성하고, 이러한 소오스층 형성시에 전기한 베이스층의 측벽에 채널영역을 형성하는 불순물 도입공정과, 전기한 산화막을 제거하여, 전기한 제1홈 보다 깊은 소정의 깊이를 가진 제2의 홈을 형성하는 산화막 제거 공정과, 적어도 전기한 소오스층과 전기한 반도체층과의 사이의 전기한 제2의 홈 표면에 게이트절연막을 개재하여, 게이트전극을 형성하고, 전기한 소오스 층 전기한 베이스층에 전기적으로 접촉하는 소오스전극을 형성하고, 전기한 반도체기판에 전기적으로 접촉하는 드레인전극을 형성하는 전극형성 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 전기한 케미컬 드라이에칭 공정이 등방성에칭 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 전기한 케미컬 드라이에칭 공정은 4불화단소와 산소를 함유한 가스계로서 에칭하는 공정으로서 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항 또는 제2항에 있어서, 전기 케미컬 드라이에칭 공정은 CCl4,Cl2,SF6,CFCl3,CF2Cl2,CF|3Cl,CHF3,C2ClF5,F2,NF3,BCl3중의 어느 1개 또는 복수를 함유한 가스계로서 에칭하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항∼제4항의 어느 항에 있어서, 전기한 케미컬 드라이에칭 공정은 전리된 가수분위기 중에서 전기한 반도체층 위쪽에서의 음극강하가 실질적으로 없는 상태에서 실행되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항∼제4항의 어느 항에 있어서, 전기한 케미컬 드라이에칭 공정은, 전리된 가스 분위기 중에서, 전기한 반도체층 위쪽에서의 음극강하의 절대치가 10V 미만의 상태에서 실행되는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항∼제6항의 어느항에 있어서, 전기한 산화공정은 제1의 홈을 포함한 영역을 선택산화함에 의하여, 전기한 제1홈의 표면 및 전기한 마스크와 전기한 반도체기판과의 상이에 소정 두께의 선택산화막을 형성하는 선택산화공정으로 이루어지고, 전기한 불순물도입 공정은, 전기한 선택산화막에 접하는 전기한 반도체층 표면을 포함하도록 전기한 주표면쪽에서 전기한 제2도 전형의 불순물을 도입하여, 전기한 반도체층 내에 제2도 전형의 전기한 베이스층을 형성하고, 전기한 베이스층내에 전기한 주표면쪽에서 전기한 제1도 전형의 불순물을 도입하여, 제1도 전형의 소오스층을 형성하는 공정으로 이루어지고, 전기한 산화막 제거공정은 전기한 선택산화막을 제거하여, 전기한 제1의 홈 보다도 깊은 소정의 깊이를 가진 제2의 홈을 형성하는 선택산화막 제거공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 전기한 선택산화공정은, 전기한 마스크 형성공정에서 형성한 전기한 마스크를 사용하여 선택산화하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제7항 또는 제8항에 있어서, 전기한 선택산화 공정은 전기한 제1홈의 표면 및 전기한 마스크와, 전기한 반도체와의 사이에 소정 두께의 선택산화막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제7항 또는 제8항에 있어서, 전기한 선택산화 공정은 전기한 케미컬 드라이 에칭 공정에 의하여 발생한 전기한 제1의 홈을 포함하는 영역을 선택산화하는 것에 의하여, 전기한 제1의 홈 표면에 소정 두께의 제1의 선택산화막을 형성하고 또, 전기한 마스크와 전기한 반도체기판과의 사이에 전기한 입구 부분에서 멀어질수도록얇아지는 제2의 선택산화막을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제1항∼제10항의 어느 것에 있어서, 전기한 산화막 제거공정은 수요액중에서 전기한 산호막의 표면을 수소로서 종단시키면서 전기한 산화막을 제거하여, 전기한 소정의 깊이를 가진 제1의홈을 형성한 다음, 전기한 수소로서 종단시킨 전기한 제1의 홈 표면을 산소를 함유한 기체중에서 산화시켜서, 전기한 제1홈 표면에 보효용의 산화막을 형성하는 공정임을 특징으로 하는 반도체장치의 제조방법.
  12. 제11항에 있어서, 전기한 산화막 제거공정은 불소를 하유한 수용액 중에서, 전기한 산화막표면에 발생하는 뎅그링본드를 수소로서 종단시키면서, 전기한 산화막을 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제1도 전형의 반도체기판의 주표면 위에, 소정영역에 개구부를 가진 마스크를 형성하는 형성공정오가, 전기한 마스크의 개구부를 통하여 전기한 반도체기판을 에칭하여 전기한 반도체 기판에, 전기한 개구부 보다도 넓은 입구부분을 가진 제1의 홈을 형성하는 에칭공정과, 전기한 제1의 홈을 포함한 영역을 선택산화하는 것에 의하여, 전기한 제1홈의 표면 및 전기한 마스크와 전기한 반도체기판과의 사이에 소정 두께의 선택산화막을 형성하는 선택산화공정과, 전기한 선택산화막의 측면에 접하는 전기한 반도체기판표면을 포함하도록 전기한 주표면쪽에서 제2도 전형의 불순물을 확산시켜서 제2도 전형의 베이스층을 형성하고, 전기한 베이스층 내에 전기한 주표면쪽에서 제1도 전형의 불순물을 확산시켜서 제1도 전형의 소오스층을 형성하고, 전기한 베이스층의 측벼겡 채널을 형성하는 불순물 도입공정과, 수용액중에서 전기한 선택산화막의 표면을 수소로서 종단시키면서 전기한 선택산화막을 제거하여, 전기한 제1홈 보다도 깊은 소정의 깊이를 가진 제2의 홈을 형성한 다음, 전기한 수소로서 종단시킨 전기한 제2홈의 표면을 산소를 함유한 가체중에서 산화시켜서 전기한 제2홈의 표면에 보호용의 산화막을 형성하흔 선택산화막 제거공정과, 전기한 제2의 홈 표면에 게이트산화막을 개재하여 전극 형성하고, 전기한 소오스층 및 전기한 베이스층에 전기적으로 접촉하는 소오스전극을 형성하고, 전기한 반도체기판의 다른 주면쪽에 접촉하는 드레인전극을 형성하는 전극 형성공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제1항∼제1항의 어느 것에 있어서, 전기한 제2홈의 내벽을 산화하여 게이트산화막을 형성하여, 이 게이트산화막 위에 게이트전극을 형성하는 전극 형성광정과, 전기한 소오스층 및 전기한 베이스층에 모두 전기적으로 접촉하는 소오스전극을 형성하고, 전기한 반도체기판의 다른 주면쪽에 전기적으로 접촉하는 드레인전극을 형성하는 소오스ㆍ드레인전극 형성공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제7항∼제14항의 어느 것에 있어서, 전기한 불순물도입 공정은, 전기한 선택산화막과 자기정합적으로 전기한 주표면쪽에서 전기한 제2도 전형의 불순물을 확산시켜서, 전기한 제1홈의 표면에 전기한 베이스층을 형성하고, 또, 전기한 선택산화막과 자기정합적으로 전기한 주표면쪽에서 전기한 베이스 층내에 전기한 제1도 전형의 불순물을 확산시킴으로서, 전기한 소오스층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제1항∼제15항의 어느 것에 있어서, 전기한 산화막 제거공정은, 적어도 전기한 산화막의 표면에는 빛이 조사되지 않는 상태에서 전기한 산화막을 제거하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제1항∼제16항의 어느 것에 있어서, 전기한 반도체층은 실리콘으로 이루어지고, 다시 전기한 산화막 제거공정은, 전기한 산화막을 제거하여 얻은 제2홈의 측면의 채널 형성부위 면방위가(110)면, (100)면의 어느 하나가 되도록 전기한 산화막을 제거하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제1항∼제16항의 어는 것에 있어서, 전기한 반도체층은 실리콘으로 이루어지고 다시 산화막 제거공정은, 전기한 산화막을 제거하여 얻은 제2홈측면이 채널형상부의 면방위가(111)면이 되도록 전기한 산화막을 제거하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제18항에 있어서, 전기한 산화막 제거공정은, PH가 4보다 큰 용액으로서, 전기한 산화막을 제거하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  20. 반도체기판의 한 주면쪽에 이 반도체기판 보다도 저불순물 농도인것으로서 제1도 전체이 반도체층을 형성하고, 이 저농도의 반도체층의 표면을 주표면으로하여 그 소정영역을 선택산화함에 의하여, 이 소정영역의 전기한 반도체층 내에 전기한 주표면보다 소정의 깊이를 가진 선택산화막을 형성하는 선택산화공정과, 전기한 선택산화막의 측면에 접하는 전기한 반도체층 표면에 채널을 형성할 수 있도록, 제2도 전형과 제1도 전형의 불순물을 전기한 주표면에서 확산하고, 이 확산에 의하여, 전기한 채널의 길이를 규정함과 동시에 제2도 전형의 베이스층과 제1도 전형의 소오스층을 형성하고, 전기한 반도체층을 제1도 전형의 소오스층을 형성하고, 전기한 반도체층을 제1도 전형의 드레인층으로 하는 불순물 도입공정과, 전기한 선택산화막을 제거하여 전기한 소정의 깊이르 가진 홈 구조를 형성하는 선택산화막 제거공정과, 전기한 채널이 되는 부분을 포함한 전기한 홈의 내벽을 산화하여 게이트 산화막으로 하고, 전기한 게이트산화막 위에 게이트전극을 형성하는 게이트형성 공정과, 전기한 소오스층 및 전기한 베이스층에 모든 전기적으로 접촉하는 소오스전극과, 전기한 반도체기판의 다른 주면쪽에서 전기적으로 접촉하는 드레인전극을 형성하는 소오스 드레인전극 형성공정을 포함한 반도체장치의 제조방법에 있어서 전기한 반도체기판 표면에 면방위가(100)으로 설정되고, 전기한 선택산화 공정의 내산화성 마스크가 전기한 반도체기판 표면의<11>방향에 대하여 대략 직각 또는 대략 평행으로 패터닝하고, 전기한 홈 측면의 면방위를(ABB)(단, A,B는 정수)으로 설정하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제20항에 있어서, 전기한 홈 측면의 면방위를(111)로 설정하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 반도체기판의 한 주면쪽에 이 반도체기판 보다도 저불순물 농도인것으로서 제1도 전체이 반도체층을 형성하고, 이 저농도의 반도체층의 표면을 주표면으로하여 그 소정영역을 선택산화하는 것에 의하여, 이 소정영역의 전기한 반도체층 내에 전기한 주표면보다 소정의 깊이를 가진 선택산화막을 형성하는 선택산화공정과, 전기한 선택산화막의 측면에 접하는 전기한 반도체층 표면에 채널을 형성할 수 있도록, 제2도 전형과 제1도 전형의 전기한 주표면에서 확산하고, 이 확산에 의하여, 전기한 채널의 길이를 규정함과 동시에 제2도 전형의 베이스층과 제1도 전형의 소오스층을 형성하고, 전기한 반도체층을 제1도 전형의 드레인층으로하는 불순물도입 공정과, 이 전기한 선택산화막을 제거하여, 전기한 소정의 깊이를 가진 홈 구조를 형성하는 선택산화막 제거공정과, 전기한 채널이 되는 부분을 포함한 전기한 홈의 내벽을 산화하여 게이트 산화막으로 하고, 전기한 게이트산화막 위에 게이트전극을 형성하는 게이트형성 공정과, 전기한 소오스층 및 전기한 베이스층에 함께 전기적으로 접촉하는 소오스전극과, 전기한 반도체기판이 다른 주면쪽에서 전기적으로 접촉하는 드레인전극을 형성하는 소오스ㆍ드레인전극 형성공정을 포함한 반도체장치의 제조방법에 있어서 전기한 반도체기판 표면에 면방위가(100)으로 설정되고, 전기한 선택산화 공정의 내산화성 마스크가 전기한 반도체기판 표면의<11>방향에 대하여 대략 직각 또는 대략 평행으로 패터닝하고, 전기한 홈 측면의 면방위를(ABB)(단, A,B는 정수)으로 설정하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제22항에 있어서, 전기한 홈 측면의 면방위를 (110)으로 설정하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007079A 1994-03-30 1995-03-30 반도체장치의 제조방법 KR100232711B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP6069394 1994-03-30
JP94-60693 1994-03-30
JP94-63220 1994-03-31
JP94-62448 1994-03-31
JP6062448A JPH07273327A (ja) 1994-03-31 1994-03-31 半導体装置の製造方法
JP6063220A JPH07273319A (ja) 1994-03-31 1994-03-31 半導体装置
JP94-215769 1994-09-09
JP21576994 1994-09-09
JP32469494 1994-12-27
JP94-324694 1994-12-27

Publications (2)

Publication Number Publication Date
KR950034765A true KR950034765A (ko) 1995-12-28
KR100232711B1 KR100232711B1 (ko) 1999-12-01

Family

ID=27523604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007079A KR100232711B1 (ko) 1994-03-30 1995-03-30 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5776812A (ko)
EP (1) EP0675529A3 (ko)
KR (1) KR100232711B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
US6107661A (en) * 1995-09-29 2000-08-22 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JP3528420B2 (ja) * 1996-04-26 2004-05-17 株式会社デンソー 半導体装置およびその製造方法
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
JP3514178B2 (ja) 1998-09-16 2004-03-31 株式会社デンソー 半導体装置の製造方法
JP3405697B2 (ja) * 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
US6893923B2 (en) * 2001-03-21 2005-05-17 International Rectifier Corporation Reduced mask count process for manufacture of mosgated device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
JP3715971B2 (ja) * 2003-04-02 2005-11-16 ローム株式会社 半導体装置
JP3742400B2 (ja) * 2003-04-23 2006-02-01 株式会社東芝 半導体装置及びその製造方法
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US20080124937A1 (en) * 2006-08-16 2008-05-29 Songlin Xu Selective etching method and apparatus
CN112992682A (zh) 2019-12-13 2021-06-18 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN112405337B (zh) * 2021-01-22 2021-04-09 湖北鼎汇微电子材料有限公司 一种抛光垫及半导体器件的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139965A (en) * 1981-02-24 1982-08-30 Toshiba Corp Manufacture of semiconductor device
JPS5893275A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置
US4574466A (en) * 1984-12-10 1986-03-11 Gte Communication Systems Corporation High quality gate oxides for VLSI devices
ATE45248T1 (de) * 1984-12-13 1989-08-15 Siemens Ag Verfahren zum herstellen einer die aktiven bereiche einer hochintegrierten cmos-schaltung trennenden isolation.
JPS61199666A (ja) * 1985-03-01 1986-09-04 Hitachi Cable Ltd 電界効果トランジスタ
US4735824A (en) * 1985-05-31 1988-04-05 Kabushiki Kaisha Toshiba Method of manufacturing an MOS capacitor
JPS6212167A (ja) * 1985-07-10 1987-01-21 Tdk Corp 溝部を有する縦形半導体装置の製造方法
JPS63250852A (ja) * 1987-04-08 1988-10-18 Sony Corp 半導体装置
JPS63266882A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 縦型絶縁ゲ−ト電界効果トランジスタ
US4859621A (en) * 1988-02-01 1989-08-22 General Instrument Corp. Method for setting the threshold voltage of a vertical power MOSFET
JPH0286136A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体素子およびその製造方法
JPH0458532A (ja) * 1990-06-27 1992-02-25 Sharp Corp 半導体装置の製造方法
JPH0758792B2 (ja) * 1990-08-07 1995-06-21 株式会社半導体エネルギー研究所 縦チャネル型絶縁ゲイト型電界効果半導体装置の作製方法
EP0550770B1 (en) * 1991-07-26 1997-11-12 Denso Corporation Method of producing vertical mosfets
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
DE4300806C1 (de) * 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
DE69518684T2 (de) * 1994-03-31 2001-05-03 Denso Corp Herstellungsverfahren für ein Feldeffekt-Halbleiterbauelement

Also Published As

Publication number Publication date
EP0675529A2 (en) 1995-10-04
KR100232711B1 (ko) 1999-12-01
US5776812A (en) 1998-07-07
EP0675529A3 (en) 1998-06-03

Similar Documents

Publication Publication Date Title
KR950034765A (ko) 반도체 장치의 제조방법
US6821858B2 (en) Semiconductor devices and methods for manufacturing the same
KR960043267A (ko) 인버스 티(t)형 트랜지스터의 개선된 제조방법
KR100246975B1 (ko) 반도체 장치의 제조방법
KR960002893A (ko) 반도체 장치 및 그 제조 방법
KR920001750A (ko) 반도체 장치 및 그 제조방법
JP2005109285A (ja) 半導体デバイス
KR970063676A (ko) 반도체 장치의 제조방법
JP3663657B2 (ja) 半導体装置の製造方法
KR930005254A (ko) 반도체 장치의 소자 제조방법
KR100383761B1 (ko) 반도체 소자의 폴리머 제거방법
CN113972138B (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
JP2854019B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPH07147396A (ja) 半導体集積回路装置の製造方法
JP3498415B2 (ja) 半導体装置及びその製造方法
JPS61208271A (ja) Ｍｉｓ型半導体装置の製造方法
KR0147417B1 (ko) 반도체 소자의 식각 피해영역 제거방법
KR0166858B1 (ko) 반도체 소자의 게이트 산화막 제조방법
KR20000012100A (ko) 반도체 장치 및 그 제조 방법
KR20040082967A (ko) 반도체 장치의 제조 방법
JP2001203366A (ja) 半導体装置
KR970003696A (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
JP3879129B2 (ja) 半導体装置の製造方法
KR100276695B1 (ko) 전계 효과 트랜지스터의 폴리실리콘 게이트 형성 방법
JPS61154078A (ja) Ｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 16