KR970063676A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970063676A
KR970063676A KR1019970006304A KR19970006304A KR970063676A KR 970063676 A KR970063676 A KR 970063676A KR 1019970006304 A KR1019970006304 A KR 1019970006304A KR 19970006304 A KR19970006304 A KR 19970006304A KR 970063676 A KR970063676 A KR 970063676A
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
spacer
contact hole
Prior art date
Application number
KR1019970006304A
Other languages
English (en)
Other versions
KR100255065B1 (ko
Inventor
에이이찌로 가께하시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970063676A publication Critical patent/KR970063676A/ko
Application granted granted Critical
Publication of KR100255065B1 publication Critical patent/KR100255065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

절연막(104)을 반도체 기판(101) 상에 형성하고, 상기 절연막(104)을 커버하도록 제1의 재료의 제1의 막(107)을 형성하고, 상기 반도체 기판(101)이 상기 접촉 구멍(106)의 저부에 노출되도록 상기 제1의 막(107)과 상기 절연막(104)을 통하여 접촉 구멍(106)을 형성하고, 상기 접촉 구멍(106)을 채우고 상기 제1의 막(107)을 커버하도록 제2의 재료의 제2의 막(110)을 형성하고, 상기 접촉막(106)과는 다른 구역에 있는 상기 제1의 막(107)과 제2막(110)을 제거하는 단계들로 이루어지며, 여기서 상기 제1의 막(107)은 상기 제2의 막(110)의 일부분을 이루는 매입 접촉 플러그(108)을 형성하기 위하여 상기 제2의 막(110) 보다도 더 큰 에칭율로 에칭되는 반도체 장치의 제조 방법이 제공된다. 이에 따라 얻어진 반도체 장치는 플러그 손실을 갖지 않는다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a-2f도는 본 발명에 따른 반도체 장치를 제조하는 방법의 실시예 1을 설명하는 단면도.

Claims (14)

  1. 절연막을 반도체 기판상에 형성하는 제1의 단계와, 상기 절연막을 커버하기 위하여 제1의 재료의 제1의 막을 형성하는 제2의 단계와, 상기 반도체 기판이 상기 접촉 구멍의 저부에 노출되도록 상기 제1의 막과 상기 절연막을 통하여 접촉 구멍을 형성하는 제3의 단계와, 상기 접촉 구멍을 채우고 상기 제1의 막을 커버하기 위하여 제2의 재료의 제2의 막을 형성하는 제4의 단계와, 상기 접촉막과는 다른 구역에 있는 상기 제1, 2막을 제거하는 제4의 단계로 이루어지며, 여기서 상기 제1의 막은 상기 제2의 막의 일부분을 포함하는 매입 접촉 플러그를 형성하기 위하여 상기 제2의 막보다도 더 큰 에칭율로 에칭되는 반도체 제조 방법.
  2. 제1항에 있어서, 상기 제2의 재료는 폴리실리콘으로 이루어지며, 상기 제1의 재료는 상기 제2의 재료보다도 더 큰 농도로 인 또는 비소로 도프된 폴리 실리콘으로 이루어지며, 상기 제5의 단계는 불소와 염소를 함유하는 가스를 사용하는 활성 이온 에칭 처리에 의하여 수행되는 방법.
  3. 제1항에 있어서, 상기 제1의 재료는 실리콘으로 이루어지며, 상기 제2의 재료는 WSix(O〈X〈3)로 이루어지며, 상기 제5의 단계는 불소를 함유하는 가스를 사용하는 활성 이온 에칭 처리에 의하여 수행되는 방법.
  4. 제1항에 있어서, 전기 전도성을 향상시키기 위하여 상기 매입 접촉 플러그에 불순물을 도핑하는 단계를 추가로 포함하는 방법.
  5. 제1항에 있어서, 상기 매입 접촉 플러그에 배선을 접속하는 단계로 추가로 포함하는 방법.
  6. 제1의 절연막을 반도체 기판상에 형성하는 제1의 단계와, 상기 제1의 절연막에 선택적으로 에칭될 수 있는 제1의 막과 상기 제1의 막상에 제2절연막을 형성하는 제2의 단계와, 접촉 구멍이 형성되는 구역에 있는 상기 제1의 절연막이 도달하는 구멍을 형성하는 제3의 단계와, 상기 구멍의 측면상에 스페이서를 형성하는 제4의 단계와, 상기 제2의 절연막과 상기 제1의 절연막을 상기 스페이서와 상기 제1의 막에 선택적으로 에칭함으로써 상기 반도체 기판이 도달되는 상기 접촉 구멍을 형성하는 제5의 단계와, 상기 접촉 구멍을 채우고 상기 제1의 막과 상기 스페이서를 커버하기 위하여 제2의 막을 형성하는 제6의 단계와, 상기 제1의 절연막을 노출시키는 상기 제2의 막과 상기 스페이서와 상기 제1의 막을 에칭함으로써 상기 접촉 구멍을 채우는 매입 접촉 구멍을 형성하는 제7의 단계로 이루어지는 반도체 제조 방법.
  7. 제6항에 있어서, 상기 제1의 막과 상기 스페이서와 상기 제2의 막은 도프된 실리콘 또는 WSiy(O≤y〈3)로 이루어지는 방법.
  8. 제6항에 있어서, 상기 매입 접촉 플러그에 배선을 접속하는 단계를 추가로 포함하는 방법.
  9. 제6항에 있어서, 상기 제1의 막은 전기 전도적인 방법.
  10. 제6항에 있어서, 상기 제1의 막은 열처리 또는 불순물 도핑에 의하여 전기 전도적으로 될 수 있으며, 불순물 도핑 또는 열처리의 추가 단계가 상기 제1의 막상에서 수행되는 방법.
  11. 제6항에 있어서, 상기 스페이서가 전기 전도적인 방법.
  12. 제6항에 있어서, 상기 스페이서가 불순물 도핑 또는 열처리에 의하여 전기 전도적으로 될 수 있으며, 불순물 도핑 또는 열처리의 추가 단계가 상기 스페이서상에서 수행되는 방법.
  13. 제6항에 있어서, 상기 제2의 막이 전기 전도적인 방법.
  14. 제6항에 있어서, 상기 제2의 막이 불순물 도핑 또는 열처리에 의하여 전기 전도적이 될 수 있으며, 불순물 도핑 또는 열처리의 추가 단계가 상기 제2의 막상에서 수행되는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006304A 1996-02-28 1997-02-27 반도체장치의제조방법 KR100255065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-041164 1996-02-28
JP8041164A JP2812288B2 (ja) 1996-02-28 1996-02-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970063676A true KR970063676A (ko) 1997-09-12
KR100255065B1 KR100255065B1 (ko) 2000-05-01

Family

ID=12600792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006304A KR100255065B1 (ko) 1996-02-28 1997-02-27 반도체장치의제조방법

Country Status (3)

Country Link
US (1) US6040242A (ko)
JP (1) JP2812288B2 (ko)
KR (1) KR100255065B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306860A (ja) * 1999-04-20 2000-11-02 Nec Corp 半導体装置の製造方法
KR100322536B1 (ko) * 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
JP3943320B2 (ja) * 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
JP3626058B2 (ja) 2000-01-25 2005-03-02 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002093811A (ja) * 2000-09-11 2002-03-29 Sony Corp 電極および半導体装置の製造方法
KR100650811B1 (ko) * 2005-05-30 2006-11-27 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR102129147B1 (ko) * 2012-06-29 2020-07-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
KR20180122297A (ko) * 2017-05-02 2018-11-12 어플라이드 머티어리얼스, 인코포레이티드 텅스텐 필러들을 형성하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181356A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd 半導体装置の製造方法
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5587338A (en) * 1995-04-27 1996-12-24 Vanguard International Semiconductor Corporation Polysilicon contact stud process
JPH08321545A (ja) * 1995-05-24 1996-12-03 Yamaha Corp 配線形成法

Also Published As

Publication number Publication date
JP2812288B2 (ja) 1998-10-22
JPH09232251A (ja) 1997-09-05
US6040242A (en) 2000-03-21
KR100255065B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
KR950011983B1 (ko) 반도체 장치의 제조방법
US5714393A (en) Diode-connected semiconductor device and method of manufacture
KR860001490A (ko) 종형 mosfet와 그 제조방법
KR960043267A (ko) 인버스 티(t)형 트랜지스터의 개선된 제조방법
US5541132A (en) Insulated gate semiconductor device and method of manufacture
TW591752B (en) Symmetric trench MOSFET device and method of making same
KR910013554A (ko) 반도체 장치 및 그 제조방법
KR970063676A (ko) 반도체 장치의 제조방법
JPH07273184A (ja) 半導体装置およびその製造方法
JP2001077207A (ja) ダイオードを備えた半導体装置およびその製造方法
KR100277811B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법
KR970004013A (ko) 반도체기억장치 및 그의 제조방법
KR100402143B1 (ko) 반도체몸체의제조방법
KR970052504A (ko) 반도체 소자의 콘택홀 형성방법
KR100524884B1 (ko) 트랜치 게이트 구조를 갖는 전력 모스펫 및 그 제조방법
KR100262012B1 (ko) 반도체장치의 제조 방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR100276123B1 (ko) 반도체소자및그것의실리사이드형성방법
JPH0621089A (ja) 半導体装置とその製造方法
JPS5913374A (ja) 半導体装置の製造方法
KR960030370A (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
JPS62128542A (ja) 半導体装置の製造方法
JPH07221292A (ja) 半導体装置およびその製造方法
KR960026238A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 그 구조
KR960043052A (ko) 엘디디(LDD;Lightly Doped Drain) 구조를 갖는 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee