JP3879129B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3879129B2 JP3879129B2 JP25374895A JP25374895A JP3879129B2 JP 3879129 B2 JP3879129 B2 JP 3879129B2 JP 25374895 A JP25374895 A JP 25374895A JP 25374895 A JP25374895 A JP 25374895A JP 3879129 B2 JP3879129 B2 JP 3879129B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- layer
- oxide film
- base layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、電力用半導体素子として用いられる半導体装置、すなわち縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)およびIGBT(Insulated Gate Bipolar Transistor )の製造方法に関し、その単体または電力用半導体素子を組み込んだMOSIC等に採用して好適である。
【0002】
【従来の技術】
縦型パワーMOSFETは、周波数特性が優れ、スイッチング速度が速く、かつ低電力で駆動できる等多くの特長を有することから、近年多くの産業分野で使用されている。
縦型パワーMOSFETのうち、素子表面に溝を形成し、その溝の側面にチャネル部を形成させ、オン抵抗の成分を成すJFET抵抗を大幅に減少させる構造が知られている。このように、溝の側面にチャネル部を形成する構造の従来の製造方法として例えば特開昭61-199666 号公報に開示されたようにRIEで溝を形成し、その溝の側面にチャネル部を形成するものがある。ここで、RIEはプロセスの制御性の優れた物理的なエッチングである。すなわちRIEは、ガス雰囲気中に置かれた半導体装置の上下に電極を配置して前記電極間に高周波電力を印加すると、ガスが電子とイオンとに電離する。この電極間で電子とイオンの移動度の大きな違いによって半導体装置上部に陰極降下が生じる。そしてこの陰極降下によって電界を生じさせ、この電界によって前記イオン半導体装置方向に加速させ、被エッチング面に物理的に衝突させてそのエネルギーで半導体装置をエッチングするものである。そして、RIEは電離したガスを加速させるため、前記半導体装置上に絶対値にして10V〜500V程度の陰極降下が発生するように前記電極間に高周波電力が印加される。RIEにおいては電離したガスをある一定方向に加速させるため、非常に優れた異方性を有しサイドエッチが起こりにくいという特徴がある。しかしながら、RIEにおいては、物理的に電離されたガスを半導体装置に衝突させるため、エッチングされた面に格子欠陥が必然的に発生し、表面再結合が起こることで移動度が下がり結果としてオン抵抗が増加してしまうという問題がある。
【0003】
ここで格子欠陥が発生しにくい製造方法として、例えば国際公開WO93/03502号や特開昭62-12167号に開示されたようにウエットエッチングを用いた製造方法がある。図23はWO93/03502号に開示されたMOSFETの断面図であり、図24〜図35は同公報におけるMOSFETの製造工程を示す断面図である。
以下にその製造工程を簡単に説明する。
【0004】
まず、図24に示されるように、n+ 型シリコンからなる半導体基板1の主表面にn- 型のエピタキシャル層2を成長させたウエハ21を用意する。この半導体基板1はその不純物濃度が1020cm-3程度になっている。また、エピタキシャル層2はその厚さが7μm程度で、その不純物濃度は1016cm-3程度となっている。このウエハ21の主表面を熱酸化して厚さ60nm程度のフィールド酸化膜60を形成し、その後レジスト膜61を堆積して公知のフォトリソ工程にてセル形成予定位置の中央部に開口するパターンにレジスト膜61をパターニングする。そして、このレジスト膜61をマスクとしてボロン(B+ )をイオン注入する。
【0005】
レジスト剥離後、熱拡散により図25に示すように接合深さが3μm程度のp型拡散層62を形成する。このp型拡散層62は最終的には後述するp型ベース層16の一部となり、ドレイン・ソース間に高電圧が印加されたとき、p型拡散層62の底辺部分で安定にブレークダウンを起こさせることにより、耐サージ性を向上させる目的を果たす。
【0006】
次に、図25に示すように、ウエハ21の主表面に窒化シリコン膜63を約200nm堆積し、この窒化シリコン膜63をパターニングして、ピッチ幅(ユニットセル15の寸法)aで開口する格子状の開口パターンを形成する。なお、この開口パターンは上述のp型拡散層62がそのピッチ間隔の中央部に位置するようにマスク合わせしている。
【0007】
次に、図26に示すように、窒化シリコン膜63をマスクとしてフィールド酸化膜60をエッチングし、ひきつづきn- 型エピタキシャル層2を深さ1.5μm程度ウエットエッチングして溝64を形成する。
次に、図27に示すように、窒化シリコン膜63をマスクとして溝64の部分を熱酸化する。これはLOCOS(Local Oxidation of Silicon)法として良く知られた酸化方法であり、この酸化により選択酸化膜すなわちLOCOS酸化膜65が形成され、同時にLOCOS酸化膜65によって喰われたn- 型エピタキシャル層2の表面にU溝50が形成され、かつ溝50の形状が確定する。
【0008】
次に、図28に示すように、LOCOS酸化膜65をマスクとして、薄いフィールド酸化膜60を透過させてp型ベース層16を形成するためのボロンをイオン注入する。このとき、LOCOS酸化膜65とフィールド酸化膜60の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。
次に、図29に示すように、接合深さ3μm程度まで熱拡散する。この熱拡散により、図25に示す工程において前もって形成したp型拡散層62と、図28に示す工程において注入されたボロンの拡散層が一体になり、一つのp型ベース層16を形成する。また、p型ベース層16の領域の両端面はU溝50の側壁の位置で自己整合的に規定される。
【0009】
次に、図30に示すように、格子状のパターンでウエハ21表面に形成されているLOCOS酸化膜65により囲まれたp型ベース層16表面中央部に残されたパターンでパターニングされたレジスト膜66とLOCOS酸化膜65をともにマスクとして、薄いフィールド酸化膜60を透過させてn+ 型ソース層4を形成するためのリンをイオン注入する。この場合も図28に示す工程においてボロンをイオン注入した場合と同様に、LOCOS酸化膜65とフィールド酸化膜60の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。
【0010】
次に、図31に示すように、接合深さ0.5〜1μm熱拡散し、n+ 型ソース層4を形成し、同時にチャネル5も設定する。この熱拡散において、n+ 型ソース層4の領域のU溝50に接した端面は、U溝50の側壁の位置で自己整合的に規定される。
以上、図28〜図31の工程によりp型ベース層16の接合深さとその形状が確定する。
【0011】
次に、図32に示すように、LOCOS酸化膜65をウェットエッチングにより除去してU溝50の内壁51を露出させ、その後熱酸化により厚さ60nm程度のゲート酸化膜8を形成する。
次に、図33に示すように、ウエハ21の主表面に厚さ400nm程度のポリシリコン膜を堆積する。
【0012】
次に、図34に示すように、パターニングされたレジスト膜68をマスクとして酸化膜67を透過してp+ 型ベースコンタクト層17を形成するためのボロンをイオン注入する。
次に、図35に示すように、接合深さ0.5μm程度熱拡散し、p+ 型ベースコンタクト層17を形成する。
【0013】
そして、図23(b)に示すように、ウエハ21の主表面にBPSG(Boron Phosphate Silicate Glass)からなる層間絶縁膜18を形成し、その一部にコンタクト穴開けを行いp+ 型ベースコンタクト層17とn+ 型ソース層4を露出させる。さらに、アルミニウム膜からなるソース電極19を形成し、前記コンタクト穴を介してp+ 型ベースコンタクト層17とn+ 型ソース層4とにオーミック接触させる。さらに、アルミニウム膜保護用としてプラズマCVD法等により窒化シリコン等よりなるパッシベーション膜(図示略)を形成し、また、ウエハ21の裏面にはTi/Ni/Auの3層膜からなるドレイン電極20を形成し、n+ 型半導体基板1にオーミック接触をとる。
【0014】
【発明が解決しようとする課題】
しかしながら上記WO93/03502号公報や特開昭62-12167号公報に開示された製造方法は、等方性エッチングであるウエットエッチングを用いているため、所望の幅以上にエッチングする所謂サイドエッチが起こり、また液ムラによりウエハ面内で均一に安定した深さの溝を形成することができず、プロセスの制御性が悪いという問題がある。
【0015】
また、ウエハ面内での溝の形状が不均一であるために、FETの電気特性のばらつきが大きいという問題がある。この溝形状の不均一はLOCOS酸化を行う前に行うエッチング工程で、溝形状がウエハ面内でばらつくためと考えられる。チャネル溝を、LOCOS酸化のみで形成することも考えられるが、LOCOS酸化時間の増大によるチャネル部への欠陥の導入が増え、また溝の側面の角度が30度程度になだらかになってしまい、セルの微細化ができなくなり、オン電圧の低下を望めなくなってしまう。また、LOCOS酸化のみでチャネル溝を形成すると、Siが酸化すると体積が約2倍になるという性質上、チャネル部に歪みが生じる可能性もある。従って、このLOCOS酸化を行う前に行うエッチング工程、すなわち初期溝形成工程は是非とも必要な工程である。
【0016】
さらに上記公報では、溝とp型ベース層の相対位置を制御するという考え方も無く、また正確な制御もできず、この位置のばらつきによりオン電圧が高くなったり耐圧が低下するという問題があった。
このような観点から、縦型MOSFETを、低オン電圧でかつウエハ面内での電気特性の均一性を維持したまま製造するためには、初期溝を形成後、チャネル部に欠陥や汚染物質を導入せずLOCOS酸化し、溝とp型ベース層の相対位置を正確に制御する必要がある。
【0017】
しかしながら、上記公報においては、チャネルの欠陥を少なくすることと、チャネル溝の形状を正確に制御することを同時にできず、さらにp型層との相対位置を制御するという考えすら無いという問題があった。
本発明は、上記問題に鑑みたものであり、その目的はチャネル部を溝の側面にもつMOSFETの製造方法において、チャネル部の欠陥を少なくし、溝とp型ベース層との相対位置を正確に制御し、また溝形状を正確に制御でき、オン電圧を低くしかも耐圧を高くすることのできる溝を形成する製造方法及びその半導体装置を得ることである。
【0018】
【課題を解決するための手段】
上記のように構成された請求項1の発明によれば、選択酸化に先立ち低濃度の半導体層の表面の所定領域をケミカルドライエッチング法により除去する。ケミカルドライエッチング法はドライエッチング法の一種でありプロセスの制御性が高く、ウエハ面内で均一なエッチングがおこなえ、再現性も高い。またケミカルドライエッチング法はドライエッチングプロセスのなかでは比較的被エッチング面に与えるダメージが小さい。そして、このケミカルドライエッチングの後に第1の溝表面を酸化する。ここで酸化をする場合、酸化が開始される第1の溝の表面により、結果として得られる半導体層の酸化膜との境界面の状態が異なるものとなる。即ち、RIE等の物理的エッチングでエッチングされた面を酸化させても、格子欠陥が生じたまま酸化が進行し、結果として得られる半導体層の表面は格子欠陥が残ってしまう。しかしながら、本発明においては第1の溝表面をケミカルドライエッチング法を用いることにより、高い欠陥の少ない表面を有する第1の溝が形成され、その表面を酸化させるため、酸化が開始される時から均一に酸化され、結果として得られる第2の溝の表面も欠陥の少ない表面を得ることができる。そして、この第2の溝の表面をチャネル領域として使用するため、低いオン抵抗を得ることができる。また、チャネル領域用の溝としての第2の溝を形成するために、ケミカルドライエッチングと酸化という2段階の工程を踏んでいるため、所望の幅の第2の溝を得たい場合は、酸化させる幅を制御すれば良いので、溝形状も正確に制御することができる。また、溝の深さも正確に制御することができるため、第2の溝の底面と第2導電型のベース層の深さの相対位置を正確に決めることができる。
【0019】
さらに、第2の溝表面にゲート絶縁膜をするとともに、第2の溝の底部における前記ゲート絶縁膜との間の界面が半導体基板の主表面と平行に構成され、当該界面の位置が前記第2導電型のベース層の深さよりも浅くなるようにゲート絶縁膜を形成しているため、ドレイン電極に高い電圧が印加された場合に溝を挟んで形成された第2導電型のベース層より溝底部の下側に向かって横方向に空乏層が伸びることができ溝底部の電界強度を弱めることができ、ドレイン・ソース間耐圧が向上する。
【0020】
上記のように構成された請求項2の発明によれば、選択酸化に先立ち低濃度の半導体層の表面の所定領域をケミカルドライエッチング法により除去する。ケミカルドライエッチング法はドライエッチング法の一種でありプロセスの制御性が高く、ウエハ面内で均一なエッチングがおこなえ、再現性も高い。またケミカルドライエッチング法はドライエッチングプロセスのなかでは比較的被エッチング面に与えるダメージが小さい。そして、このケミカルドライエッチングの後に第1の溝表面を酸化する。ここで酸化をする場合、酸化が開始される第1の溝の表面により、結果として得られる半導体層の酸化膜との境界面の状態が異なるものとなる。即ち、RIE等の物理的エッチングでエッチングされた面を酸化させても、格子欠陥が生じたまま酸化が進行し、結果として得られる半導体層の表面は格子欠陥が残ってしまう。しかしながら、本発明においては第1の溝表面をケミカルドライエッチング法を用いることにより、高い欠陥の少ない表面を有する第1の溝が形成され、その表面を酸化させるため、酸化が開始される時から均一に酸化され、結果として得られる第2の溝の表面も欠陥の少ない表面を得ることができる。そして、この第2の溝の表面をチャネル領域として使用するため、低いオン抵抗を得ることができる。また、チャネル領域用の溝としての第2の溝を形成するために、ケミカルドライエッチングと酸化という2段階の工程を踏んでいるため、所望の幅の第2の溝を得たい場合は、酸化させる幅を制御すれば良いので、溝形状も正確に制御することができる。また、溝の深さも正確に制御することができるため、第2の溝の底面と第2導電型のベース層の深さの相対位置を正確に決めることができる。
【0021】
さらに、第2の溝表面にゲート絶縁膜を形成するとともに、第2の溝の底部における前記ゲート絶縁膜との間の界面が前記半導体基板の主表面と平行に構成され、界面をとおり主表面と平行な直線と第2の溝の側面のうちの平坦度の高い側面をとおる直線の交点から溝部に下ろした垂線とゲート絶縁膜の交点よりも、第2導電型のベース層とゲート絶縁膜が溝の内部で接する位置が主表面から見て浅くなるようにゲート絶縁膜を形成しているため、電流がチャネルの出口から基板に向かってほぼ直線的に流れることができるため、JFET抵抗の増加が生じず低いオン抵抗を得ることができる。
【0022】
上記のように構成された請求項3の発明によれば、請求項2のゲート絶縁膜形成工程は、さらに界面の位置が第2導電型のベース層の深さよりも浅くなるようにゲート絶縁膜を形成することを特徴としている。
【0023】
これにより、ドレイン電極に高い電圧が印加された場合に溝を挟んで形成された第2導電型のベース層より溝底部の下側に向かって横方向に空乏層が伸びることができ溝底部の電界強度を弱めることができ、ドレイン・ソース間耐圧が向上する。さらに、電流がチャネルの出口から基板に向かってほぼ直線的に流れることができるため、JFET抵抗の増加が生じず低いオン抵抗を得ることができる。
【0024】
また、請求項4記載の発明によれば、第2の溝底面に形成されたゲート絶縁膜と半導体層表面の主表面と平行な界面が、第2導電型のベース層の深さよりも約0.2μm以上浅くなっているため、ドレイン電極に高い電圧が印加された場合に溝を挟んで形成された第2導電型のベース層より溝底部の下側に向かって横方向に空乏層が十分に伸びることができ溝底部の電界強度を弱めることができ、ドレイン・ソース間耐圧が向上する。
【0029】
【発明の実施の形態】
(実施の形態)
以下、図面を参照して本発明の実施の形態を説明する。
図1(a)は本発明の実施の形態による四角形ユニットセルからなる縦型パワーMOSFETの平面図であり、同図(b)は同図(a)におけるA−A断面図である。図2〜図22は同じく縦型パワーMOSFETの製造における各段階での説明図である。また、図4はp型ベース層の中央部形成のためにボロンイオン注入をしたウエハの断面図、図5はLOCOS酸化のために窒化シリコン膜をユニットセル寸法aの間隔でパターニングしたウエハの断面図、図8はLOCOS酸化膜が形成されたウエハの断面図、図9はLOCOS酸化膜をマスクとしてp型ベース層形成のためにボロンイオン注入をしたウエハの断面図、図10は熱拡散によりp型ベース層を形成したウエハの断面図、図11はLOCOS酸化膜をマスクとしてn+ 型ソース層形成のためにリンをイオン注入をしたウエハの断面図、図12は熱拡散によりn+ 型ソース層を形成したウエハの断面図、図18(a)はLOCOS酸化膜を除去した後に熱酸化によりゲート酸化膜を形成したウエハの断面図、図18(b)は、図18(a)の溝底部のコーナ部の拡大図、図19はゲート酸化膜の上にゲート電極が形成されたウエハの断面図、図21はp+ 型ベースコンタクト層形成のためにボロンイオン注入をしたウエハの断面図、図22は熱拡散によりp+ 型ベースコンタクト層を形成したウエハの断面図、そして、図1(b)が層間絶縁膜,ソース電極およびドレイン電極を形成したウエハの完成断面図である。
【0030】
この実施の形態の縦型パワーMOSFETは、その要部、即ちユニットセル部分を図1に示すような構造として、このユニットセル15がピッチ幅(ユニットセル寸法)aで平面上縦横に規則正しく多数配置された構造となっている。
図1において、ウエハ21は不純物濃度が1020cm-3程度で厚さ100〜300μmのn+ 型シリコンからなる半導体基板1上に不純物密度が1016cm-3程度の厚さ7μm前後のn- 型エピタキシャル層2が構成されたものであり、このウエハ21の主表面にユニットセル15が構成される。ウエハ21の主表面に12μm程度のユニットセル寸法aでU溝50を形成するために、厚さ3μm程度のLOCOS酸化膜を形成し、この酸化膜をマスクとして自己整合的な二重拡散により接合深さが3μm程度のp型ベース層16と、接合深さが1μm程度のn+ 型ソース層4とが形成されており、それによりU溝50の側壁部51にチャネル5が設定される。
【0031】
なお、p型ベース層16の接合深さはU溝50底辺のエッジ部12で、また底辺の下部でブレークダウンによる破壊が生じない深さに設定されている。また、p型ベース層16の中央部の接合深さが周囲よりも深くなるように、あらかじめp型ベース層16の中央部にボロンが拡散されており、ドレイン・ソース間に高電圧が印加されたときに、p型ベース層16の底面の中央部でブレークダウンが起こるように設定されている。また、二重拡散後にこの拡散マスク及びU溝50形成用として使用したLOCOS酸化膜は除去されて、U溝50の内壁には厚さが60nm程度のゲート酸化膜8が形成され、さらに、その上に厚さが400nm程度のポリシリコンからなるゲート電極9、厚さが1μm程度のBPSGからなる層間絶縁膜18が形成されている。さらに、p型ベース層16の中央部表面に接合深さが0.5μm程度のp+ 型ベースコンタクト層17が形成され、層間絶縁膜18の上に形成されたソース電極19とn+ 型ソース層4およびp+ 型ベースコンタクト層17がコンタクト穴を介してオーミック接触している。また、半導体基板1の裏面にオーミック接触するようにドレイン電極20が形成されている。
【0032】
次に本実施の形態の製造方法を述べる。
まず、図2,図3に示されるように、n+ 型シリコンからなる面方位が(100)である半導体基板1の主表面にn- 型のエピタキシャル層2を成長させたウエハ21を用意する。この半導体基板1(半導体基板に相当)はその不純物濃度が1020cm-3程度になっている。また、エピタキシャル層2(半導体層に相当)はその厚さが7μm程度で、その不純物濃度は1016cm-3程度となっている。次に、図4に示される様に、このウエハ21の主表面を熱酸化して厚さ60nm程度のフィールド酸化膜60を形成し、その後レジスト膜61を堆積して公知のフォトリソ工程にてセル形成予定位置の中央部に開口するパターンにレジスト膜61をパターニングする。そして、このレジスト膜61をマスクとしてボロン(B+ )をイオン注入する。
【0033】
レジスト剥離後、熱拡散により図5に示すように接合深さが3μm程度のp型拡散層62を形成する。このp型拡散層62は最終的には後述するp型ベース層16の一部となり、ドレイン・ソース間に高電圧が印加されたとき、p型拡散層62の底辺部分で安定にブレークダウンを起こさせることにより、耐サージ性を向上させる目的を果たす。
【0034】
次に、図5に示すように、ウエハ21の主表面に窒化シリコン膜63を約200nm堆積し、この窒化シリコン膜63(マスクに相当)を図6に示すように<011>方向に垂直及び平行になるようにパターニングして、ピッチ幅(ユニットセル15の寸法)aで開口する格子状の開口パターンを形成する(マスク形成工程に相当)。なお、この開口パターンは上述のp型拡散層62がそのピッチ間隔の中央部に位置するようにマスク合わせしている。
【0035】
次に、窒化シリコン膜63をマスクとしてフィールド酸化膜60をエッチングし、ひきつづき図7に示すように、四フッ化炭素と酸素ガスを含む放電室702でプラズマを発生させて、化学的な活性種を作り、この活性種を反応室703へ輸送し、反応室703でn- 型エピタキシャル層2を等方的にケミカルドライエッチングして溝64を形成する(ケミカルドライエッチング工程に相当)。
【0036】
次に、図8に示すように、窒化シリコン膜63をマスクとして溝64の部分を熱酸化する(酸化工程、選択酸化工程に相当)。これはLOCOS(Local Oxidation of Silicon)法として良く知られた酸化方法であり、この酸化によりLOCOS酸化膜65(酸化膜、選択酸化膜に相当)が形成され、同時にLOCOS酸化膜65によって喰われたn- 型エピタキシャル層2の表面にU溝50(第2の溝に相当)が形成され、かつU溝50の形状が確定する。
【0037】
この時、U溝50の側面のチャネル形成部の面方位が(111)に近い面となるようにケミカルドライエッチングの条件とLOCOS酸化の条件を選ぶ。
このようにしてLOCOS酸化により形成されたU溝50の内壁表面は平坦で欠陥が少なく、その表面は図2に示されるウエハ21の初期の主表面と同程度に表面状態が良い。
【0038】
次に、図9に示すように、LOCOS酸化膜65をマスクとして、薄いフィールド酸化膜60を透過させてp型ベース層16を形成するためのボロンをイオン注入する。このとき、LOCOS酸化膜65とフィールド酸化膜60の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。
次に、図10に示すように、接合深さ3μm程度まで熱拡散する。この熱拡散により、図5に示す工程において前もって形成したp型拡散層62と、図9に示す工程において注入されたボロンの拡散層が一体になり、一つのp型ベース層16(ベース層に相当)を形成する。また、p型ベース層16の領域の両端面はU溝50の側壁の位置で自己整合的に規定される。
【0039】
次に、図11に示すように、格子状のパターンでウエハ21表面に形成されているLOCOS酸化膜65により囲まれたp型ベース層16表面中央部に残されたパターンでパターニングされたレジスト膜66とLOCOS酸化膜65を共にマスクとして、薄いフィールド酸化膜60を透過させてn+ 型ソース層4(ソース層に相当)を形成するためのリンをイオン注入する。この場合も図9に示す工程においてボロンをイオン注入した場合と同様に、LOCOS酸化膜65とフィールド酸化膜60の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。
【0040】
次に、図12に示すように、接合深さ0.5〜1μm熱拡散し、n+ 型ソース層4を形成し、同時にチャネル5(チャネル領域に相当)も設定する。この熱拡散において、n+ 型ソース層4の領域のU溝50に接した端面は、U溝50の側壁の位置で自己整合的に規定される(不純物導入工程に相当)。
以上、図9〜図12の工程によりp型ベース層16の接合深さとその形状が確定する。このp型ベース層16の形状において重要なことは、p型ベース層16の側面の位置がU溝50の側面により規定され、自己整合されて熱拡散するため、U溝50に対してp型ベース層16の形状は完全に左右対称になる。
【0041】
次に、図13に示すように、LOCOS酸化膜65を弗酸を含む水溶液700中で、フッ化アンモニウムによりPHが5程度に調整された状態で、シリコンの表面を水素で終端させながら酸化膜を除去してU溝50の内壁51を露出させる。この除去工程は選択酸化膜の形成されている面に光が当たらないように遮光布で遮光して行う(酸化膜除去工程、選択酸化膜除去工程に相当)。
【0042】
この後、水溶液中から取りだし、清浄な空気中で乾燥させる。
次に、図15に示すように、チャネルが形成される予定のp型ベース層16のU溝の側面5に(111)面が形成されるまで酸化膜を形成する。この熱酸化工程により、チャネルが形成される予定面の原子オーダーでの平坦度が高くなる。この熱酸化工程は、図14に示すように、酸素雰囲気に保たれ、約1000℃に保持されている酸化炉601にウエハ21を徐々に挿入することにより行う。このようにすると、酸化の初期は比較的低い温度で行われるため、p型ベース領域16、n+ 型ソース領域4の不純物が、酸化工程中にウエハ外部に飛散することを抑えられる。次に、図16に示すように、この酸化膜600を除去する。この酸化膜600の除去も選択酸化膜の除去と同様に弗酸を含む水溶液中で、フッ化アンモニウムによりPHが5程度に調整された状態で、露出されたシリコンの表面を水素で終端させながら行う。このような方法で形成されたU溝50の内壁51は、平坦度が高く、また欠陥も少ない良好なシリコン表面である。
続いて図18(a)に示すように、U溝50の側面及び底面に熱酸化により厚さ60nm程度のゲート酸化膜8を形成する。この酸化工程は前述したのと同様に、酸素雰囲気に保たれ、約1000℃に保持されている酸化炉601にウエハ21を徐々に挿入する。このようにすると、酸化の初期は比較的低い温度で行われるため、p型ベース領域16、n+ 型ソース領域4の不純物が、酸化工程中にウエハ外部に飛散することを抑えられる。ゲート酸化膜8の膜質や、厚さの均一性、チャネル5の界面の界面準位密度,キャリア移動度は従来のDMOSと同程度に良好である。さらに、ケミカルドライエッチ工程とLOCOS工程とゲート酸化工程により形成されたU溝50の底部において、ゲート酸化膜とシリコンの主表面に略平行な界面70の主表面からみた深さが、P型ベース層16がU溝50に隣接した部分で主表面に略平行となる部分71の深さより0.2μm以上浅くなる様に設定してある。また、図18(a)の溝底辺の円で囲んだコーナ部の拡大図である図18(b)に示すように界面70の主表面からみた最も深い部分をとおり主表面と平行な直線L1とU溝50の側面をとおる直線L2の交点AからU溝50に下ろした垂線とゲート絶縁膜の交点Bよりも、P型ベース層16とゲート絶縁膜の交点Cが主表面からみて浅くなるように設定してある。(ゲート絶縁膜形成工程)この様に、ケミカルドライエッチ、LOCOS酸化、ゲート酸化という全て、ドライプロセスによりU溝の底部の界面70の位置が設定されるので制御性が良い。(酸化膜除去工程は、ウエットプロセスであるが、除去される酸化膜とシリコンの選択比が高いため実質的には、上記の3工程で溝深さが決まる。)
次に、図19に示すように、ウエハ21の主表面に厚さ400nm程度のポリシリコン膜を堆積し、隣接した二つのU溝50の上端の距離bよりも2βだけ短い距離cだけ離間するようにパターニングしてゲート電極9を形成する。次にゲート電極9の端部においてゲート酸化膜8が厚くなるよう酸化する。この時図20に示すようにゲート酸化膜が、ゲート端部で厚くなる部分の長さをxとすると、β>xとなるようにβを設定する。
【0043】
以上、図9〜図19に示す工程は本実施の形態において最も重要な製造工程の部分であり、LOCOS酸化膜65を自己整合的な二重拡散のマスクとして使用し、p型ベース層16,n+ 型ソース層4及びチャネル5を形成し、次にLOCOS酸化膜65を除去した後、ゲート酸化膜8(ゲート絶縁膜に相当),ゲート電極9(ゲート電極に相当)を形成する(ゲート電極形成工程に相当)。
【0044】
次に、図21に示すように、パターニングされたレジスト膜68をマスクとして酸化膜67を透過してp+ 型ベースコンタクト層17を形成するためのボロンをイオン注入する。
次に、図22に示すように、接合深さ0.5μm程度熱拡散し、p+ 型ベースコンタクト層17を形成する。
【0045】
そして、図1(b)に示すように、ウエハ21の主表面にBPSGからなる層間絶縁膜18を形成し、その一部にコンタクト穴開けを行いp+ 型ベースコンタクト層17とn+ 型ソース層4を露出させる。さらに、アルミニウム膜からなるソース電極19(ソース電極に相当)を形成し、前記コンタクト穴を介してp+ 型ベースコンタクト層17とn+ 型ソース層4とにオーミック接触させる。さらに、アルミニウム膜保護用としてプラズマCVD法等により窒化シリコン等よりなるパッシベーション膜(図示略)を形成し、また、ウエハ21の裏面にはTi/Ni/Auの3層膜からなるドレイン電極20(ドレイン電極に相当)を形成し、n+ 型半導体基板1にオーミック接触をとる(ソース・ドレイン電極形成工程、電極形成工程に相当)。
【0046】
上記のように構成された本実施の形態の半導体装置の製造方法によれば、選択酸化に先立ち低濃度の半導体層の表面の所定領域をケミカルドライエッチング法により除去する。ケミカルドライエッチング法はドライエッチング法の一種でありプロセスの制御性が高く、ウエハ面内で均一なエッチングがおこなえ、再現性も高い。またケミカルドライエッチング法はドライエッチングプロセスのなかでは比較的被エッチング面に与えるダメージが小さい。そして、このケミカルドライエッチングの後に溝64(第1の溝)表面を酸化する。ここで酸化をする場合、酸化が開始される溝64の表面により、結果として得られるn- 型エピタキシャル層2(半導体層)の酸化膜との境界面の状態が異なるものとなる。即ち、RIE等の物理的エッチングでエッチングされた面を酸化させても、格子欠陥が生じたまま酸化が進行し、結果として得られるn- 型エピタキシャル層2の表面は格子欠陥が残ってしまう。しかしながら、本発明においては溝64表面をケミカルドライエッチング法を用いることにより、高い欠陥の少ない表面を有する溝64が形成され、その表面を酸化させるため、酸化が開始される時から均一に酸化され、結果として得られるU溝50の表面も欠陥の少ない表面を得ることができる。そして、このU溝50の表面をチャネル領域として使用するため、低いオン抵抗を得ることができる。また、チャネル領域用の溝としてのU溝50を形成するために、ケミカルドライエッチングと酸化という2段階の工程を踏んでいるため、所望の幅のU溝50を得たい場合は、酸化させる幅を制御すれば良いので、溝形状も正確に制御することができる。
【0047】
また、本実施の形態によれば、ケミカルドライエッチング工程は等方性であるので、溝64に角がなくなり、このため酸化により形成されるU溝50にも角がなくなる。このためドレイン・ソース間耐圧が向上する。また、溝64のn- 型エピタキシャル層2表面付近の角度が90度に近くなり、選択酸化後に形成されるU溝50の側面の傾斜角を急角度にすることができセルサイズを縮小して低オン電圧を得ることができる。
【0048】
また、ケミカルドライエッチング工程が四フッ化炭素と酸素をガス中に含むため、四フッ化炭素と酸素の比によりプロセスを正確に再現性良く行うことができる。
また、本実施の形態によれば、ケミカルドライエッチング工程において、半導体基板1もしくはn- 型エピタキシャル層2の上方に実質的に陰極降下ため、電離されたガスが、n- 型エピタキシャル層2表面に欠陥を与えてしまうほどの速度で衝突することがない。このため、形成される溝64の表面を欠陥の非常に少ない表面とすることができる。
【0049】
さらに、本実施の形態によれば、酸化工程は溝64を選択酸化する選択酸化工程であるため、溝64の深さを深くすることができる。そして、選択酸化工程のマスクをケミカルドライエッチング工程で用いたマスクをそのまま使用するため、新たにマスクを形成する必要がなく、また位置あわせも不要となる。
また、酸化工程の後に酸化膜を除去してチャネル領域を露出させる工程を、水溶液中でn- 型エピタキシャル層2の表面のダングリングボンドを水素で終端させながら行う。これにより、反応活性の高いダングリングボンドが汚染物質と反応する前に水素と反応して安定状態となり、汚染物質とn- 型エピタキシャル層2との反応を防ぐことができる。その後酸素中に暴露するとさらに安定な酸化膜が形成されU溝50表面を保護するため、その後のチャネル領域の汚染を避けることができるため、高いチャネル移動度が得られ、低オン電圧を得ることができる。
【0050】
また、酸化膜の除去を弗酸を含む水溶液中でおこなうため、除去したい酸化膜と残したいn- 型エピタキシャル層2との選択比が非常に大きくとれるため、n- 型エピタキシャル層2の表面を傷つけることなく酸化膜を除去することができる。
さらに、選択酸化膜と自己整合的にベース層,ソース層を形成するため、位置合わせが不要となる。従って正確な位置にベース層,ソース層を形成でき、素子の低面積化が可能となる。
【0051】
また、酸化膜を除去する間は酸化膜の表面に光を照射しないようにすることにより、酸化膜を通してチャネル領域となる半導体層に光が照射されるということがなくなる。このため、チャネル領域付近のn+ 型ソース層4とp型ベース層16との電位がほぼ等しくなり、局所的にエッチングが進行するのが防止できて、均一なエッチングを行うことができる。この結果、平坦なチャネル領域が得られ、高い移動度を得ることができる。
【0052】
そして、選択酸化膜を除去して得られたU溝50の側面の面方位を{111}面としている。側面のシリコン原子は水素1個で終端されるようになり、原子的に平坦な側面が得られる。このために高いチャネル移動度を得ることができる。また、酸化膜を除去する工程をPHを4以上の水溶液中で行うため、U溝50の側面のシリコン原子は水素原子1個で終端される率がさらに高まり、原子的に平坦な{111}面が得られ、高いチャネル移動度を得ることができる。
【0053】
以上説明したように、従来RIE等の物理的エッチングやウエットエッチングの後にLOCOS酸化することにより、初期溝(第1の溝、即ち溝64)形成時に導入された格子欠陥はLOCOS酸化及びそのLOCOS酸化膜の除去により除去されるものと考えられていた。しかし本発明者らが実際に試作してみた所、初期溝導入時に導入された格子欠陥は除去されずにチャネル領域の表面に残ってしまうことが確認された。そして結果としてドレイン−ソース間のリーク電流の原因となることが分かった。この結果より、初期溝を形成する際、始めから無欠陥のプロセスで行う必要があることが分かった。しかし、無欠陥のプロセスとしてウエットエッチングと同様に知られるケミカルドライエッチングは、ウエットエッチングよりもエッチング速度が遅く、またウエットエッチングと同じく等方性エチングであるためサイドエッチが生じて微細化には不向きである。従って、微細化でチャネル長を短くすることによりチャネル抵抗,オン抵抗の低減を行なう現在の技術からすると、ケミカルドライエッチングは溝形成工程には不向きと考えられていた。しかしながら、エッチングの後にLOCOS酸化することにより、初期溝(第1の溝、即ち溝64)を形成する製造方法においては、エッチングに要する時間はケミカルウエットエッチングもケミカルドライエッチングも差ほど変わらず、それにも係わらず最終的に得られるチャネル領域表面の格子欠陥が非常に少なくなり、また任意の指数面が正確に形成できるということが分かった。
さらに、本実施の形態によれば、図18(a)に示すようにケミカルドライエッチ工程とLOCOS工程とゲート酸化工程により形成されたU溝50の底部において、ゲート酸化膜とシリコンの主表面に略平行な界面75の主表面からみた深さが、P型ベース層16がU溝50に隣接した部分で主表面に略平行となる部分76の深さより0.2μm以上浅くなる様に設定してある。このようにすると、ドレイン電極に高い電圧が印加された場合に溝を挟んで形成された第2導電型のベース層より溝底部の下側に向かって横方向に空乏層が伸びることができ溝底部の電界強度を弱めることができ、ドレイン・ソース間耐圧が向上する。図36はおよそドレイン・ソース間耐圧が60Vの本願の縦型パワーMOSFETにおいてU溝底部のゲート酸化膜とシリコンの界面の深さとp型ベース層の相対深さを変えた場合のドレインーソース間耐圧の関係の測定結果である。Lの増加とともにドレインーソース間耐圧が上昇し、Lが約0.2μm以上で飽和している。この理由は、0.2μm以上で隣あうp型ベース層の空乏層が伸びてつながるようになるからである。その結果、確実にP型拡散層62の最も深い部分でブレークダウンさせることが容易になり、ブレークダウンが発生した場合にP型ベース層16と、n+ ソース層4ではさまれた部分を通って正孔電流が流れることを防ぐことができるため、n+ ソース4、P型ベース層16、nードレイン層6で構成される寄生バイポーラトランジスタを動作させることが無くサージ耐量が増加するという効果もある。
【0054】
さらに、第2の溝の底面に形成されたゲート絶縁膜と半導体層表面の主表面と略平行な界面において,主表面から最も深い部分をとおり主表面と平行な直線L1と溝の側面をとおる直線L2の交点から溝部に下ろした垂線とゲート絶縁膜の交点よりも、第2導電型のベース層とゲート絶縁膜が溝の内部で接する位置が主表面から見て浅くなるようにゲート絶縁膜を形成しているため、電子電流がチャネルの出口から基板に向かってほぼ直線的に流れることができるため,JFET抵抗の増加が生じず低いオン抵抗を得ることができる。図37に、図18(b)の点Aより測ったp型ベース層とゲート酸化膜表面の接合位置である点Bの相対位置とオン抵抗の測定結果を示す。点Aより点Bの深さが深くなるとJFET抵抗が増加し急激にオン抵抗が増加することがわかる。この様な、U溝底面のゲート酸化膜とシリコンの界面とp型ベース層の相対位置の制御は、DMOSの基本特性であるドレインーソース間耐圧やオン抵抗を所定の値に制御するために欠くことのできない技術である。しかし、先願であるWO93/03502号や特開昭62-12167号の公報は、溝とp型ベース層の相対位置を制御するという考えかたも無く、また溝形成のためにウエットエッチングを用いているために制御性が悪く制御することが不可能であった。しかし、本発明では、ケミカルドライエッチ、LOCOS酸化、ゲート酸化という全て、ドライプロセスによりU溝の底部の界面70の位置が設定されるので制御性が極めて高く、U溝底面のゲート酸化膜とシリコンの界面とp型ベース層の相対位置を所定の位置に正確に制御できる。以上、本発明を一実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図13で示される、弗酸を含む水溶液中でのLOCOS酸化膜の除去後、本実施の形態では自然酸化によりシリコン表面を自然酸化膜で保護したが、この工程を高温、例えば900℃で行ってもよい。そして、n型ソース層,p型ソース層の形成をLOCOS酸化膜の除去後に、レジストマスクを用いて行っても良い。また、選択酸化膜を除去して得られた溝の側面の面方位が低指数面の(110)面や(100)面となるように、基板の面方位,パターニング形状を選択しても良い。なお、上記実施の形態は本発明を縦型パワーMOSFETに適用した場合についてのみ説明したが、それに限定されるものではなく、このような縦型パワーMOSFETを組み込んだパワーMOSICに適用しても良い。またさらに、本実施の形態においては半導体基板としてn+ 型半導体基板を持ちいた縦型パワーMOSFETについて説明したが、p+ 型半導体基板を用いた絶縁ゲート型バイポーラトランジスタ(IGBT)のゲート構造にも適用することができる。また、ケミカルドライエッチング工程を、CCl4 ,Cl2 ,SF6 ,CFCl3 ,CF2 Cl2 ,CF3 Cl,CHF3 ,C2 ClF5 ,F2 ,NF3 ,BCl3 の内の何れか一つもしくは複数を含むガス系で行っても良い。これにより、効率良くエッチングすることができる。さらに、本実施の形態においては、半導体基板に電圧を印加しないで行ったが、ケミカルドライエッチング工程は、電離されたガス雰囲気中において、前記半導体層の上方での陰極降下の絶対値が10V未満の状態で行なっても良い。これにより電離されたガスが、半導体層表面に欠陥を与えてしまうほどの速度で衝突することがなくなる。そして、形成される溝64の表面を欠陥の非常に少ない表面とすることができる。また、本実施の形態ではnチャネル型についてのみ説明したが、n型とp型の半導体の型を入れ換えたpチャネル型についても同様の効果が得られることは言うまでもない。
【図面の簡単な説明】
【図1】(a)は本発明の実施の形態による縦型パワーMOSFETの一部を示す平面図であり、(b)は(a)のA−A断面図である。
【図2】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図3】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図4】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図5】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図6】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図7】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図8】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図9】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図10】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図11】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図12】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図13】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図14】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図15】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図16】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図17】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図18】(a)、(b)は、図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図19】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図20】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図21】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図22】図1に示した縦型パワーMOSFETの製造工程を説明する図である。
【図23】(a)は従来の縦型パワーMOSFETの一部を示す平面図であり、(b)は(a)のA−A断面図である。
【図24】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図25】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図26】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図27】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図28】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図29】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図30】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図31】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図32】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図33】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図34】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図35】従来の縦型パワーMOSFETの製造工程を説明する図である。
【図36】図1に示した縦型パワーMOSFETにおけるドレインーソース間耐圧と、溝底部とp型ベース層の相対位置の関係を示す図である。
【図37】図1に示した縦型パワーMOSFETにおける溝内部においてゲート酸化膜とp型ベース層が接する位置と、縦型パワーMOSFETのオン抵抗の関係を示す図である。
【符号の説明】
1 n+ 型半導体基板
2 n- 型エピタキシャル層
4 n+ 型ソース層
5 チャネル
6 n- 型ドレイン層
7 JFET部
8 ゲート酸化膜
9 ゲート電極
16 p型ベース層
19 ソース電極
20 ドレイン電極
50 U溝
51 U溝の内壁
65 LOCOS酸化膜
70 U溝側面をとおる直線
71 溝の底面をとおる主表面と平行な直線
72 直線70と直線71の交点
73 点Aから溝に下ろした垂線とゲート酸化膜の下側の端との交点
74 溝内部におけるp型ベース層と酸化膜との接点
75 溝底部におけるゲート酸化膜とn- エピタキシャル層の界面
76 p型ベース層16がU溝に隣接した部分で略平行になる部分
601 酸化炉
603 ウエハボート
700 水溶液
702 放電室
703 反応室
704 遮光布
Claims (4)
- 半導体基板上に配置された第1導電型の半導体層の主表面上に、所定領域に開口部を有するマスクを形成するマスク形成工程と、
前記マスクの開口部を通して前記半導体層をケミカルドライエッチングし、前記半導体層に、前記開口部よりも広い入口部分、前記主表面と平行の底面、及び前記入口部分と前記底面とをつなぐ側面、を有する第1の溝を形成するケミカルドライエッチング工程と、
前記第1の溝を含む領域を酸化することにより、前記第1の溝の表面に所定厚さの選択酸化膜を形成する酸化工程と、
前記選択酸化膜に接する前記半導体層表面を含むように前記主表面側から前記選択酸化膜をマスクとして第2導電型の不純物を導入して前記半導体層内に第2導電型のベース層を形成し、前記ベース層内に前記主表面側から第1導電型の不純物を導入して第1導電型のソース層を形成し、かかるソース層形成時に前記ベース層の側壁にチャネル領域を形成する不純物導入工程と、
前記選択酸化膜を除去して、前記第1の溝よりも深い所定深さを有する第2の溝を形成する酸化膜除去工程と、
前記第2の溝表面にゲート絶縁膜を形成するとともに、前記第2の溝の底部における前記ゲート絶縁膜との間の界面が前記半導体基板の主表面と平行に構成され、当該界面の位置が前記第2導電型のベース層の深さよりも浅くなるように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜を介して前記第2の溝表面にゲート電極を形成し、前記ソース層及び前記ベース層に電気的に接触するソース電極を形成し、前記半導体基板に電気的に接触するドレイン電極を形成する電極形成工程と
を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に配置された第1導電型の半導体層の主表面上に、所定領域に開口部を有するマスクを形成するマスク形成工程と、
前記マスクの開口部を通して前記半導体層をケミカルドライエッチングし、前記半導体層に、前記開口部よりも広い入口部分、前記主表面と平行の底面、及び前記入口部分と前記底面とをつなぐ側面、を有する第1の溝を形成するケミカルドライエッチング工程と、
前記第1の溝を含む領域を酸化することにより、前記第1の溝の表面に所定厚さの選択酸化膜を形成する酸化工程と、
前記選択酸化膜に接する前記半導体層表面を含むように前記主表面側から前記選択酸化膜をマスクとして第2導電型の不純物を導入して前記半導体層内に第2導電型のベース層を形成し、前記ベース層内に前記主表面側から第1導電型の不純物を導入して第1導電型のソース層を形成し、かかるソース層形成時に前記ベース層の側壁にチャネル領域を形成する不純物導入工程と、
前記選択酸化膜を除去して、前記第1の溝よりも深い所定深さを有する第2の溝を形成する酸化膜除去工程と、
前記第2の溝表面にゲート絶縁膜を形成するとともに、前記第2の溝の底部における前記ゲート絶縁膜との間の界面が前記半導体基板の主表面と平行に構成され、前記界面をとおり前記主表面と平行な直線と前記第2の溝の側面のうちの平坦度の高い側面をとおる直線の交点から溝部に下ろした垂線と前記ゲート絶縁膜の下端の交点よりも、前記第2導電型のベース層と前記ゲート絶縁膜が前記第2の溝の内部で接する位置が前記主表面から見て浅くなるように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記第2の溝表面に前記ゲート絶縁膜を介してゲート電極を形成し、前記ソース層及び前記ベース層に電気的に接触するソース電極を形成し、前記半導体基板に電気的に接触するドレイン電極を形成する電極形成工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜形成工程は、さらに前記界面の位置が前記第2導電型のベース層の深さよりも浅くなるように前記ゲート絶縁膜を形成することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記界面が、前記第2導電型のベース層の深さよりも0.2μm以上浅く形成されていることを特徴とする請求項1乃至請求項3の何れかに記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25374895A JP3879129B2 (ja) | 1995-09-29 | 1995-09-29 | 半導体装置の製造方法 |
FR9611709A FR2739493B1 (fr) | 1995-09-29 | 1996-09-26 | Mosfet de puissance et son procede de fabrication |
US08/720,018 US6107661A (en) | 1995-09-29 | 1996-09-27 | Semiconductor device and method of manufacturing same |
DE1996140443 DE19640443B4 (de) | 1995-09-29 | 1996-09-30 | Halbleitervorrichtung und ihr Herstellungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25374895A JP3879129B2 (ja) | 1995-09-29 | 1995-09-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0997900A JPH0997900A (ja) | 1997-04-08 |
JP3879129B2 true JP3879129B2 (ja) | 2007-02-07 |
Family
ID=17255598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25374895A Expired - Fee Related JP3879129B2 (ja) | 1995-09-29 | 1995-09-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3879129B2 (ja) |
-
1995
- 1995-09-29 JP JP25374895A patent/JP3879129B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0997900A (ja) | 1997-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100232711B1 (ko) | 반도체장치의 제조방법 | |
JPH08306914A (ja) | 半導体装置およびその製造方法 | |
KR100850689B1 (ko) | 파워 mosfet 및 이러한 파워 mosfet을 제조하는 방법 | |
KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
US5780324A (en) | Method of manufacturing a vertical semiconductor device | |
US4516143A (en) | Self-aligned power MOSFET with integral source-base short and methods of making | |
JP3493903B2 (ja) | 半導体装置 | |
JPH10223891A (ja) | 縦型mosfetの製造方法及び縦型mosfet | |
CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
JPH05251709A (ja) | ソース・ベース間短絡部を有する電力用mos−fetおよびその製造方法 | |
US6603173B1 (en) | Vertical type MOSFET | |
JP3663657B2 (ja) | 半導体装置の製造方法 | |
US5698880A (en) | Semiconductor device having a groove with a curved part formed on its side surface | |
US5925911A (en) | Semiconductor device in which defects due to LOCOS or heat treatment are suppressed | |
JP3879129B2 (ja) | 半導体装置の製造方法 | |
JP3498431B2 (ja) | 半導体装置の製造方法 | |
JPH08298321A (ja) | 半導体装置 | |
JP3646343B2 (ja) | 半導体装置の製造方法 | |
JP3646370B2 (ja) | 半導体装置の製造方法 | |
JP2858411B2 (ja) | 半導体装置の製造方法 | |
JP3498415B2 (ja) | 半導体装置及びその製造方法 | |
JPH07273319A (ja) | 半導体装置 | |
JPH07273327A (ja) | 半導体装置の製造方法 | |
JP3491408B2 (ja) | 半導体装置の製造方法 | |
JP3521628B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |