KR950027786A - Prml 재생장치 - Google Patents

Prml 재생장치 Download PDF

Info

Publication number
KR950027786A
KR950027786A KR1019950005337A KR19950005337A KR950027786A KR 950027786 A KR950027786 A KR 950027786A KR 1019950005337 A KR1019950005337 A KR 1019950005337A KR 19950005337 A KR19950005337 A KR 19950005337A KR 950027786 A KR950027786 A KR 950027786A
Authority
KR
South Korea
Prior art keywords
value
circuit
output
reproducing apparatus
maximum
Prior art date
Application number
KR1019950005337A
Other languages
English (en)
Other versions
KR100186892B1 (ko
Inventor
마사히데 가네가에
까투토시 아사이
요시히로 하시무라
히데끼 오오모리
마사히토 이와쓰보
마사오 꼰도우
토모끼 수가야
히로유끼 타나까
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6074435A external-priority patent/JP2880402B2/ja
Priority claimed from JP07443694A external-priority patent/JP3485348B2/ja
Priority claimed from JP6112029A external-priority patent/JPH07296525A/ja
Priority claimed from JP14123394A external-priority patent/JP3444658B2/ja
Priority claimed from JP06145338A external-priority patent/JP3140298B2/ja
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR950027786A publication Critical patent/KR950027786A/ko
Application granted granted Critical
Publication of KR100186892B1 publication Critical patent/KR100186892B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1488—Digital recording or reproducing using self-clocking codes characterised by the use of three levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

기억 디스크로부터 헤드가 판독한 신호를 재생하는 PRML 재생장치를 개시한다. 이 PMRL 재생장치는 판독신호를 파형등화하는 파형등화회로와, 등화출력과 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대공산 복호화하는 최대공산 복호기와, 상기 최대공산 복호기의 상기 상하 슬라이스 레벨간의 거리를 가변으로 설정하기 위한 제어회로를 갖는다. 이에 따라 동화특성에 대응하여 상하슬라이스 레벨간의 거리를 가변으로 설정할수가 있다. 또 최대공산 복호기의 3치 판정회로는 등화출력과 상 또는 하 슬라이드 레벨과, 상기 판정결과 및 다음의 상 또는 하 슬라이스 레벨과의 대응 테이블을 저장하는 메모리로 구성된다. 이에 따라 3치 판정회로를 간단한 구성으로 실현할 수 있다.

Description

PRML 재생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시에 PRML 재생장치의 블로도,
제5도는 본 발명에 의한 최대공산 복혹동작의 동작 설명도.
제8도는 본 발명의 1실시예에 조정회로의 블록도.

Claims (26)

  1. 기억디스크로부터 헤드가 판독한 신호를 재생하는 PRML재생장치에 있어서, 상기 판독신호를 파형하는 파형등화 회로와; 등화출력과 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대공산 보호하는 최대공산 복호기와; 상기 최대공산 복호기의 상기 상 슬라이스 레벨간의 거리를 가변으로 설정하기 위한 제어회로를 갖는 PRML 재생장치.
  2. 제1항에 있어서, 복수의 헤드에 대응한 상기 거리를 유지하는 메모리를 더 가지며, 상기 제어회로는 선택된 헤드에 대응하는 상기 거리를 상기 메모리로부터 판독하여 최대 공산 복호기에 설정하는 PRML 재생장치.
  3. 제1항에 있어서, 상기 최대 공산 복호된 m비트의 출력을 n비트(m>n)로 변환하는 복호기와; 상기 복호된 n비트의 출력으로부터 오차검출 및 정정을 하는 ECC회로를 더 가지며, 상기 제어회로는 상기 상하슬라이스 레벨을 변화시켜서 상기 ECC회로의 검출오차가 최소가 되는 상기 설정거리를 측정하는 PRML 재생장치.
  4. 제1항에 있어서, 상기 최대 공산 복호된 m비트의 출력을 n비트(m>n)로 변환하는 복호기와; 상기 복호된 n비트의 출력으로부터 오차검출 및 정정을 하는 ECC회로를 더 가지며, 상기 제어회로는 상기 각 헤드마다 상기 상하 슬라이스 레벨을 변화시켜서 상기 ECC회로의 검출오차가 최소가 되는 상기 설정거리를 측정하여 상기 메로리에 저장하는 PRML 재생장치.
  5. 제1항에 있어서, 복수의 헤드의 각각에 대하여 상기 기억디스크의 복수의 소정 실린더 위치의 각 상기 거리를 유지하는 메모리를 더 가지며, 상기 제어회로는 선택된 헤드와 선택된 실린더 위치에 대응하는 상기 거리를 상기 메모리로부터 판독하여 상기 최대공산 복호기에 설정하는 PRML 재생장치.
  6. 제1항에 있어서, 상기 최대공산 복호기는 상기 판정치에 따라 상기 상하 슬라이스 레벨을 변화시키는 PRML 재생장치.
  7. 제1항에 있어서, 상기 파형등화 회로는 상기 제어회로로부터의 조정치를 설정하는 레지스터를 갖는 PRML 재생장치.
  8. 제7항에 있어서, 복수의 헤드의 각각에 대응한 상기 조정치를 저장하는 메모리를 더 가지며, 상기 제어회로는 선택된 상기 헤드에 대응하는 상기 조정치를 상기 메모리로부터 판독하여 상기 레지스터에 설정하는 PRML 재생장치.
  9. 제7항에 있어서, 상기 파형 등화회로는 상기 판독 신호에 개인을 부여하는 게인 제어증폭기와, 상기 게인제어 증폭기의 출력을 고정등화자는 전기 필터와; 상기 전기 필터의 출력을 디지털치로 변환하는 아날로그-디지탈 변환기와; 상기 아날로그-디지털 변환기의 출력을 등화하는 코사인 등화기를 가지며, 상기 제어회로는 상기 아날로그-디지털 변환기의 레지스터에 오프셋치를 설정자는 PRML 재생장치.
  10. 제9항에 있어서, 상기 제어회로는 상기 헤드에 의한 판독을 하지 않은 상태에서 상기 코사인 등화기의 출력이 0이 되는 상기 아날로그-디지털 변환기의 오프셋치를 측정하는 PRML 재생장치.
  11. 제1항에 있어서, MR헤드로 구성된 상기 헤드를 구동하기 위한 구동회로를 더 가지며, 상기 제어회로는 상기 헤드의 구동회로의 레지스터에 구동전류치를 설정하는 PRML 재생장치.
  12. 제11항에 있어서, 상기 파형등화회로는 상기 판독시에는 게인을 부여하는 게 인제어 증폭기와; 상기 게인제어 증폭기의 출력을 고정 등화하는 전기필터와; 상기 전기 필터의 출력을 디지털치로 변환하는 아날로그-디지털 변환기와; 상기 아날로그-디지털 출력을 등화하는 코사인 등화기를 가지며, 상기 제어회로는 상기 헤드에 의해 판독을 한 상태에서 상기 코사인 등화기의 출력으로부터 상기 판독신호의 오차량이 최소가 되는 상기 헤드의 구동 전류치를 측정하는 PRML 재생장치.
  13. 제7항에 있어서, 상기 파형 등화회로는 상기 판독 신호에 개인을 부여하는 게인 제어증폭기와, 상기 게인제어 증폭기의 출력을 고정등화자는 전기 필터와; 상기 전기 필터의 출력을 디지털치로 변환하는 아날로그-디지탈 변환기와; 상기 아날로그-디지털 변환기의 출력을 등화하는 코사인 등화기를 가지며, 상기 제어회로는 상기 아날로그-디지털 변환기의 레지스터에 필터의 조정치를 설정하는 PRML 재생장치.
  14. 제13항에 있어서, 상기 제어회로는 상기 헤드에 의한 판독을 한 상태에서 상기 코사인 등화기의 출력으로부터 상기 전기 필터의 조정치를 측정하는 PRML 재생장치.
  15. 제7항에 있어서, 상기 파형 등화회로는, 상기 판독 신호에 게인을 부여하는 게인 제어증폭기와; 상기 게인 제어 증폭기의 출력은 고정등화하는 전기 필터와; 상기 전기 필터의 출력은 디지털치로 변환하는 아날로그-디지탈 변환기와; 상기 아날로그-디지털 변환기의 출력을 등화하는 코사인 등화기를 가지며, 상기 제어회로는 상기 코사인 등화기의 레지스터에 등화계수를 설정하는 PRML 재생장치.
  16. 제15항에 있어서, 상기 제어회로는 상기 헤드에 의한 판독을 한 상태에서 상기 코사인 등화기의 출력으로부터 상기 코사인 등화기의 등화계수를 측정하는 PRML 재생장치.
  17. 기억 디스크로부터 헤드가 파독한 신호를 재생하는 PRML 재생장치에 있어서, 상기 판독신호를 파형드화하는 파형등화회로와; 등화출력과 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대 공산복호하는 최대 공산복호기를 가지며, 상기 최대공산 복호기는 상기 등화출력과 상하 슬라이스 레벨을 비교하며 3치 판정함과 동시에 상기 판정결과에 따라 상기 슬라이스 레벨을 변경하기 위한 3치 판정회로로서, 상기 3치 판정회로는 상기 등화출력과 상기 상 또는 하 슬라이스 레벨과, 상기 판정결과 및 다음의 상기 상 또는 하 슬라이스 레벨과의 대응 테이블을 저장하여 메모리 구성된 것과; 상기 3치 판정신호를 보존하는 데이터 버퍼와; 연속하는 3치 판정 신호로부터 오차를 검출하여 상기 데이터버퍼의 3치 판정 신호를 정정하는 정정회로를 갖는 PRML 재생장치.
  18. 제17항에 있어서, 상기 메모리는 상기 대응 테이블을 상기 복수의 헤드의 각각에 대응하여 저장하는 PRML 재생장치.
  19. 제17항에 있어서, 상기 데이터 버퍼에 예정수의 데이터[0]이 보존된 것에 대응하여 어드레스 마크검출신호를 발생하는 어드레스 마크 검출회로를 더 설치한 PRML재생장치.
  20. 기억 디스크로부터 헤드가 판독한 신호를 재생하는 PRML 재생장치에 있어서, 상기 판독신호를 파형등화하는 파헝등화회로와; 등화출력과 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대공산 복호하는 최대공산 복호기를 가지며, 상기 파형등회로는, 상기 판독신호에 게인을 부여하는 게인제어 증폭기와; 상기 게인제어 증폭기의 출력을 고정등화하는 전기 필터와; 상기 전기필터의 출력을 디지털로 변환하는 아날로그-디지털 변환기와; 상기 아날로그-디지틸 변환기의 출력을 등화하는 코사인 등화기와; 상기 등화출력으로부터 목표진폭을 감산하여 n비트의 진폭오차신호를 발생하는 감산기와; 각각 비트의 무게에 상응하는 저류를 상기 게인제어 증폭기에 출력하는 m(m>n)개의 차지펌프회로와; 상기 n비트의 오차신호중, 풀인시에는 상위 m비트를 선택하고, 정상시에는 상기 하위 비트를 선택하여 상기 차지펌프회로에 출력하기 위한 멀태플렉서를 갖는 PRML 재생장치.
  21. 제20항에 있어서, 상기 각 차지 펌프회로는 풀인/정상동작신호에 따라 전류치가 제어되는 PRML 재생장치.
  22. 기억 디스크로부터 헤드가 판독한 신호를 재생하는 PRML 재생장치에 있어서, 상기 판독신호를 파형등화하는 파형등화회로와; 등화출력과 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대공산 복호하는 최대공산 복호기; 상기 판독신호에 위상동기한 클록을 발생하는 위상동기 회로를 가지며, 상기 위상동기 회로는 입력되는 전압에 대응한 위상의 클록을 발생하기위한 전압제어 발진회로와; 상기 등화출력에 의거해서 n비트의 위상오차 신호를 발생하는 위상오차 검출기와; 각각 비트의 무게에 상당한 전류를 상기 전압제어 발지기에 출력하는 n(m>n)개의 차지펌프회로와; 상기 n비트의 오차신호중, 풀인시는 상위비트를 선택하고 정상시에는 상기 하위 m비트를 선택하여 상기 차지 펌프회로에 출력하기 위한 멀티플렉서를 갖는 PRML 재생장치.
  23. 제22항에 있어서, 상기 차지 펌프회로는 풀인/정상동작신호에 따라 전류치가 제어되는 PRML 재생장치.
  24. 기억 디스크로부터 헤드가 판독한 신호를 재생하는 PRML 재생장치에 있어서, 상기 판독신호를 파형등화하는 파형등화회로와; 등화출력을 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대공산 복호하는 최대공산 복호기와; 상기 판독신호에 위상동기한 클록을 발생하는 위상동기 회로를 가지며, 상기 위상동기 회로는 입력되는 전압에 대응한 위상의 클록을 발생하는 전압제어 발지기와; 상기 등화출력과 상기 클록과의 위상차를 전압차로 변환하는 전압차 연산기과; 상기 전압차 연산기의 출력을 평활화하여 상기 전압제어발지기에 출력하기 위한 적분형 필터를 갖는 PRML 재생장치.
  25. 기억 디스크로부터 헤드가 판독한 신호를 재생하는 PRML 재생장치에 있어서, 상기 판독신호를 파형등화하는 파형등화회로와; 등화출력을 상하 슬라이스 레벨을 비교하여 판정치를 얻은 후, 상기 판정치를 최대공산 복호하는 최대공산 복호기; 상기 판독신호에 위상동기한 클록을 발생하는 위상동기 회로를 가지며, 상기 위상동기 회로는 상기 등화출력의 3치 판정을 하는 3치 판정기와; 상기 판독신호의 갭 패턴중의 등화출력으로부터 상기 3치 판정치가 0일때의 오프셋 오차를 검출하여 보존하는 오차검출기와; 상기 판독신호의 데이터 패턴중의 3치 판정치가 0일 때의 등화출력으로부터 상기 검출오차치를 빼는 감산기와; 상기 감산된 등화출력과 상기 3치 판정치로부터 위상오차치를 산출하는 위상비교기와; 상기 위상오차치에 대응한 위상의 동기 클록을 발생하는 전압제어 발진기를 갖는 PRML 재생장치.
  26. 제25항에 있어서, 상기 오차검출기는 상기 3치 판정치가 0일때에 상기 검출오차치를 상기 감산기에 출력하는 PRML 재생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950005337A 1994-03-18 1995-03-15 Prml 재생장치 KR100186892B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP94-74436 1994-03-18
JP6074435A JP2880402B2 (ja) 1994-03-18 1994-03-18 位相同期回路
JP94-074436 1994-03-18
JP07443694A JP3485348B2 (ja) 1994-03-18 1994-03-18 Ｐｒｍｌ再生回路
JP94-074435 1994-03-18
JP94-112029 1994-04-27
JP6112029A JPH07296525A (ja) 1994-04-27 1994-04-27 位相同期回路
JP14123394A JP3444658B2 (ja) 1994-05-31 1994-05-31 最尤復号器
JP94-141233 1994-05-31
JP06145338A JP3140298B2 (ja) 1994-06-03 1994-06-03 チャージポンプ型ｄ／ａコンバータ
JP94-145338 1994-06-03

Publications (2)

Publication Number Publication Date
KR950027786A true KR950027786A (ko) 1995-10-18
KR100186892B1 KR100186892B1 (ko) 1999-04-15

Family

ID=27524509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005337A KR100186892B1 (ko) 1994-03-18 1995-03-15 Prml 재생장치

Country Status (3)

Country Link
US (4) US6002538A (ko)
KR (1) KR100186892B1 (ko)
DE (1) DE19509876C2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151178A (en) * 1996-03-19 2000-11-21 Texas Instruments Incorporated Error estimation circuit and method using an analog-to-digital converter
JP3142782B2 (ja) * 1996-09-30 2001-03-07 富士通株式会社 磁気抵抗効果型磁気ヘッドのバイアス電流の調整装置とその調整方法及び磁気記憶装置
JPH10312506A (ja) * 1997-05-13 1998-11-24 Fujitsu Ltd ヘッドの出力波形補正方法及び磁気ディスク装置
JP3707711B2 (ja) * 1997-05-20 2005-10-19 松下電器産業株式会社 再生クロック抽出装置
JP3670440B2 (ja) * 1997-05-20 2005-07-13 富士通株式会社 ディスク上の位置検出方法及びディスク装置並びにディスク
US6151179A (en) * 1997-07-11 2000-11-21 International Business Machines Corporation Signal processing circuit with feedback extracted from a sampled analog error signal
US6005729A (en) * 1997-07-11 1999-12-21 International Business Machines Corporation Analog signal processing circuit with integrated gain and timing error signal processing
US6115198A (en) * 1997-10-29 2000-09-05 Cirrus Logic, Inc. PR4 sampled amplitude read channel for detecting user data and embedded servo data
US6137852A (en) * 1997-12-23 2000-10-24 Motorola, Inc Phase detector circuit and method of phase detecting
US6631103B1 (en) * 1998-04-09 2003-10-07 Texas Instruments Incorporated Jitter feedback slicer
FI981515A (fi) * 1998-07-01 2000-01-02 Nokia Multimedia Network Terminals Oy Menetelmä ja laite digitaalivastaanottimen signaalitason säätämiseksi
US6005363A (en) * 1998-11-06 1999-12-21 Texas Instruments Incorporated Method and apparatus for position error signal (PES) measurement in a disk drive servo system
US6892339B1 (en) * 1999-09-20 2005-05-10 Freescale Semiconductor, Inc. Discrete multi-tone (DMT) system and method that communicates a data pump data stream between a general purpose CPU and a DSP via a buffering scheme
DE19961440A1 (de) * 1999-12-20 2001-06-21 Thomson Brandt Gmbh Gerät zum Lesen und/oder Schreiben optischer Aufzeichnungsträger
US6581181B1 (en) * 2000-03-29 2003-06-17 Oak Technology, Inc. Dominant error correction circuitry for a Viterbi detector
JP3584967B2 (ja) * 2000-08-04 2004-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション データの再生装置及び再生方法
JP2003031672A (ja) * 2001-07-19 2003-01-31 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7453388B1 (en) * 2002-07-17 2008-11-18 Silicon Laboratories Inc. Slice voltage compensation
US7688887B2 (en) * 2003-09-02 2010-03-30 Gennum Corporation Precision adaptive equalizer
JP2005353119A (ja) * 2004-06-08 2005-12-22 Fujitsu Ltd 磁気ヘッド試験機の位置決め精度評価方法
US7774584B2 (en) * 2005-03-30 2010-08-10 Freescale Semiconductor, Inc. Discrete multi-tone (DMT) system and method that communicates a data pump data stream between a general purpose CPU and a DSP via a buffering scheme
US7577193B2 (en) * 2005-06-28 2009-08-18 Intel Corporation Adaptive equalizer
US7848042B1 (en) * 2007-02-15 2010-12-07 Link—A—Media Devices Corporation Decoupling magneto-resistive asymmetry and offset loops
US7864467B2 (en) * 2008-02-06 2011-01-04 International Business Machines Corporation Gain control for data-dependent detection in magnetic storage read channels
JP6361428B2 (ja) * 2014-09-30 2018-07-25 株式会社リコー 電圧レベル検出装置及び方法、モータ駆動制御装置、及びモータ装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272729A (en) * 1979-05-10 1981-06-09 Harris Corporation Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
JPS59132406A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 自動利得制御回路
US4644564A (en) * 1983-08-05 1987-02-17 International Business Machines Corporation Decoding the output signal of a partial-response class-IV communication or recording device channel
JPS60124005A (ja) * 1983-12-07 1985-07-02 Hitachi Ltd 磁気抵抗効果型ヘツド再生回路
JPS61102831A (ja) * 1984-10-26 1986-05-21 Hitachi Ltd 波形等化システムの引込み制御方式
JPS62101128A (ja) * 1985-10-29 1987-05-11 Fujitsu Ltd ビタビ復号器の試験方法
US4707681A (en) * 1986-04-24 1987-11-17 International Business Machines Corporation Method and apparatus for implementing optimum PRML codes
JPS63201954A (ja) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp デイスク装置のアドレスマ−ク検出回路
JPS63304407A (ja) * 1987-06-04 1988-12-12 Nec Corp デ−タ復調回路
JPS63304409A (ja) * 1987-06-04 1988-12-12 Nec Corp デ−タ復調回路
US4786890A (en) * 1987-07-28 1988-11-22 International Business Machines Corporation Method and apparatus for implementing a PRML code
JPS6478523A (en) * 1987-09-19 1989-03-24 Nec Corp Charge pump circuit for pll frequency synthesizer
JPH01143082A (ja) * 1987-11-30 1989-06-05 Nec Corp 磁気デイスク装置のアドレスマーク検出回路
US4888775A (en) * 1988-03-18 1989-12-19 International Business Machines Corporation Trellis codes for partial response channels
JPH01276919A (ja) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd スライス回路
JPH01293718A (ja) * 1988-05-20 1989-11-27 Hitachi Ltd 位相同期回路
JPH022216A (ja) * 1988-06-14 1990-01-08 Fujitsu Ltd チャージポンプ回路
US4970609A (en) * 1988-10-17 1990-11-13 International Business Machines Corporation Clocking method and apparatus for use with partial response coded binary data
DE3852395T2 (de) * 1988-10-17 1995-05-24 Ibm Adaptiver Entzerrer für Aufzeichnungssysteme unter Verwendung von Partial-Response-Signalisierung.
US4945538A (en) * 1988-11-14 1990-07-31 International Business Machines Corporation Method and apparatus for processing sample values in a coded signal processing channel
JP2768708B2 (ja) * 1988-12-17 1998-06-25 株式会社日立製作所 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法
JP2720501B2 (ja) * 1989-02-23 1998-03-04 日本電気株式会社 磁気ディスク装置
WO1991004536A1 (en) * 1989-09-20 1991-04-04 Dolphin Server Technology A/S Instruction cache architecture for parallel issuing of multiple instructions
US5105316A (en) * 1989-11-20 1992-04-14 Seagate Technology, Inc. Qualification for pulse detecting in a magnetic media data storage system
JP2859369B2 (ja) * 1990-04-19 1999-02-17 株式会社日立製作所 位相同期用半導体集積回路
JPH046914A (ja) * 1990-04-24 1992-01-10 Matsushita Electric Ind Co Ltd Ｐｌｌ装置
JPH0453069A (ja) * 1990-06-20 1992-02-20 Tokico Ltd 情報記録媒体、情報記録装置およびその制御方法
JPH04162263A (ja) * 1990-10-26 1992-06-05 Canon Inc 情報再生装置
JP2668452B2 (ja) * 1990-11-26 1997-10-27 富士通株式会社 最尤復号制御方式
JP2668451B2 (ja) * 1990-11-26 1997-10-27 富士通株式会社 最尤復号制御方式
JPH04192161A (ja) * 1990-11-27 1992-07-10 Sony Corp ディスクの信号再生方式
US5367411A (en) * 1991-08-02 1994-11-22 Hitachi, Ltd. Magnetic recording and reproducing apparatus with reproducing head of magnetoresistive type having control of magnetic bias level
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
JP2857277B2 (ja) * 1992-03-18 1999-02-17 富士通株式会社 磁気ディスク装置の回路パラメータ制御装置
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
JP2574106B2 (ja) * 1992-09-01 1997-01-22 富士通株式会社 磁気ディスク装置のクロック再生回路
JP3355690B2 (ja) * 1993-03-31 2002-12-09 ソニー株式会社 クロック再生装置
US5442492A (en) * 1993-06-29 1995-08-15 International Business Machines Corporation Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection
US5459679A (en) * 1994-07-18 1995-10-17 Quantum Corporation Real-time DC offset control and associated method

Also Published As

Publication number Publication date
US5825570A (en) 1998-10-20
US5841602A (en) 1998-11-24
KR100186892B1 (ko) 1999-04-15
DE19509876C2 (de) 1999-01-07
DE19509876A1 (de) 1995-09-21
US6002538A (en) 1999-12-14
US5847891A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
KR950027786A (ko) Prml 재생장치
US5870591A (en) A/D with digital PLL
US5790613A (en) Cycle slip detector and phase locked loop circuit and digital signal reproducing apparatus using the same
KR100307017B1 (ko) 판정 궤환 이퀄라이저의 궤환 루프 제어부를 갖는 신호처리기
US5442492A (en) Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection
KR960035582A (ko) 비대칭 신호검출기 및 이를 사용한 신호재생장치
KR100334436B1 (ko) 광디스크 시스템의 데이터 재생장치
JP3450922B2 (ja) ディジタル信号再生装置
TWI238385B (en) Apparatus for reproducing data from optical storage medium using multiple detector
JP3753951B2 (ja) データ再生装置における欠陥検出装置及びそのデータ再生装置
US6781938B2 (en) Expected value generation unit and a data reproduction apparatus
JPH06162668A (ja) 情報記録方式
US6094408A (en) Adaptive and selective cancellation of inter-symbol interference of a read channel in storage technologies
US7821888B2 (en) Optical disk reproducing apparatus with a disk identifying function
JP3687425B2 (ja) ディジタル信号再生装置
US7525887B2 (en) Playback signal processing apparatus and optical disc device
JP2000243041A (ja) データ再生システムにおけるクロック調整装置
KR940012363A (ko) 디지탈신호 재생장치 및 그것에 사용하는 집적회로와 디지탈신호 재생방법
JP2004326881A (ja) ディスク記憶装置及びシンクマーク検出方法
JP3966342B2 (ja) ディジタル信号再生装置
JP4603469B2 (ja) 位相誤差検出回路、位相同期ループ回路および情報再生装置
JPH06267200A (ja) 磁気記録信号処理装置
JP2880402B2 (ja) 位相同期回路
JPH0883403A (ja) データ記録再生装置及びそのデータ再生方法
JP3178157B2 (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee