JP2574106B2 - 磁気ディスク装置のクロック再生回路 - Google Patents
磁気ディスク装置のクロック再生回路Info
- Publication number
- JP2574106B2 JP2574106B2 JP4233686A JP23368692A JP2574106B2 JP 2574106 B2 JP2574106 B2 JP 2574106B2 JP 4233686 A JP4233686 A JP 4233686A JP 23368692 A JP23368692 A JP 23368692A JP 2574106 B2 JP2574106 B2 JP 2574106B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- circuit
- data
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 25
- 238000005070 sampling Methods 0.000 claims description 47
- 238000001514 detection method Methods 0.000 claims description 19
- 230000003111 delayed effect Effects 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 9
- 238000009499 grossing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は磁気ディスク装置のクロ
ック再生回路に関し、特に、ゾーンビット記録方式を採
用した磁気ディスク装置において、クロック信号の擬似
引き込みを防止することができる磁気ディスク装置のク
ロック再生回路に関する。近年、磁気ディスク装置は装
置の小型化、大容量化を達成するために記録密度が高く
なり、再生信号の符号間干渉が大きくなっている。この
ため、最近では、符号間干渉を利用したパーシャルレス
ポンス方式の磁気ディスクが実用化されている。このパ
ーシャルレスポンス方式の磁気ディスク装置では、再生
波形の信号点（アイパターンの目が最も開く時刻）から
判定点（サンプリング点）がずれると、急速に誤り率が
悪くなる。従って、信号点と判定点とのタイミング誤差
を小さくするために、サンプリングした読み出し信号か
ら直接クロックを再生する方法がとられおり、この磁気
ディスク装置のクロック再生回路のクロック信号の引き
込みの信頼性を向上させることが望まれている。
ック再生回路に関し、特に、ゾーンビット記録方式を採
用した磁気ディスク装置において、クロック信号の擬似
引き込みを防止することができる磁気ディスク装置のク
ロック再生回路に関する。近年、磁気ディスク装置は装
置の小型化、大容量化を達成するために記録密度が高く
なり、再生信号の符号間干渉が大きくなっている。この
ため、最近では、符号間干渉を利用したパーシャルレス
ポンス方式の磁気ディスクが実用化されている。このパ
ーシャルレスポンス方式の磁気ディスク装置では、再生
波形の信号点（アイパターンの目が最も開く時刻）から
判定点（サンプリング点）がずれると、急速に誤り率が
悪くなる。従って、信号点と判定点とのタイミング誤差
を小さくするために、サンプリングした読み出し信号か
ら直接クロックを再生する方法がとられおり、この磁気
ディスク装置のクロック再生回路のクロック信号の引き
込みの信頼性を向上させることが望まれている。
【０００２】
【従来の技術】図６は従来の磁気ディスク装置のクロッ
ク再生回路６０の構成を示すものである。データが記録
された磁気ディスクＤからヘッドＨにより読み出された
再生信号は、アンプＡＰによって増幅され、パーシャル
等化回路ＰＥによってパーシャル等化され、等化再生信
号ＥＱとなってサンプルホルダ６１に入力される。
ク再生回路６０の構成を示すものである。データが記録
された磁気ディスクＤからヘッドＨにより読み出された
再生信号は、アンプＡＰによって増幅され、パーシャル
等化回路ＰＥによってパーシャル等化され、等化再生信
号ＥＱとなってサンプルホルダ６１に入力される。
【０００３】サンプルホルダ６１では、パーシャル等化
された再生信号ＥＱからサンプリング信号Ｙn が作られ
る。このサンプリング信号Ｙn は、パーシャルレスポン
ス用位相比較回路９０とデータ再生部７０に入力され
る。パーシャルレスポンス用位相比較回路９０には、３
値判定回路６２、サンプルホルダ６３、フリップフロッ
プ６４、掛け算器６５，６６、および引き算器６７があ
り、前述のサンプリング信号Ｙn は、サンプリング信号
Ｙn の遅延手段であるサンプルホルダ６３と、３値判定
回路６２に入力される。
された再生信号ＥＱからサンプリング信号Ｙn が作られ
る。このサンプリング信号Ｙn は、パーシャルレスポン
ス用位相比較回路９０とデータ再生部７０に入力され
る。パーシャルレスポンス用位相比較回路９０には、３
値判定回路６２、サンプルホルダ６３、フリップフロッ
プ６４、掛け算器６５，６６、および引き算器６７があ
り、前述のサンプリング信号Ｙn は、サンプリング信号
Ｙn の遅延手段であるサンプルホルダ６３と、３値判定
回路６２に入力される。
【０００４】３値判定回路６２ではサンプリング信号Ｙ
n の＋１, ０, −１の３値が判定され、判定信号Ｘn が
作られ、これが第１の掛け算器６５と、判定信号Ｘn の
遅延手段であるフリップフロップ６４に入力される。そ
して、サンプルホルダ６３では、入力されたサンプリン
グ信号Ｙn がクロック信号が入力されるまで保持されて
１シンボル遅れた遅延サンプリング信号Ｙn-1 が作ら
れ、フリップフロップ６４では、判定信号Ｘn がクロッ
ク信号が入力されるまで保持されて１シンボル遅れた遅
延判定信号Ｘn-1 が作られる。
n の＋１, ０, −１の３値が判定され、判定信号Ｘn が
作られ、これが第１の掛け算器６５と、判定信号Ｘn の
遅延手段であるフリップフロップ６４に入力される。そ
して、サンプルホルダ６３では、入力されたサンプリン
グ信号Ｙn がクロック信号が入力されるまで保持されて
１シンボル遅れた遅延サンプリング信号Ｙn-1 が作ら
れ、フリップフロップ６４では、判定信号Ｘn がクロッ
ク信号が入力されるまで保持されて１シンボル遅れた遅
延判定信号Ｘn-1 が作られる。
【０００５】遅延サンプリング信号Ｙn-1 と判定信号Ｘ
n とは第１の掛け算器６５に入力され、ここで両者の積
が演算される。また、サンプリング信号Ｙn と遅延判定
信号Ｘn-1 とは第２の掛け算器６６に入力され、ここで
両者の積が演算される。第１と第２の掛け算器６５, ６
６から得られた積は引き算器６７に入力され、ここで両
者の差分が演算された後にその差分が積算されてクロッ
クと再生波形の信号点との位相誤差Ｚn が検出される。
この位相誤差Ｚn は以下の式で表され、これについては
論文「Timing recovery in digital synchronous recei
vers」(IEEE TRANSACTION COMMUNICATIONS, VOL. COM-2
4, No. 5, May 19, P516-P531)に記載がある。
n とは第１の掛け算器６５に入力され、ここで両者の積
が演算される。また、サンプリング信号Ｙn と遅延判定
信号Ｘn-1 とは第２の掛け算器６６に入力され、ここで
両者の積が演算される。第１と第２の掛け算器６５, ６
６から得られた積は引き算器６７に入力され、ここで両
者の差分が演算された後にその差分が積算されてクロッ
クと再生波形の信号点との位相誤差Ｚn が検出される。
この位相誤差Ｚn は以下の式で表され、これについては
論文「Timing recovery in digital synchronous recei
vers」(IEEE TRANSACTION COMMUNICATIONS, VOL. COM-2
4, No. 5, May 19, P516-P531)に記載がある。
【０００６】 Ｚn ＝−（Ｙn-1 ×Ｘn ）＋（Ｙn ×Ｘn-1) … この位相誤差Ｚn はループフィルタ６８において平滑化
され、平滑後の位相誤差Ｚn により電圧制御発振器６９
の発振周波数が制御されてクロック出力が得られる。得
られたクロック信号はサンプルホルダ６１, ６３、フリ
ップフロップ６４、およびデータ再生部７０にフィード
バックされる。サンプルホルダ６１，６３におけるサン
プリング、およびフリップフロップ６４におけるデータ
のリセットがこのクロック信号により行われる。また、
このクロック信号はサンプリング信号Ｙn からデータを
再生するデータ再生部（例えば、最尤検出によりデータ
を再生するデータ再生部）７０に入力され、データの再
生に使用される。
され、平滑後の位相誤差Ｚn により電圧制御発振器６９
の発振周波数が制御されてクロック出力が得られる。得
られたクロック信号はサンプルホルダ６１, ６３、フリ
ップフロップ６４、およびデータ再生部７０にフィード
バックされる。サンプルホルダ６１，６３におけるサン
プリング、およびフリップフロップ６４におけるデータ
のリセットがこのクロック信号により行われる。また、
このクロック信号はサンプリング信号Ｙn からデータを
再生するデータ再生部（例えば、最尤検出によりデータ
を再生するデータ再生部）７０に入力され、データの再
生に使用される。
【０００７】このクロックの引き込みを速くするため、
従来はデータのプリアンブル部に、 ＋１, ＋１, −１, −１, ＋１, ＋１, −１, −
１....... の繰り返しパターンをトレーニング信号として書き込
み、プリアンブル部からクロック信号を再生するアクジ
ッション時に、クロックを再生していた。また、ディス
ク上のデータの記録密度を増大させるために、ゾーンビ
ット方式でデータをディスクＤ上に記録していた。
従来はデータのプリアンブル部に、 ＋１, ＋１, −１, −１, ＋１, ＋１, −１, −
１....... の繰り返しパターンをトレーニング信号として書き込
み、プリアンブル部からクロック信号を再生するアクジ
ッション時に、クロックを再生していた。また、ディス
ク上のデータの記録密度を増大させるために、ゾーンビ
ット方式でデータをディスクＤ上に記録していた。
【０００８】図７(a) は従来のゾーンビット記録方式の
磁気ディスク装置におけるディスクＤの内周部の記録ト
ラックＴinと外周部の記録トラックＴout の記録ユニッ
トＵの分布状態を示すものである。ゾーンビット記録方
式では、この図７(a) に示すように、内周部の記録トラ
ックＴinから外周部の記録トラックＴout まで、磁気記
録の面密度が一定になっており、外周部の記録トラック
Ｔout に最も多くの記録ユニットＵがある。図７(b) は
(a) に示された各記録ユニットＵの記録データのフォー
マットを示すものであり、各記録ユニットＵには、トレ
ーニング信号の書かれたプリアンブル部と、データが記
録されるデータ部とがある。
磁気ディスク装置におけるディスクＤの内周部の記録ト
ラックＴinと外周部の記録トラックＴout の記録ユニッ
トＵの分布状態を示すものである。ゾーンビット記録方
式では、この図７(a) に示すように、内周部の記録トラ
ックＴinから外周部の記録トラックＴout まで、磁気記
録の面密度が一定になっており、外周部の記録トラック
Ｔout に最も多くの記録ユニットＵがある。図７(b) は
(a) に示された各記録ユニットＵの記録データのフォー
マットを示すものであり、各記録ユニットＵには、トレ
ーニング信号の書かれたプリアンブル部と、データが記
録されるデータ部とがある。
【０００９】図８(a) は図７(b) のプリアンブル部に書
かれたトレーニング信号の外周トラックＴout における
読み出し波形を示す波形図であり、図８(b) は図７(b)
のプリアンブル部に書かれたトレーニング信号の内周ト
ラックＴinにおける読み出し波形を示す波形図である。
例えば、図７(a) において、外周トラックＴout にある
記録ユニットＵの数が、内周トラックＴinにある記録ユ
ニットＵの数の２倍であった場合について考えてみる
と、トレーニング信号の外周トラックＴout における読
み出し波形の周波数は、内周トラックＴinにおける読み
出し波形の周波数の２倍になる。
かれたトレーニング信号の外周トラックＴout における
読み出し波形を示す波形図であり、図８(b) は図７(b)
のプリアンブル部に書かれたトレーニング信号の内周ト
ラックＴinにおける読み出し波形を示す波形図である。
例えば、図７(a) において、外周トラックＴout にある
記録ユニットＵの数が、内周トラックＴinにある記録ユ
ニットＵの数の２倍であった場合について考えてみる
と、トレーニング信号の外周トラックＴout における読
み出し波形の周波数は、内周トラックＴinにおける読み
出し波形の周波数の２倍になる。
【００１０】そして、図８(a), (b)において、●で示す
点が正常なクロック引き込みの信号点であるとし、□で
示す点が擬似的なクロック引き込みの信号点であるとす
ると、図８(c) に示すように、外周トラックＴout にお
ける正常なクロック引き込みの周波数が４ｆになり、そ
の擬似クロック引き込み周波数は２ｆになり、内周トラ
ックＴinにおける正常なクロック引き込みの周波数が２
ｆになり、その擬似クロック引き込み周波数がｆにな
る。
点が正常なクロック引き込みの信号点であるとし、□で
示す点が擬似的なクロック引き込みの信号点であるとす
ると、図８(c) に示すように、外周トラックＴout にお
ける正常なクロック引き込みの周波数が４ｆになり、そ
の擬似クロック引き込み周波数は２ｆになり、内周トラ
ックＴinにおける正常なクロック引き込みの周波数が２
ｆになり、その擬似クロック引き込み周波数がｆにな
る。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
ゾーンビット記録方式の磁気ディスク装置のクロック再
生回路では、図８(c) に示したように、外周トラックＴ
out における擬似クロック引き込み周波数２ｆと、内周
トラックＴinにおける正常なクロック引き込みの周波数
２ｆとが一致するので、外周トラックＴout のプリアン
ブル部からの信号によってクロックを再生するアクジッ
ション時に、周波数２ｆの点で擬似引き込みが発生し、
正常なクロック再生が行われなくなるという問題点があ
った。
ゾーンビット記録方式の磁気ディスク装置のクロック再
生回路では、図８(c) に示したように、外周トラックＴ
out における擬似クロック引き込み周波数２ｆと、内周
トラックＴinにおける正常なクロック引き込みの周波数
２ｆとが一致するので、外周トラックＴout のプリアン
ブル部からの信号によってクロックを再生するアクジッ
ション時に、周波数２ｆの点で擬似引き込みが発生し、
正常なクロック再生が行われなくなるという問題点があ
った。
【００１２】この擬似引き込みの原因は、従来の位相誤
差Ｚn を検出している前述の式においては、サンプリ
ングした再生信号Ｙn,Ｙn-1 が共に０レベルであって
も、位相誤差Ｚn がなくなったように見えるからであ
る。そこで、本発明者は、ゾーンビット記録方式の磁気
ディスク装置においてデータのプリアンブル部に記録さ
れたトレーニング信号の再生波形が正弦波であることに
着目し、このトレーニング信号の再生波形からはサンプ
リングを行わずにクロック信号がアナログ波形の連続信
号として抽出できることを見出して本発明をなすに到っ
たのである。
差Ｚn を検出している前述の式においては、サンプリ
ングした再生信号Ｙn,Ｙn-1 が共に０レベルであって
も、位相誤差Ｚn がなくなったように見えるからであ
る。そこで、本発明者は、ゾーンビット記録方式の磁気
ディスク装置においてデータのプリアンブル部に記録さ
れたトレーニング信号の再生波形が正弦波であることに
着目し、このトレーニング信号の再生波形からはサンプ
リングを行わずにクロック信号がアナログ波形の連続信
号として抽出できることを見出して本発明をなすに到っ
たのである。
【００１３】従って、本発明の目的は、前記従来の磁気
ディスク装置のクロック再生回路における課題を解消
し、データのプリアンブル部から読み出したトレーニン
グ信号からクロック成分を抽出し、このクロック成分に
よって先にループフィルタと電圧制御発振器からなるＰ
ＬＬ（フェーズ・ロック・ループ）系を正規引き込みの
周波数に同期させた後に、サンプリングした再生信号Ｙ
n によるクロックの引き込みにループを切り換えること
によって、擬似引き込みが発生せず、正確なクロック再
生を行うことができる磁気ディスク装置のクロック再生
回路を提供することにある。
ディスク装置のクロック再生回路における課題を解消
し、データのプリアンブル部から読み出したトレーニン
グ信号からクロック成分を抽出し、このクロック成分に
よって先にループフィルタと電圧制御発振器からなるＰ
ＬＬ（フェーズ・ロック・ループ）系を正規引き込みの
周波数に同期させた後に、サンプリングした再生信号Ｙ
n によるクロックの引き込みにループを切り換えること
によって、擬似引き込みが発生せず、正確なクロック再
生を行うことができる磁気ディスク装置のクロック再生
回路を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成する本発
明の磁気ディスク装置の構成が図１に示される。この図
に示すように本発明は、ゾーンビット記録方式でデータ
が記録され、データのプリアンブル部にトレーニング信
号が記録された磁気ディスクから読み出された再生信号
をパーシャル等化後にサンプリングし、このサンプリン
グ再生信号からデータおよびクロックを再生する磁気デ
ィスク装置のクロック再生回路であって、再生信号から
サンプリング信号Ｙn を作るサンプルホルダ１と、前記
サンプリング信号Ｙn の＋１, ０, −１の３値を判定し
て、判定信号Ｘn を作る３値判定回路２と、前記サンプ
リング信号Ｙn から１シンボル遅れた遅延サンプリング
信号Ｙn-1 を作る第１の遅延手段３と、前記判定信号Ｘ
n から１シンボル遅れた遅延判定信号Ｘn-1 を作る第２
の遅延手段４と、前記遅延サンプリング信号Ｙn-1と前
記判定信号Ｘn との積を演算する第１の掛け算器５と、
前記サンプリング信号Ｙn と前記遅延判定信号Ｘn-1 と
の積を演算する第２の掛け算器６、および前記第１と第
２の掛け算器５, ６から得られた積の差分を演算してク
ロックと再生波形の信号点との位相誤差Ｚn を検出する
引き算器７とを備えたパーシャルレスポンス用位相比較
器１０と、検出された位相誤差Ｚn を平滑化するループ
フィルタ８と、平滑後の位相誤差Ｚn で発振周波数が制
御される電圧制御発振器９と、この電圧制御発振器９の
信号出力を分周する分周器１１と、前記パーシャル等化
後のトレーニング信号からクロック成分を抽出するクロ
ック抽出回路１２と、前記分周器１１の出力信号と、ク
ロック抽出回路１２の出力信号とを位相比較して位相誤
差を求める位相比較器１３と、前記パーシャルレスポン
ス用位相比較器１０と前記位相比較器１３、および前記
ループフィルタ８の間に設けられ、データのプリアンブ
ル部の再生時には、前記位相比較器１３を前記ループフ
ィルタ８に接続し、データ部の再生時には、前記パーシ
ャルレスポンス用位相比較器１０を前記ループフィルタ
８に接続する切換スイッチ１４とを備えることを特徴と
している。
明の磁気ディスク装置の構成が図１に示される。この図
に示すように本発明は、ゾーンビット記録方式でデータ
が記録され、データのプリアンブル部にトレーニング信
号が記録された磁気ディスクから読み出された再生信号
をパーシャル等化後にサンプリングし、このサンプリン
グ再生信号からデータおよびクロックを再生する磁気デ
ィスク装置のクロック再生回路であって、再生信号から
サンプリング信号Ｙn を作るサンプルホルダ１と、前記
サンプリング信号Ｙn の＋１, ０, −１の３値を判定し
て、判定信号Ｘn を作る３値判定回路２と、前記サンプ
リング信号Ｙn から１シンボル遅れた遅延サンプリング
信号Ｙn-1 を作る第１の遅延手段３と、前記判定信号Ｘ
n から１シンボル遅れた遅延判定信号Ｘn-1 を作る第２
の遅延手段４と、前記遅延サンプリング信号Ｙn-1と前
記判定信号Ｘn との積を演算する第１の掛け算器５と、
前記サンプリング信号Ｙn と前記遅延判定信号Ｘn-1 と
の積を演算する第２の掛け算器６、および前記第１と第
２の掛け算器５, ６から得られた積の差分を演算してク
ロックと再生波形の信号点との位相誤差Ｚn を検出する
引き算器７とを備えたパーシャルレスポンス用位相比較
器１０と、検出された位相誤差Ｚn を平滑化するループ
フィルタ８と、平滑後の位相誤差Ｚn で発振周波数が制
御される電圧制御発振器９と、この電圧制御発振器９の
信号出力を分周する分周器１１と、前記パーシャル等化
後のトレーニング信号からクロック成分を抽出するクロ
ック抽出回路１２と、前記分周器１１の出力信号と、ク
ロック抽出回路１２の出力信号とを位相比較して位相誤
差を求める位相比較器１３と、前記パーシャルレスポン
ス用位相比較器１０と前記位相比較器１３、および前記
ループフィルタ８の間に設けられ、データのプリアンブ
ル部の再生時には、前記位相比較器１３を前記ループフ
ィルタ８に接続し、データ部の再生時には、前記パーシ
ャルレスポンス用位相比較器１０を前記ループフィルタ
８に接続する切換スイッチ１４とを備えることを特徴と
している。
【００１５】
【作用】本発明の磁気ディスク装置のクロック再生回路
によれば、パーシャル等化後がクロック周波数の１／４
倍の正弦波になるディスクのデータのプリアンブル部か
ら再生されたトレーニング信号からクロック成分が抽出
され、これが電圧制御発振器の出力信号を分周したクロ
ックと位相比較され、両者の位相誤差が求められる。そ
して、データのプリアンブル部の再生中はこの位相誤差
がループフィルタで平滑されて電圧制御発振器の発振周
波数が制御され、正規のクロック周波数に同期される。
この周波数はサンプリング信号による擬似引き込み周波
数から離れているので、データのプリアンブル部の再生
後にクロック再生系をパーシャルレスポンス用位相比較
側に切り換えても、正規引き込みを続行して行うことが
できる。この結果、擬似引き込みによってクロックが再
生される恐れがなくなる。
によれば、パーシャル等化後がクロック周波数の１／４
倍の正弦波になるディスクのデータのプリアンブル部か
ら再生されたトレーニング信号からクロック成分が抽出
され、これが電圧制御発振器の出力信号を分周したクロ
ックと位相比較され、両者の位相誤差が求められる。そ
して、データのプリアンブル部の再生中はこの位相誤差
がループフィルタで平滑されて電圧制御発振器の発振周
波数が制御され、正規のクロック周波数に同期される。
この周波数はサンプリング信号による擬似引き込み周波
数から離れているので、データのプリアンブル部の再生
後にクロック再生系をパーシャルレスポンス用位相比較
側に切り換えても、正規引き込みを続行して行うことが
できる。この結果、擬似引き込みによってクロックが再
生される恐れがなくなる。
【００１６】
【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。図２(a) はゾーンビット記録方式を採用し
た磁気ディスク装置における本発明の第１の実施例のク
ロック再生回路２０の構成を示すブロック回路図であ
り、図６で説明した従来の磁気ディスク装置のクロック
再生回路６０のパーシャル等化回路ＰＥ以降の構成が示
されている。なお、データ再生部７０は、この実施例に
は示されていない。そして、図６で説明した従来の磁気
ディスク装置のクロック再生回路６０と同じ構成部材に
は同じ符号が付されている。
に説明する。図２(a) はゾーンビット記録方式を採用し
た磁気ディスク装置における本発明の第１の実施例のク
ロック再生回路２０の構成を示すブロック回路図であ
り、図６で説明した従来の磁気ディスク装置のクロック
再生回路６０のパーシャル等化回路ＰＥ以降の構成が示
されている。なお、データ再生部７０は、この実施例に
は示されていない。そして、図６で説明した従来の磁気
ディスク装置のクロック再生回路６０と同じ構成部材に
は同じ符号が付されている。
【００１７】この第１の実施例においても、図示しない
パーシャル等化回路ＰＥによってパーシャル等化された
等化再生信号ＥＱはサンプルホルダ６１に入力され、こ
こでサンプリング信号Ｙn が作られる。パーシャル等化
回路ＰＥによってパーシャル等化されたトレーニング信
号の等化再生信号ＥＱは、図２(b) ，(c) に示すよう
に、クロックＣＬＫの周波数の１／４倍の正弦波であ
る。そして、サンプルホルダ６１で作られたサンプリン
グ信号Ｙn は、矩形波である。
パーシャル等化回路ＰＥによってパーシャル等化された
等化再生信号ＥＱはサンプルホルダ６１に入力され、こ
こでサンプリング信号Ｙn が作られる。パーシャル等化
回路ＰＥによってパーシャル等化されたトレーニング信
号の等化再生信号ＥＱは、図２(b) ，(c) に示すよう
に、クロックＣＬＫの周波数の１／４倍の正弦波であ
る。そして、サンプルホルダ６１で作られたサンプリン
グ信号Ｙn は、矩形波である。
【００１８】サンプリング信号Ｙn は図６に示したよう
な、サンプルホルダ６３，フリップフロップ６４，掛け
算器６５，６６，および引き算器６７を備えたパーシャ
ルレスポンス用位相比較器９０に入力される。そして、
サンプリング信号Ｙn はこの内部で従来例同様に＋１,
０, −１の３値が判定されて判定信号Ｘn が作られ、サ
ンプルホルダ６３とフリップフロップ６４においてサン
プリング信号Ｙn から１シンボル遅れた遅延サンプリン
グ信号Ｙn-1 、判定信号Ｘn から１シンボル遅れた遅延
判定信号Ｘn-1 が作られる。この後、遅延サンプリング
信号Ｙn-1 と判定信号Ｘn の積、およびサンプリング信
号Ｙn と遅延判定信号Ｘn-1 の積が掛け算器６５，６６
で演算され、得られた積は引き算器６７に入力されて従
来例同様にクロックと再生波形の信号点との位相誤差Ｚ
n が検出される。
な、サンプルホルダ６３，フリップフロップ６４，掛け
算器６５，６６，および引き算器６７を備えたパーシャ
ルレスポンス用位相比較器９０に入力される。そして、
サンプリング信号Ｙn はこの内部で従来例同様に＋１,
０, −１の３値が判定されて判定信号Ｘn が作られ、サ
ンプルホルダ６３とフリップフロップ６４においてサン
プリング信号Ｙn から１シンボル遅れた遅延サンプリン
グ信号Ｙn-1 、判定信号Ｘn から１シンボル遅れた遅延
判定信号Ｘn-1 が作られる。この後、遅延サンプリング
信号Ｙn-1 と判定信号Ｘn の積、およびサンプリング信
号Ｙn と遅延判定信号Ｘn-1 の積が掛け算器６５，６６
で演算され、得られた積は引き算器６７に入力されて従
来例同様にクロックと再生波形の信号点との位相誤差Ｚ
n が検出される。
【００１９】一方、図示しないパーシャル等化回路ＰＥ
によってパーシャル等化された等化再生信号ＥＱは、サ
ンプルホルダ６１と並列に設けられたクロック抽出回路
であるゼロクロス検出回路２１にも入力される。ゼロク
ロス検出回路２１では、図２(b) に示すように、トレー
ニング信号が０レベルを交差するタイミングが抽出され
て符号Ｂで示す矩形波が作られ、これが位相比較器２２
に入力される。
によってパーシャル等化された等化再生信号ＥＱは、サ
ンプルホルダ６１と並列に設けられたクロック抽出回路
であるゼロクロス検出回路２１にも入力される。ゼロク
ロス検出回路２１では、図２(b) に示すように、トレー
ニング信号が０レベルを交差するタイミングが抽出され
て符号Ｂで示す矩形波が作られ、これが位相比較器２２
に入力される。
【００２０】前述のように、トレーニング信号の等化再
生信号ＥＱは、クロックＣＬＫの周波数の１／４倍の正
弦波であるので、この実施例では、後述する電圧制御発
振器６９からのクロック出力ＣＬＫが１／４分周する分
周器２３によって１／４分周され、これが位相比較器２
２に入力される。位相比較器２２では、トレーニング信
号の０レベルを交差するタイミングを抽出して生成され
たクロックと、電圧制御発振器６９の出力信号が１／４
分周されて得られたクロックとの位相比較が行われ、そ
の位相誤差Ｔn が位相比較器２２から出力される。
生信号ＥＱは、クロックＣＬＫの周波数の１／４倍の正
弦波であるので、この実施例では、後述する電圧制御発
振器６９からのクロック出力ＣＬＫが１／４分周する分
周器２３によって１／４分周され、これが位相比較器２
２に入力される。位相比較器２２では、トレーニング信
号の０レベルを交差するタイミングを抽出して生成され
たクロックと、電圧制御発振器６９の出力信号が１／４
分周されて得られたクロックとの位相比較が行われ、そ
の位相誤差Ｔn が位相比較器２２から出力される。
【００２１】パーシャルレスポンス用位相比較器９０か
らの位相誤差Ｚn と位相比較器２２からの位相誤差Ｔn
は、切換スイッチ８０の２つの入力端子にそれぞれ入力
され、何方か一方の出力がループフィルタ６８に入力さ
れるようになっている。この実施例では、切換スイッチ
８０は、データのプリアンブル部の再生時にループフィ
ルタ６８を位相比較器２２に接続し、データ部の再生時
にループフィルタ６８をパーシャルレスポンス用位相比
較器９０に接続するようになっている。
らの位相誤差Ｚn と位相比較器２２からの位相誤差Ｔn
は、切換スイッチ８０の２つの入力端子にそれぞれ入力
され、何方か一方の出力がループフィルタ６８に入力さ
れるようになっている。この実施例では、切換スイッチ
８０は、データのプリアンブル部の再生時にループフィ
ルタ６８を位相比較器２２に接続し、データ部の再生時
にループフィルタ６８をパーシャルレスポンス用位相比
較器９０に接続するようになっている。
【００２２】従って、データのプリアンブル部の再生時
には、トレーニング信号の０レベルを交差するタイミン
グを抽出して生成されたクロックと、電圧制御発振器６
９の出力信号が１／４分周されて得られたクロックとの
位相誤差Ｔn が位相比較器２２から切換スイッチ８０を
介してループフィルタ６８に入力され、電圧制御発振器
６９の発振周波数が正規引き込みの周波数に同期され
る。この時の電圧制御発振器６９の発振周波数は、サン
プリング信号による擬似引き込み周波数から離れてい
る。よって、この後にデータ部の再生時に、切換スイッ
チ８０がパーシャルレスポンス用位相比較器９０側に切
り換わり、クロック生成系がサンプリング信号によるク
ロック引き込みに切り換わっても正規引き込みが行われ
る。
には、トレーニング信号の０レベルを交差するタイミン
グを抽出して生成されたクロックと、電圧制御発振器６
９の出力信号が１／４分周されて得られたクロックとの
位相誤差Ｔn が位相比較器２２から切換スイッチ８０を
介してループフィルタ６８に入力され、電圧制御発振器
６９の発振周波数が正規引き込みの周波数に同期され
る。この時の電圧制御発振器６９の発振周波数は、サン
プリング信号による擬似引き込み周波数から離れてい
る。よって、この後にデータ部の再生時に、切換スイッ
チ８０がパーシャルレスポンス用位相比較器９０側に切
り換わり、クロック生成系がサンプリング信号によるク
ロック引き込みに切り換わっても正規引き込みが行われ
る。
【００２３】図３(a) はゾーンビット記録方式を採用し
た磁気ディスク装置における本発明の第２の実施例のク
ロック再生回路３０の構成を示すブロック回路図であ
り、図２で説明した本発明の第１の実施例の磁気ディス
ク装置のクロック再生回路２０とは、クロック抽出回路
１２の構成が異なるのみである。よって、図２で説明し
た第１の実施例の磁気ディスク装置のクロック再生回路
２０と同じ構成部材には同じ符号を付してその説明を省
略する。
た磁気ディスク装置における本発明の第２の実施例のク
ロック再生回路３０の構成を示すブロック回路図であ
り、図２で説明した本発明の第１の実施例の磁気ディス
ク装置のクロック再生回路２０とは、クロック抽出回路
１２の構成が異なるのみである。よって、図２で説明し
た第１の実施例の磁気ディスク装置のクロック再生回路
２０と同じ構成部材には同じ符号を付してその説明を省
略する。
【００２４】この第２の実施例においては、クロック抽
出回路１２が絶対値回路３１、エンベロープ検出回路３
２、およびコンパレータ３３とから構成されている。そ
して、コンパレータ３３の出力が位相比較器２２に入力
され、位相比較器２２のもう一方の入力には分周器２
３′からの出力が入力されるようになっている。この第
２の実施例においても、図示しないパーシャル等化回路
ＰＥによってパーシャル等化されたトレーニング信号の
等化再生信号ＥＱは、図２(b), (c)に示すように、クロ
ックＣＬＫの周波数の１／４倍の正弦波である。そし
て、サンプルホルダ６１で作られたサンプリング信号Ｙ
n は矩形波である。
出回路１２が絶対値回路３１、エンベロープ検出回路３
２、およびコンパレータ３３とから構成されている。そ
して、コンパレータ３３の出力が位相比較器２２に入力
され、位相比較器２２のもう一方の入力には分周器２
３′からの出力が入力されるようになっている。この第
２の実施例においても、図示しないパーシャル等化回路
ＰＥによってパーシャル等化されたトレーニング信号の
等化再生信号ＥＱは、図２(b), (c)に示すように、クロ
ックＣＬＫの周波数の１／４倍の正弦波である。そし
て、サンプルホルダ６１で作られたサンプリング信号Ｙ
n は矩形波である。
【００２５】パーシャル等化後の等化再生信号ＥＱは、
サンプルホルダ６１と並列に設けられた絶対値回路３１
と、エンベロープ検出回路３２にも入力される。絶対値
回路３１では、図３(b) に示すように、トレーニング信
号の負の部分が反転されて符号Ｃで示す整流波が作ら
れ、これがコンパレータ３３に入力される。エンベロー
プ検出回路３２では、トレーニング信号のパーシャル等
化された等化再生信号ＥＱが正弦波であるので、エンベ
ロープとして±１のレベルが検出され、これがコンパレ
ータ３３に入力される。
サンプルホルダ６１と並列に設けられた絶対値回路３１
と、エンベロープ検出回路３２にも入力される。絶対値
回路３１では、図３(b) に示すように、トレーニング信
号の負の部分が反転されて符号Ｃで示す整流波が作ら
れ、これがコンパレータ３３に入力される。エンベロー
プ検出回路３２では、トレーニング信号のパーシャル等
化された等化再生信号ＥＱが正弦波であるので、エンベ
ロープとして±１のレベルが検出され、これがコンパレ
ータ３３に入力される。
【００２６】コンパレータ３３では、絶対値回路３１か
らの信号が±１のレベルで比較されて図３(b) に符号Ｄ
で示すような矩形波が作られて位相比較器２２に入力さ
れる。前述のように、トレーニング信号の等化再生信号
ＥＱは、クロックＣＬＫの周波数の１／４倍の正弦波で
あるが、絶対値回路３１により整流されるので、整流後
のトレーニング信号の等化再生信号ＥＱから抽出された
クロック信号は、クロックＣＬＫの周波数の１／２倍に
なる。よって、この実施例では、後述する電圧制御発振
器６９からのクロック出力ＣＬＫが１／２分周する分周
器２３′によって１／２分周され、これが位相比較器２
２に入力される。
らの信号が±１のレベルで比較されて図３(b) に符号Ｄ
で示すような矩形波が作られて位相比較器２２に入力さ
れる。前述のように、トレーニング信号の等化再生信号
ＥＱは、クロックＣＬＫの周波数の１／４倍の正弦波で
あるが、絶対値回路３１により整流されるので、整流後
のトレーニング信号の等化再生信号ＥＱから抽出された
クロック信号は、クロックＣＬＫの周波数の１／２倍に
なる。よって、この実施例では、後述する電圧制御発振
器６９からのクロック出力ＣＬＫが１／２分周する分周
器２３′によって１／２分周され、これが位相比較器２
２に入力される。
【００２７】位相比較器２２では、コンパレータ３３か
らの矩形波と、電圧制御発振器６９の出力信号が１／２
分周されて得られたクロックとの位相比較が行われ、そ
の位相誤差Ｕn が位相比較器２２から出力される。パー
シャルレスポンス用位相比較器９０からの位相誤差Ｚn
と位相比較器２２からの位相誤差Ｕn は、切換スイッチ
８０の２つの入力端子にそれぞれ入力され、何方か一方
の出力がループフィルタ６８に入力されるようになって
いる。この実施例では、切換スイッチ８０は、データの
プリアンブル部の再生時にループフィルタ６８を位相比
較器２２に接続し、データ部の再生時にループフィルタ
６８をパーシャルレスポンス用位相比較器９０に接続す
るようになっている。
らの矩形波と、電圧制御発振器６９の出力信号が１／２
分周されて得られたクロックとの位相比較が行われ、そ
の位相誤差Ｕn が位相比較器２２から出力される。パー
シャルレスポンス用位相比較器９０からの位相誤差Ｚn
と位相比較器２２からの位相誤差Ｕn は、切換スイッチ
８０の２つの入力端子にそれぞれ入力され、何方か一方
の出力がループフィルタ６８に入力されるようになって
いる。この実施例では、切換スイッチ８０は、データの
プリアンブル部の再生時にループフィルタ６８を位相比
較器２２に接続し、データ部の再生時にループフィルタ
６８をパーシャルレスポンス用位相比較器９０に接続す
るようになっている。
【００２８】従って、データのプリアンブル部の再生時
には、トレーニング信号のエンベロープと絶対値との比
較により生成されたクロックと、電圧制御発振器６９の
出力信号が１／２分周されたクロックとの位相誤差Ｕn
が位相比較器２２から切換スイッチ８０を介してループ
フィルタ６８に入力され、電圧制御発振器６９の発振周
波数が、サンプリング信号による擬似引き込み周波数か
ら離れた正規引き込みの周波数に同期される。よって、
この後にデータ部の再生時に、切換スイッチ８０がパー
シャルレスポンス用位相比較器９０側に切り換わり、ク
ロック生成系がサンプリング信号によるクロック引き込
みに切り換わっても、正規引き込みを続行することがで
きる。
には、トレーニング信号のエンベロープと絶対値との比
較により生成されたクロックと、電圧制御発振器６９の
出力信号が１／２分周されたクロックとの位相誤差Ｕn
が位相比較器２２から切換スイッチ８０を介してループ
フィルタ６８に入力され、電圧制御発振器６９の発振周
波数が、サンプリング信号による擬似引き込み周波数か
ら離れた正規引き込みの周波数に同期される。よって、
この後にデータ部の再生時に、切換スイッチ８０がパー
シャルレスポンス用位相比較器９０側に切り換わり、ク
ロック生成系がサンプリング信号によるクロック引き込
みに切り換わっても、正規引き込みを続行することがで
きる。
【００２９】図４(a) はゾーンビット記録方式を採用し
た磁気ディスク装置における本発明の第３の実施例のク
ロック再生回路４０の構成を示すブロック回路図であ
り、図２で説明した本発明の第１の実施例の磁気ディス
ク装置のクロック再生回路２０とは、クロック抽出回路
１２の構成が異なるのみである。よって、図２で説明し
た第１の実施例の磁気ディスク装置のクロック再生回路
２０と同じ構成部材には同じ符号を付してその説明を省
略する。
た磁気ディスク装置における本発明の第３の実施例のク
ロック再生回路４０の構成を示すブロック回路図であ
り、図２で説明した本発明の第１の実施例の磁気ディス
ク装置のクロック再生回路２０とは、クロック抽出回路
１２の構成が異なるのみである。よって、図２で説明し
た第１の実施例の磁気ディスク装置のクロック再生回路
２０と同じ構成部材には同じ符号を付してその説明を省
略する。
【００３０】この第３の実施例においては、クロック抽
出回路１２が第１，第２のコンパレータ４１，４２、エ
ンベロープ検出回路４３、および排他的論理和回路４４
とから構成されている。そして、排他的論理和回路４４
の出力が位相比較器２２に入力され、位相比較器２２の
もう一方の入力には分周器２３′からの出力が入力され
るようになっている。
出回路１２が第１，第２のコンパレータ４１，４２、エ
ンベロープ検出回路４３、および排他的論理和回路４４
とから構成されている。そして、排他的論理和回路４４
の出力が位相比較器２２に入力され、位相比較器２２の
もう一方の入力には分周器２３′からの出力が入力され
るようになっている。
【００３１】この第３の実施例においても、パーシャル
等化後のトレーニング信号の等化再生信号ＥＱは、図２
(b), (c)に示すように、クロックＣＬＫの周波数の１／
４倍の正弦波である。そして、サンプルホルダ６１で作
られたサンプリング信号Ｙnは矩形波である。パーシャ
ル等化された等化再生信号ＥＱは、サンプルホルダ６１
と並列に設けられた第１，第２のコンパレータ４１，４
２の一方の入力とエンベロープ検出回路４３にも入力さ
れる。エンベロープ検出回路４３では、トレーニング信
号のパーシャル等化された等化再生信号ＥＱが正弦波で
あるので、エンベロープとして±１のレベルが検出さ
れ、＋１のレベルが第１のコンパレータ４１の他方の入
力に、−１のレベルが第２のコンパレータの他方の入力
に入力される。
等化後のトレーニング信号の等化再生信号ＥＱは、図２
(b), (c)に示すように、クロックＣＬＫの周波数の１／
４倍の正弦波である。そして、サンプルホルダ６１で作
られたサンプリング信号Ｙnは矩形波である。パーシャ
ル等化された等化再生信号ＥＱは、サンプルホルダ６１
と並列に設けられた第１，第２のコンパレータ４１，４
２の一方の入力とエンベロープ検出回路４３にも入力さ
れる。エンベロープ検出回路４３では、トレーニング信
号のパーシャル等化された等化再生信号ＥＱが正弦波で
あるので、エンベロープとして±１のレベルが検出さ
れ、＋１のレベルが第１のコンパレータ４１の他方の入
力に、−１のレベルが第２のコンパレータの他方の入力
に入力される。
【００３２】第１のコンパレータ４１では、等化再生信
号ＥＱが＋１のレベルで比較されて図４(b) に符号Ｅで
示すような矩形波が作られて排他的論理和回路４４に入
力され、第２のコンパレータ４２では、等化再生信号Ｅ
Ｑが−１のレベルで比較されて図４(b) に符号Ｆで示す
ような矩形波が作られて排他的論理和回路４４に入力さ
れる。排他的論理和回路４４では入力された２つの信号
の排他的論理和が演算され、図４(b) に符号Ｇで示すよ
うな矩形波が生成されて位相比較器２２に入力される。
号ＥＱが＋１のレベルで比較されて図４(b) に符号Ｅで
示すような矩形波が作られて排他的論理和回路４４に入
力され、第２のコンパレータ４２では、等化再生信号Ｅ
Ｑが−１のレベルで比較されて図４(b) に符号Ｆで示す
ような矩形波が作られて排他的論理和回路４４に入力さ
れる。排他的論理和回路４４では入力された２つの信号
の排他的論理和が演算され、図４(b) に符号Ｇで示すよ
うな矩形波が生成されて位相比較器２２に入力される。
【００３３】トレーニング信号の等化再生信号ＥＱは、
クロックＣＬＫの周波数の１／４倍の正弦波であり、第
１，第２のコンパレータ４１，４２の出力もクロックＣ
ＬＫの周波数の１／４倍になっているが、第１，第２の
コンパレータ４１，４２の出力は排他的論理和回路４４
によって排他的論理和をとられるので、排他的論理和が
とられた後のトレーニング信号の等化再生信号ＥＱから
抽出されたクロック信号は、クロックＣＬＫの周波数の
１／２倍になる。よって、この実施例では、後述する電
圧制御発振器６９からのクロック出力ＣＬＫが１／２分
周する分周器２３′によって１／２分周され、これが位
相比較器２２に入力される。
クロックＣＬＫの周波数の１／４倍の正弦波であり、第
１，第２のコンパレータ４１，４２の出力もクロックＣ
ＬＫの周波数の１／４倍になっているが、第１，第２の
コンパレータ４１，４２の出力は排他的論理和回路４４
によって排他的論理和をとられるので、排他的論理和が
とられた後のトレーニング信号の等化再生信号ＥＱから
抽出されたクロック信号は、クロックＣＬＫの周波数の
１／２倍になる。よって、この実施例では、後述する電
圧制御発振器６９からのクロック出力ＣＬＫが１／２分
周する分周器２３′によって１／２分周され、これが位
相比較器２２に入力される。
【００３４】位相比較器２２では排他的論理和回路４４
からの矩形波と、電圧制御発振器６９の出力信号が１／
２分周されて得られたクロックとの位相比較が行われ、
その位相誤差Ｕn が位相比較器２２から出力されて切換
スイッチ８０の２つの入力端子にそれぞれ入力される。
この実施例でも、切換スイッチ８０により、データのプ
リアンブル部の再生時にループフィルタ６８が位相比較
器２２に接続され、データ部の再生時にループフィルタ
６８がパーシャルレスポンス用位相比較器９０に接続さ
れる。
からの矩形波と、電圧制御発振器６９の出力信号が１／
２分周されて得られたクロックとの位相比較が行われ、
その位相誤差Ｕn が位相比較器２２から出力されて切換
スイッチ８０の２つの入力端子にそれぞれ入力される。
この実施例でも、切換スイッチ８０により、データのプ
リアンブル部の再生時にループフィルタ６８が位相比較
器２２に接続され、データ部の再生時にループフィルタ
６８がパーシャルレスポンス用位相比較器９０に接続さ
れる。
【００３５】従って、データのプリアンブル部の再生時
には、トレーニング信号自身とそのエンベロープとの比
較により生成され、排他的論理和回路４４で合成された
クロックと、電圧制御発振器６９の出力信号が１／２分
周されて得られたクロックとの位相誤差Ｕn が位相比較
器２２から切換スイッチ８０を介してループフィルタ６
８に入力され、電圧制御発振器６９の発振周波数が、サ
ンプリング信号による擬似引き込み周波数から離れた正
規引き込みの周波数に同期される。よって、この後にデ
ータ部の再生時に、切換スイッチ８０がパーシャルレス
ポンス用位相比較器９０側に切り換わり、クロック生成
系がサンプリング信号によるクロック引き込みに切り換
わっても、正規引き込みを続行することができる。
には、トレーニング信号自身とそのエンベロープとの比
較により生成され、排他的論理和回路４４で合成された
クロックと、電圧制御発振器６９の出力信号が１／２分
周されて得られたクロックとの位相誤差Ｕn が位相比較
器２２から切換スイッチ８０を介してループフィルタ６
８に入力され、電圧制御発振器６９の発振周波数が、サ
ンプリング信号による擬似引き込み周波数から離れた正
規引き込みの周波数に同期される。よって、この後にデ
ータ部の再生時に、切換スイッチ８０がパーシャルレス
ポンス用位相比較器９０側に切り換わり、クロック生成
系がサンプリング信号によるクロック引き込みに切り換
わっても、正規引き込みを続行することができる。
【００３６】図５(a) はゾーンビット記録方式を採用し
た磁気ディスク装置における本発明の第４の実施例のク
ロック再生回路５０の構成を示すブロック回路図であ
り、図２で説明した本発明の第１の実施例の磁気ディス
ク装置のクロック再生回路２０と比べてゼロクロス検出
回路２１がピーク検出回路５１に変わっているだけであ
る。よって、図２で説明した第１の実施例の磁気ディス
ク装置のクロック再生回路２０と同じ構成部材には同じ
符号を付してその説明を省略する。
た磁気ディスク装置における本発明の第４の実施例のク
ロック再生回路５０の構成を示すブロック回路図であ
り、図２で説明した本発明の第１の実施例の磁気ディス
ク装置のクロック再生回路２０と比べてゼロクロス検出
回路２１がピーク検出回路５１に変わっているだけであ
る。よって、図２で説明した第１の実施例の磁気ディス
ク装置のクロック再生回路２０と同じ構成部材には同じ
符号を付してその説明を省略する。
【００３７】この第４の実施例においては、パーシャル
等化後の等化再生信号ＥＱは、サンプルホルダ６１と並
列に設けられたピーク検出回路５１にも入力される。ピ
ーク検出回路５１では、図５(a),(b) に符号Ｈで示すよ
うに、トレーニング信号の正負のピークで立ち上がる矩
形波が作られて位相比較器２２に入力される。位相比較
器２２のもう一方の入力には分周器２３′からの出力が
入力される。
等化後の等化再生信号ＥＱは、サンプルホルダ６１と並
列に設けられたピーク検出回路５１にも入力される。ピ
ーク検出回路５１では、図５(a),(b) に符号Ｈで示すよ
うに、トレーニング信号の正負のピークで立ち上がる矩
形波が作られて位相比較器２２に入力される。位相比較
器２２のもう一方の入力には分周器２３′からの出力が
入力される。
【００３８】この第４の実施例においても、パーシャル
等化後のトレーニング信号の等化再生信号ＥＱは、図２
(b), (c)に示すように、クロックＣＬＫの周波数の１／
４倍の正弦波である。そして、サンプルホルダ６１で作
られたサンプリング信号Ｙnは矩形波である。トレーニ
ング信号の等化再生信号ＥＱは、クロックＣＬＫの周波
数の１／４倍の正弦波であるが、その正負のピーク毎に
作られた矩形波はクロックＣＬＫの周波数の１／２倍に
なる。よって、この実施例では、電圧制御発振器６９か
らのクロック出力ＣＬＫが１／２分周する分周器２３′
によって１／２分周され、これが位相比較器２２に入力
される。位相比較器２２では、ピーク検出回路５１から
の矩形波と、電圧制御発振器６９の出力信号が１／２分
周されて得られたクロックとの位相比較が行われ、その
位相誤差Ｕn が位相比較器２２から出力される。
等化後のトレーニング信号の等化再生信号ＥＱは、図２
(b), (c)に示すように、クロックＣＬＫの周波数の１／
４倍の正弦波である。そして、サンプルホルダ６１で作
られたサンプリング信号Ｙnは矩形波である。トレーニ
ング信号の等化再生信号ＥＱは、クロックＣＬＫの周波
数の１／４倍の正弦波であるが、その正負のピーク毎に
作られた矩形波はクロックＣＬＫの周波数の１／２倍に
なる。よって、この実施例では、電圧制御発振器６９か
らのクロック出力ＣＬＫが１／２分周する分周器２３′
によって１／２分周され、これが位相比較器２２に入力
される。位相比較器２２では、ピーク検出回路５１から
の矩形波と、電圧制御発振器６９の出力信号が１／２分
周されて得られたクロックとの位相比較が行われ、その
位相誤差Ｕn が位相比較器２２から出力される。
【００３９】パーシャルレスポンス用位相比較器９０か
らの位相誤差Ｚn と位相比較器２２からの位相誤差Ｕn
は、切換スイッチ８０の２つの入力端子にそれぞれ入力
され、何方か一方の出力がループフィルタ６８に入力さ
れるようになっている。この実施例では、切換スイッチ
８０は、データのプリアンブル部の再生時にループフィ
ルタ６８を位相比較器２２に接続し、データ部の再生時
にループフィルタ６８をパーシャルレスポンス用位相比
較器９０に接続するようになっている。
らの位相誤差Ｚn と位相比較器２２からの位相誤差Ｕn
は、切換スイッチ８０の２つの入力端子にそれぞれ入力
され、何方か一方の出力がループフィルタ６８に入力さ
れるようになっている。この実施例では、切換スイッチ
８０は、データのプリアンブル部の再生時にループフィ
ルタ６８を位相比較器２２に接続し、データ部の再生時
にループフィルタ６８をパーシャルレスポンス用位相比
較器９０に接続するようになっている。
【００４０】従って、データのプリアンブル部の再生時
には、トレーニング信号のピーク値から生成されたクロ
ックと、電圧制御発振器６９の出力信号が１／２分周さ
れて得られたクロックとの位相誤差Ｕn が位相比較器２
２から切換スイッチ８０を介してループフィルタ６８に
入力され、電圧制御発振器６９の発振周波数が、サンプ
リング信号による擬似引き込み周波数から離れた正規引
き込みの周波数に同期される。よって、この後にデータ
部の再生時に、切換スイッチ８０がパーシャルレスポン
ス用位相比較器９０側に切り換わり、クロック生成系が
サンプリング信号によるクロック引き込みに切り換わっ
ても、正規引き込みを続行することができる。
には、トレーニング信号のピーク値から生成されたクロ
ックと、電圧制御発振器６９の出力信号が１／２分周さ
れて得られたクロックとの位相誤差Ｕn が位相比較器２
２から切換スイッチ８０を介してループフィルタ６８に
入力され、電圧制御発振器６９の発振周波数が、サンプ
リング信号による擬似引き込み周波数から離れた正規引
き込みの周波数に同期される。よって、この後にデータ
部の再生時に、切換スイッチ８０がパーシャルレスポン
ス用位相比較器９０側に切り換わり、クロック生成系が
サンプリング信号によるクロック引き込みに切り換わっ
ても、正規引き込みを続行することができる。
【００４１】以上説明したように本発明では、データの
プリアンブル部の再生時にはサンプリングされない再生
信号からクロックが生成されてこのクロックによって電
圧制御発振器の発振周波数が制御され、データ部の再生
時にサンプリング信号Ｙn によるクロック生成系に切り
換わるので、擬似引き込みによってクロックが再生され
る恐れがない。
プリアンブル部の再生時にはサンプリングされない再生
信号からクロックが生成されてこのクロックによって電
圧制御発振器の発振周波数が制御され、データ部の再生
時にサンプリング信号Ｙn によるクロック生成系に切り
換わるので、擬似引き込みによってクロックが再生され
る恐れがない。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
データのプリアンブル部の再生時には別系統のクロック
再生系によってクロックを生成するので、クロックの擬
似引き込みが発生せず、正確なクロック再生を行うこと
ができるという効果がある。また、データのプリアンブ
ル部のトレーニング信号による連続信号で周波数引き込
みを行った後に、サンプリング信号に同期させるので、
クロックの引き込みが速くなる。
データのプリアンブル部の再生時には別系統のクロック
再生系によってクロックを生成するので、クロックの擬
似引き込みが発生せず、正確なクロック再生を行うこと
ができるという効果がある。また、データのプリアンブ
ル部のトレーニング信号による連続信号で周波数引き込
みを行った後に、サンプリング信号に同期させるので、
クロックの引き込みが速くなる。
【図１】本発明の磁気ディスク装置のクロック再生回路
の構成を示す原理図である。
の構成を示す原理図である。
【図２】(a) は本発明の第１の実施例の構成を示すブロ
ック回路図であり、(b),(c) は(a) の各部位の動作波形
を示す波形図である。
ック回路図であり、(b),(c) は(a) の各部位の動作波形
を示す波形図である。
【図３】(a) は本発明の第２の実施例のクロック再生回
路の構成を示すブロック回路図であり、(b) は(a) の所
定部位の動作波形を示す波形図である。
路の構成を示すブロック回路図であり、(b) は(a) の所
定部位の動作波形を示す波形図である。
【図４】(a) は本発明の第３の実施例のクロック再生回
路の構成を示すブロック回路図であり、(b) は(a) の所
定部位の動作波形を示す波形図である。
路の構成を示すブロック回路図であり、(b) は(a) の所
定部位の動作波形を示す波形図である。
【図５】(a) は本発明の第４の実施例のクロック再生回
路の構成を示すブロック回路図であり、(b) は(a) の所
定部位の動作波形を示す波形図である。
路の構成を示すブロック回路図であり、(b) は(a) の所
定部位の動作波形を示す波形図である。
【図６】従来の磁気ディスク装置のクロック再生回路の
一例の構成を示すブロック回路図である。
一例の構成を示すブロック回路図である。
【図７】(a) はゾーンビット記録方式の磁気ディスク装
置におけるディスク内周部と外周部の記録トラック内の
記録ユニットの分布状態を示す説明図であり、(b) は各
記録ユニットにおける記録データのフォーマットを示す
説明図である。
置におけるディスク内周部と外周部の記録トラック内の
記録ユニットの分布状態を示す説明図であり、(b) は各
記録ユニットにおける記録データのフォーマットを示す
説明図である。
【図８】(a) は図７(b) のプリアンブル部に書かれたト
レーニング信号の外周部における読み出し波形を示す波
形図、(b) は図７(b) のプリアンブル部に書かれたトレ
ーニング信号の内周部における読み出し波形を示す波形
図、(c) は(a) ，(b) のトレーニング信号によるクロッ
ク引き込み周波数と擬似引き込み周波数の関係を説明す
る図である。
レーニング信号の外周部における読み出し波形を示す波
形図、(b) は図７(b) のプリアンブル部に書かれたトレ
ーニング信号の内周部における読み出し波形を示す波形
図、(c) は(a) ，(b) のトレーニング信号によるクロッ
ク引き込み周波数と擬似引き込み周波数の関係を説明す
る図である。
１，６１…サンプルホルダ ２．６２…３値判定回路 ３…第１の遅延手段 ４…第２の遅延手段 ５，６５…第１の掛け算器 ６，６６…第２の掛け算器 ７，６７…引き算器 ８，６８…ループフィルタ ９，６９…電圧制御発振器 １０，９０…パーシャルレスポンス用位相比較器 １１，２３，２３′…分周器 １２…クロック抽出回路 １３，２２…位相比較器 ２１…ゼロクロス検出回路 ３１…絶対値回路 ３２，４３…エンベローブ検出回路 ３３，４１，４２…コンパレータ ４４…排他的論理和回路 ５１…ピーク検出回路 ７０…データ再生部 ８０…開閉スイッチ
Claims (5)
- 【請求項１】 ゾーンビット記録方式でデータが記録さ
れ、データのプリアンブル部にトレーニング信号が記録
された磁気ディスクから読み出された再生信号をパーシ
ャル等化後にサンプリングし、このサンプリング再生信
号からデータおよびクロックを再生する磁気ディスク装
置のクロック再生回路であって、 再生信号からサンプリング信号(Yn)を作るサンプルホル
ダ(1) と、 前記サンプリング信号(Yn)の＋１, ０, −１の３値を判
定して、判定信号(Xn)を作る３値判定回路(2) と、前記
サンプリング信号(Yn)から１シンボル遅れた遅延サンプ
リング信号(Yn-1)を作る第１の遅延手段(3) と、前記判
定信号(Xn)から１シンボル遅れた遅延判定信号(Xn-1)を
作る第２の遅延手段(4) と、前記遅延サンプリング信号
(Yn-1)と前記判定信号(Xn)との積を演算する第１の掛け
算器(5)と、前記サンプリング信号(Yn)と前記遅延判定
信号(Xn-1)との積を演算する第２の掛け算器(6) 、およ
び前記第１と第２の掛け算器(5), (6)から得られた積の
差分を演算してクロックと再生波形の信号点との位相誤
差(Zn)を検出する引き算器(7) とを備えたパーシャルレ
スポンス用位相比較器(10)と、 検出された位相誤差(Zn)を平滑化するループフィルタ
(8) と、 平滑後の位相誤差(Zn)で発振周波数が制御される電圧制
御発振器(9) と、 この電圧制御発振器(9) の信号出力を分周する分周器(1
1)と、 前記パーシャル等化後のトレーニング信号からクロック
成分を抽出するクロック抽出回路(12)と、 前記分周器(11)の出力信号と、クロック抽出回路(12)の
出力信号とを位相比較して位相誤差を求める位相比較器
(13)と、 前記パーシャルレスポンス用位相比較器(10)と前記位相
比較器(13)、および前記ループフィルタ(8) の間に設け
られ、データのプリアンブル部の再生時には、前記位相
比較器(13)を前記ループフィルタ(8) に接続し、データ
部の再生時には、前記パーシャルレスポンス用位相比較
器(10)を前記ループフィルタ(8) に接続する切換スイッ
チ(14)とを備えることを特徴とする磁気ディスク装置の
クロック再生回路。 - 【請求項２】 前記クロック抽出回路(12)が、前記トレ
ーニング信号が０レベルと交差するタイミングを抽出す
るゼロクロス検出器であり、前記分周器(11)が１／４分
周器であることを特徴とする請求項１に記載の磁気ディ
スク装置のクロック再生回路。 - 【請求項３】 前記クロック抽出回路(12)が、前記トレ
ーニング信号の絶対値を検出する絶対値検出回路と、前
記トレーニング信号の振幅を検出するエンベロープ検出
回路、および両者の出力信号を比較するコンパレータと
から構成されると共に、前記分周器(11)が１／２分周器
であることを特徴とする請求項１に記載の磁気ディスク
装置のクロック再生回路。 - 【請求項４】 前記クロック抽出回路(12)が、前記トレ
ーニング信号の振幅を検出するエンベロープ検出回路
と、このエンベロープ検出回路からの＋１レベルの出力
信号と前記トレーニング信号とを比較する第１のコンパ
レータと、このエンベロープ検出回路からの−１レベル
の出力信号と前記トレーニング信号とを比較する第２の
コンパレータ、および前記第１、第２のコンパレータの
出力信号の排他的論理和をとる排他的論理和回路とから
構成されると共に、前記分周器(11)が１／２分周器であ
ることを特徴とする請求項１に記載の磁気ディスク装置
のクロック再生回路。 - 【請求項５】 前記クロック抽出回路(12)が、前記トレ
ーニング信号のピークを検出するピーク検出器であり、
前記分周器(11)が１／２分周器であることを特徴とする
請求項１に記載の磁気ディスク装置のクロック再生回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233686A JP2574106B2 (ja) | 1992-09-01 | 1992-09-01 | 磁気ディスク装置のクロック再生回路 |
| DE69316682T DE69316682T2 (de) | 1992-09-01 | 1993-09-01 | Taktgeneratoren für magnetische Diskettenlaufwerke |
| EP93306901A EP0586236B1 (en) | 1992-09-01 | 1993-09-01 | Clock generators for magnetic disk drives |
| US08/115,043 US5406427A (en) | 1992-09-01 | 1993-09-01 | Clock generator for magnetic disk drive that switches between preamble and data portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233686A JP2574106B2 (ja) | 1992-09-01 | 1992-09-01 | 磁気ディスク装置のクロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684289A JPH0684289A (ja) | 1994-03-25 |
| JP2574106B2 true JP2574106B2 (ja) | 1997-01-22 |
Family
ID=16958955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233686A Expired - Fee Related JP2574106B2 (ja) | 1992-09-01 | 1992-09-01 | 磁気ディスク装置のクロック再生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5406427A (ja) |
| EP (1) | EP0586236B1 (ja) |
| JP (1) | JP2574106B2 (ja) |
| DE (1) | DE69316682T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3355690B2 (ja) * | 1993-03-31 | 2002-12-09 | ソニー株式会社 | クロック再生装置 |
| US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
| DE69523102T2 (de) * | 1994-07-19 | 2002-05-02 | Canon Kk | Bearbeitungsvorrichtung für digitales Signal |
| US5642243A (en) * | 1994-09-27 | 1997-06-24 | Cirrus Logic, Inc. | Timing recovery frequency error detector for sampled amplitude magnetic recording |
| JPH08107352A (ja) * | 1994-10-04 | 1996-04-23 | Hitachi Ltd | 位相同期システム |
| JPH10510386A (ja) | 1994-12-09 | 1998-10-06 | シーゲート テクノロジー，インコーポレイテッド | ディスク・ドライブ・システムにデータを書き込むときの周波数を制御する装置及び方法 |
| US5796535A (en) * | 1995-05-12 | 1998-08-18 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer |
| US5748593A (en) * | 1995-06-02 | 1998-05-05 | Nikon Corporation | Data reproduction apparatus |
| JPH09213007A (ja) * | 1996-02-05 | 1997-08-15 | Nikon Corp | データ再生装置 |
| JP3823195B2 (ja) * | 1996-10-08 | 2006-09-20 | ソニー株式会社 | クロック生成装置およびディスク駆動装置 |
| JP2999759B1 (ja) * | 1998-10-13 | 2000-01-17 | 松下電器産業株式会社 | デジタル再生信号処理装置 |
| JP3486119B2 (ja) * | 1998-11-13 | 2004-01-13 | 松下電器産業株式会社 | マルチレートクロック発生装置およびマルチレートディジタルデータ再生装置 |
| ATE237177T1 (de) * | 1999-07-09 | 2003-04-15 | Thales Sa | Spurfolgesystem zur aufzeichnung/wiedergabe eines informationsträgers und aufzeichnungsträger |
| JP4178680B2 (ja) * | 1999-08-30 | 2008-11-12 | ソニー株式会社 | Ｐｌｌ回路及び位相誤差検出方法 |
| DE19941445A1 (de) * | 1999-08-30 | 2001-03-01 | Thomson Brandt Gmbh | Phasendetektor für eine Phasenregelschleife |
| US6646929B1 (en) * | 2001-12-05 | 2003-11-11 | Lsi Logic Corporation | Methods and structure for read data synchronization with minimal latency |
| US7414933B2 (en) | 2002-08-12 | 2008-08-19 | Victor Company Of Japan, Ltd. | Reproducing apparatus having an improved PLL circuit and related computer program |
| US7088534B2 (en) | 2003-04-08 | 2006-08-08 | Marvell International Ltd. | Disk synchronous write |
| US7102403B2 (en) * | 2005-02-03 | 2006-09-05 | Mediatek Incorporation | Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof |
| WO2006097881A2 (en) * | 2005-03-16 | 2006-09-21 | Koninklijke Philips Electronics N.V. | Locking aid for high density bd-rom discs |
| JP2008077795A (ja) | 2006-09-22 | 2008-04-03 | Fujitsu Ltd | パターンドメディアのクロック抽出方法、パターンドメディアのクロック抽出回路及びパターンドメディア |
| JP2008084395A (ja) | 2006-09-26 | 2008-04-10 | Fujitsu Ltd | パターンドメディアのクロック抽出方法及び回路 |
| US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
| US7583153B1 (en) | 2008-02-28 | 2009-09-01 | Agere Systems Inc. | Systems and methods for multiplexing multiphase clocks |
| US8508879B1 (en) | 2010-01-21 | 2013-08-13 | Marvell International Ltd. | Write clock rephase for magnetic recording device |
| US8508878B1 (en) | 2010-01-21 | 2013-08-13 | Marvell International Ltd. | Write clock phase tracking for magnetic recording device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3660821A (en) * | 1970-06-17 | 1972-05-02 | Burroughs Corp | Disc file agc circuit |
| US3883891A (en) * | 1974-08-22 | 1975-05-13 | Rca Corp | Redundant signal processing error reduction technique |
| US4032762A (en) * | 1975-10-07 | 1977-06-28 | Rockwell International Corporation | Adjustable digital filter for high speed digital transmission |
| US4231071A (en) * | 1978-07-17 | 1980-10-28 | Digital Equipment Corporation | Reader for data recorded on magnetic disks at plural densities |
| US4894734A (en) * | 1987-05-15 | 1990-01-16 | Maxtor Corporation | Method and apparatus for constant density recording |
| DE3778549D1 (de) * | 1987-11-13 | 1992-05-27 | Ibm | Schnelle takterfassung fuer partial-response-signalisierung. |
| US5036408A (en) * | 1988-05-12 | 1991-07-30 | Digital Equipment Corporation | High efficiency disk format and synchronization system |
| US5420893A (en) * | 1989-02-16 | 1995-05-30 | International Business Machines Corporation | Asynchronous data channel for information storage subsystem |
| US4979189A (en) * | 1989-08-18 | 1990-12-18 | National Semiconductor Corporation | Self-timing qualification channel |
| US5258933A (en) * | 1992-08-27 | 1993-11-02 | Quantum Corporation | Timing control for PRML class IV sampling data detection channel |
| US5274509A (en) * | 1992-09-10 | 1993-12-28 | Digital Equipment Corporation | On-the-fly splitting of disk data blocks using timed sampling of a data position indicator |
-
1992
- 1992-09-01 JP JP4233686A patent/JP2574106B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-01 EP EP93306901A patent/EP0586236B1/en not_active Expired - Lifetime
- 1993-09-01 DE DE69316682T patent/DE69316682T2/de not_active Expired - Fee Related
- 1993-09-01 US US08/115,043 patent/US5406427A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69316682D1 (de) | 1998-03-05 |
| EP0586236A3 (en) | 1995-09-20 |
| DE69316682T2 (de) | 1998-05-14 |
| JPH0684289A (ja) | 1994-03-25 |
| US5406427A (en) | 1995-04-11 |
| EP0586236B1 (en) | 1998-01-28 |
| EP0586236A2 (en) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574106B2 (ja) | 磁気ディスク装置のクロック再生回路 | |
| US5293369A (en) | Asynchronous sampling digital detector system for magnetic and optical recording channels | |
| JP3355690B2 (ja) | クロック再生装置 | |
| EP1045545B1 (en) | Clock recovery apparatus | |
| JPH09153262A (ja) | ディジタル情報信号再生回路及びディジタル情報装置 | |
| JPH10107623A (ja) | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 | |
| JPH1027435A (ja) | 再生装置および方法 | |
| JPH06203476A (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| KR19990076490A (ko) | 데이터판독방법,데이터판독장치및기록매체 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| US5576842A (en) | Data detection method and apparatus therefor for use in a digital recording/reproduction system | |
| JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
| JPH0684290A (ja) | 磁気ディスク装置のクロック再生回路 | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JPH06119720A (ja) | 位相同期方法及び回路並びにそれを用いたデータ検出方法及び回路 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JP2000276853A (ja) | 再生クロック抽出装置 | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JPH09219067A (ja) | デジタル情報再生装置 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JP2805643B2 (ja) | 信号再生装置 | |
| JP2001176208A (ja) | 位相誤差検出器、同期クロック生成器および記録装置 | |
| JPH08330955A (ja) | 信号処理用位相同期方式 | |
| JP2002237138A (ja) | データ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |