JP2000276853A

JP2000276853A - 再生クロック抽出装置

Info

Publication number: JP2000276853A
Application number: JP11079341A
Authority: JP
Inventors: Masashi Sato; 真史佐藤; Masato Izawa; 正人伊澤; Seiichi Hashimoto; 清一橋本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-03-24
Filing date: 1999-03-24
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】再生微分波形信号から再生クロックを抽出す
るにあたり、再生クロックが目標とする周波数からずれ
ている場合には、目標とする周波数へと収束させる性能
(周波数引き込み能力)をもつ再生クロック抽出装置を提
供する。【解決手段】データ出力手段１０よって１サンプリン
グクロックおきに再生データとＰＬＬデータとを交互に
出力する。３値判別回路５２は再生データが正値か零値
か負値かの３値判別を行って判別結果をパターン検出部
１５に出力する。パターン検出部１５はこれら３つの判
別結果から(正値、負値、正値)あるいは(負値、正値、
負値)のパターンを検出する。周波数誤差検出部１３
は、上記パターンが一致したとき、そのパターン検出に
用いられた再生データの間に位置する２つのＰＬＬデー
タに基づいてサンプリングクロックの周波数誤差を検出
する。この周波数誤差の値をクロック生成回路１４に与
えることで、サンプリングクロックの周波数を目標周波
数に収束させ、これに伴い分周回路１７の出力として得
られる再生クロックも目標周波数に収束させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルデータが
記録されている記録媒体から再生された微分波形信号よ
り再生データに同期した再生クロックを抽出するのに好
適な再生クロック抽出装置に関する。

【０００２】

【従来の技術】デジタルデータが記録されている磁気テ
ープを再生する場合には、最初にアナログの微分波形信
号が再生されるが、この微分波形信号は、その信号変化
部分に同期情報(周波数および位相)を有している。そこ
で、再生クロック抽出装置において、この再生された微
分波形信号から再生クロックを抽出するとともに、この
抽出された再生クロックに同期して誤り訂正等の処理を
行ってデジタルデータを検出する。

【０００３】ところで、従来、この種の再生クロック抽
出装置としては、例えば、電子情報通信学会論文誌(Ｖo
l.Ｊ７５−Ｃ−２／Ｎo.１１)における招待論文「磁気
ディスク用信号処理技術の最近の展開」第６１８頁に記
載されている構成のものがある。

【０００４】図６は、この従来の再生クロック抽出装置
の構成を示すブロック図である。

【０００５】図６において、Ａ／Ｄ変換回路１１、位相
誤差検出回路５３、クロック生成回路１４を含むループ
はＰＬＬ(フェーズ・ロックド・ループ)回路を構成して
いる。

【０００６】上記のＡ／Ｄ変換回路１１は、図外の回路
によって既に余分な歪みのない波形等化処理が施された
再生微分波形信号を入力し、この再生微分波形信号を所
定のデータレートの周波数のサンプリングクロックでデ
ジタル化して出力する。

【０００７】クロック生成回路１４は、ＶＣＯ等の回路
で構成されており、後述の位相誤差検出部５３から与え
られる位相誤差信号Ｓdに基づく所定の周波数のサンプ
リングクロックを出力する。その場合のサンプリングク
ロックの周波数は、入力した位相誤差信号Ｓdが正の値
であれば瞬時的に高くなり、負の値であれば瞬時的に低
くなる。そして、このサンプリングクロックは、Ａ／Ｄ
変換回路１１およびタイミング調整用の各Ｄフリップフ
ロップ(以下、ＤＦＦと略す)ＤＦＦ５０１、５３１、５
３２に与えられるとともに、図外の誤り訂正回路等に再
生クロックとして出力される。したがって、ここでは再
生クロックの周波数は、サンプリングクロックの周波数
と同一になっている。

【０００８】Ａ／Ｄ変換回路１１から出力されるデジタ
ルデータは、ＤＦＦ５０１によってサンプリングクロッ
クに同期してラッチされて再生データとして出力され
る。また、３値判別回路５２は、入力した再生データの
３値判別を行い、その判別結果を出力する。すなわち、
入力される再生データが正値スレッシュレベル(図７中
の正th)よりも大きければ正値「＋１」と判別し、負値
スレッシュレベル(図７中の負th)よりも小さければ負値
「−１」と判別し、それ以外であれば零値「０」と判別
する。

【０００９】上記の位相誤差検出部５３は、タイミング
調整用の２つのＤＦＦ５３１，５３２、減算器５３３、
および乗算器５３４からなる。

【００１０】Ａ／Ｄ変換回路１１から出力されるデジタ
ルデータは、位相誤差検出部５３に対してＰＬＬデータ
として入力される。ＤＦＦ５３１，５３２は現在のＰＬ
Ｌデータをサンプリングクロックの２クロック分だけ遅
延し、減算器５３３はこの後段側のＤＦＦ５３２から出
力されるＰＬＬデータから２クロック前のＰＬＬデータ
を減算し、さらに、次の乗算器５３４はその減算結果に
３値判別回路５２による判別結果を乗算する。そして、
この乗算した結果を再生クロックの位相誤差を示す位相
誤差信号Ｓdとして出力する。

【００１１】ここで、Ａ／Ｄ変換回路１１の出力から３
値判別回路５２の出力までは、ＤＦＦ５０１によってサ
ンプリングクロックの１クロック分が遅延され、Ａ／Ｄ
変換回路１１の出力からＤＦＦ５３２の出力までは、２
つのＤＦＦ５３１、５３２によってサンプリングクロッ
クの２クロック分が遅延される。したがって、３値判別
回路５２の出力を基準にすると、減算器５３３の(−)端
子へ入力されるＰＬＬデータは、それよりもサンプリン
グクロックで１クロック分前ものであり、また、減算器
５３３の(＋)端子へ入力されるＰＬＬデータは、それよ
りもサンプリングクロックで１クロック分後のものであ
る。

【００１２】よって、３値判別回路５２の出力を基準に
して１クロック分だけ相前後したタイミングで入力され
るＰＬＬデータ同士が減算器５３３によって減算されて
乗算器５３４に加わり、その減算結果に３値判別回路５
２の出力が乗算されるようになっている。

【００１３】次に、図６に示した構成の再生クロック抽
出装置の動作について説明する。

【００１４】図７は、再生されてＡ／Ｄ変換回路１１に
入力される微分波形信号と再生クロックとの関係を示す
タイミングチャートである。

【００１５】入力される再生微分波形信号は、Ａ／Ｄ変
換回路１１によって再生クロック(サンプリングクロッ
ク)の立ち上がりタイミング(図７の点a〜点h)でサンプ
リングされてＤＦＦ５０１でラッチされるので、再生デ
ータは“Ａ"〜“Ｈ"となる。

【００１６】ここで、同図(Ａ)は、再生される微分波形
信号に対して再生クロックの位相が合っている場合を示
す。

【００１７】この場合において、３値判別回路５２が出
力する判別結果が「０」以外になるのは、“Ｃ"に対す
る判別結果が「＋１」、"Ｆ"に対する判別結果が「−
１」となるときであり、位相誤差検出回路５３が出力す
る位相誤差出力は、“Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{＋１})お
よび“Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。

【００１８】ここで、図７(Ａ)の位相では、"Ｂ−Ｄ"お
よび"Ｇ−Ｅ"の各値は、いずれもほとんど零となるの
で、位相誤差信号Ｓdの出力もほとんど変化がなく、こ
のため、クロック生成回路１４において生成する再生ク
ロックの周波数は保持され、位相も再生される微分波形
信号に対して合ったままとなる。

【００１９】図７(Ｂ)は、再生微分波形信号に対する再
生クロックの位相が進んでいる場合を示す。

【００２０】この場合においても、３値判別回路５２が
出力する判別結果が「０」以外になるのは、"Ｃ"に対す
る判別結果が「＋１」、“Ｆ"に対する判別結果が「−
１」となるときであり、位相誤差検出回路５３が出力す
る位相誤差出力は、“Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{＋１})お
よび“Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値となる。

【００２１】ここで、図７(Ｂ)の位相では、“Ｂ−Ｄ"
と“Ｇ−Ｅ"の各値は、いずれも負となるので、クロッ
ク生成回路１４で生成される再生クロックの周波数は瞬
時的に低くなり、その位相は再生微分波形信号に対して
遅れる方向、つまり位相が合う方向に移動する。

【００２２】図７(Ｃ)は、再生微分波形信号に対する再
生クロックの位相が遅れている場合を示す。

【００２３】この場合においても、３値判別回路５２が
出力する判別結果が「０」以外になるのは、“Ｃ"に対
する判別結果が「＋１」、“Ｆ"に対する判別結果が
「−１」となるときであり、位相誤差検出回路５３が出
力する位相誤差出力は、“Ｂ−Ｄ"(＝{Ｂ−Ｄ}×{＋
１})および“Ｇ−Ｅ"(＝{Ｅ−Ｇ}×{−１})の各値とな
る。

【００２４】ここで、図７(Ｃ)の位相では、“Ｂ−Ｄ"
と“Ｇ−Ｅ"の各値は共に正となるので、クロック生成
回路１４で生成される再生クロックの周波数は瞬時的に
高くなり、その位相は再生微分波形信号に対して進む方
向、つまり位相が合う方向に移動する。

【００２５】このように、図６に示した従来の上記構成
の再生クロック抽出装置は、再生微分波形信号に対して
再生クロックの位相が合うように自動的に制御されるこ
とで、できるだけ正確な信号再生を行えるようにしてい
る。

【００２６】

【発明が解決しようとする課題】しかしながら、図６に
示した従来構成のものでは、再生クロックの周波数は位
相誤差検出回路５３の出力信号Ｓdによって瞬時的に変
化するため、再生クロックの再生微分波形信号に対する
位相誤差を解消する性能(以下、これを位相引き込み能
力と言う)はあるものの、再生クロックが目標とする周
波数からずれている場合でも、これを解消する性能(以
下、これを周波数引き込み能力という)がなく、正確な
信号再生が行えなくなるという問題点を有していた。

【００２７】すなわち、図６に示した従来の構成では、
位相誤差検出部５３において、３値判別回路５２の判別
結果(「１」，「−１」，「０」)と、この判別に用いら
れた再生データの前後に位置する２つのＰＬＬデータと
の３つの情報を取り込んでいるので、再生クロックの位
相誤差の有無を判定することができる。ところが、周波
数誤差の有無を判定する上では、それだけの情報量では
不足であって、再生微分波形信号の波形パターンの経時
的な変化を考慮する必要がある。しかし、従来は、再生
微分波形信号の波形パターンの経時的変化を判定するよ
うな手段までは設けられていなかったために、周波数引
き込み能力を確保することができなかった。

【００２８】本発明は、上記従来の問題点を解決するも
ので、周波数引き込み能力を有する再生クロック抽出装
置を提供することを第１の課題とし、さらに、再生クロ
ックの位相引き込み能力と周波数引き込み能力とを併せ
もつ再生クロック抽出装置を提供することを第２の課題
とする。

【００２９】

【問題を解決するための手段】上記の課題を解決するた
めに、本発明では、デジタルデータが記録されている記
録媒体から再生された再生微分波形信号をサンプリング
クロック生成手段からのサンプリングクロックでサンプ
リングして再生データとともにこれに同期した再生クロ
ックを抽出する再生クロック抽出装置において、次のよ
うにしている。

【００３０】すなわち、第１の発明では、前記微分波形
信号をサンプリングして前記サンプリングクロックの１
クロックごとに再生データとＰＬＬデータとを交互に出
力するデータ出力手段と、このデータ出力手段が出力す
る再生データに基づいて再生微分波形信号の所定期間内
の波形パターンを抽出する波形パターン抽出手段と、こ
の波形パターン抽出手段の結果と、この波形パターンの
抽出対象となった各再生データ間に位置する前記ＰＬＬ
データとに基づいてサンプリングクロックの周波数誤差
を検出する周波数誤差検出手段とを備え、この周波数誤
差検出手段により検出された周波数誤差情報に基づいて
前記サンプリングクロック生成手段で生成されるサンプ
リングクロックの発振周波数を変化させることにより、
再生クロックの周波数を目標とする周波数に収束させる
ことを特徴としている。

【００３１】この構成によると、再生微分波形信号のパ
ターンの経時的な変化を検出できるために、生成する再
生クロックに対して周波数引き込み能力をもたせること
ができる。

【００３２】第２の発明では、第１発明に係る再生クロ
ック抽出装置に対して、前記３値判別手段の判別結果
と、この判別に用いられた再生データの前後に位置する
２つのＰＬＬデータとに基づいてサンプリングクロック
の位相誤差を検出する位相誤差検出手段をさらに設ける
とともに、前記サンプリングクロック生成手段は、前記
周波数誤差検出手段からの周波数誤差情報のみならず、
前記位相誤差検出手段により検出した位相誤差情報に基
づいて前記サンプリングクロックの発振周波数を変化さ
せるように構成されている。

【００３３】この構成によると、再生クロックに対し
て、周波数引き込み能力と位相引き込み能力とを併せも
つことができる。

【００３４】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。

【００３５】＜実施形態１＞図１は、この実施形態１に
おける再生クロック抽出装置の構成を示すブロック図で
ある。

【００３６】図１において、データ出力手段１０は、デ
ジタルデータが記録されている記録媒体から再生された
微分波形信号をサンプリングして１サンプリングクロッ
クおきに再生データとＰＬＬデータとを交互に出力する
ものであって、サンプリング手段としてのＡ／Ｄ変換回
路１１、再生クロック生成手段としての分周回路１７、
および３つのＤＦＦ１０１，１０２，１０３を有する。

【００３７】Ａ／Ｄ変換回路１１、ＤＦＦ１０２，１０
３、周波数誤差検出手段としての周波数誤差検出部１
３、累積加算回路１６、およびサンプリングクロック生
成手段としてのクロック生成回路１４を含むループはＰ
ＬＬ回路を構成している。

【００３８】上記のＡ／Ｄ変換回路１１は、波形等化処
理が施された再生微分波形信号を入力して、この再生微
分波形信号を所定のデータレートの２倍の周波数のサン
プリングクロックでデジタル化して出力する。

【００３９】クロック生成回路１４は、累積加算回路１
６から与えられる周波数情報に基づいて発振周波数を制
御して生成したデータレートの２倍の周波数２fのサン
プリングクロックを出力する。その場合に生成されるサ
ンプリングクロックの周波数２fは、周波数情報の値Ｓa
が大きくなれば高く、値Ｓaが小さくなれば低くなる。
そして、このサンプリングクロックは、Ａ／Ｄ変換回路
１１、ＤＦＦ１０２、および分周回路１７にそれぞれ与
えられる。

【００４０】分周回路１７は、クロック生成回路１４か
ら出力されるサンプリングクロックを２分周することに
より再生クロック(周波数：f)を生成して出力する。そ
して、この再生クロックは、各ＤＦＦ１０１，１０３，
１３１，１５１，１５２にそれぞれ与えられる。

【００４１】そして、Ａ／Ｄ変換回路１１から出力され
るデジタルデータは、ＤＦＦ１０１に入力されて分周回
路１７からの再生クロックに同期してラッチされること
で再生データとして出力される。また、Ａ／Ｄ変換回路
１１から出力されるデジタルデータは、ＤＦＦ１０２に
よりサンプリングクロックに同期してラッチされ、さら
に次段のＤＦＦ１０３により再生クロックに同期してラ
ッチされて、ＰＬＬデータとして出力される。したがっ
て、ＤＦＦ１０１から出力される再生データと、ＤＦＦ
１０３から出力されるＰＦＦデータとは、サンプリング
クロックの１クロック分だけずれたタイミングで交互に
出力されていることになる。

【００４２】波形パターン抽出部２０は、データ出力手
段１０が出力する再生データに基づいて再生微分波形信
号の所定期間内の波形パターンを抽出するものであっ
て、３値判別手段としての３値判別回路５２と、パター
ン検出手段としてのパターン検出部１５とからなる。

【００４３】３値判別回路５２は、図６に示した従来例
と同様、入力される再生データの３値判別を行ってその
判別結果を出力する。すなわち、入力される再生データ
が正値スレッシュレベル(図２中の正th)よりも大きけれ
ば正値「＋１」と判別し、負値スレッシュレベル(図２
中の負th)よりも小さければ負値「−１」と判別し、そ
れ以外であれば零値「０」と判別する。

【００４４】一方、パターン検出部１５は、２つのＤＦ
Ｆ１５１，１５２と、パターン検出回路１５３とを有す
る。

【００４５】パターン検出回路１５３は、３値判別回路
５２の出力した判別結果と、それを再生クロックの１ク
ロック分遅延させたＤＦＦ１５１の出力と、さらにそれ
を１クロック分遅延させたＤＦＦ１５２の出力とを共に
入力して、再生クロックの３クロック分の判別結果のパ
ターンを検出して検出結果を出力する。

【００４６】一方、Ａ／Ｄ変換回路１１の出力は、タイ
ミング調整用のＤＦＦ１０２にも入力されてサンプリン
グクロックでラッチされ、続いてＤＦＦ１０３に入力さ
れて再生クロックによりラッチされた後、ＰＬＬデータ
として周波数誤差検出部１３に出力される。

【００４７】周波数誤差検出部１３は、ＤＦＦ１３１、
加算器１３２、乗算器１３３、およびセレクタ１３４か
らなる。

【００４８】加算器１３２は、ＤＦＦ１０３の出力した
ＰＬＬデータと、それを１クロック分遅延させたＤＦＦ
１３１の出力とを加算した値Ｓxを出力する。乗算器１
３３は、加算器１３２の出力Ｓxに“−１”を乗じた値
を出力する。セレクタ１３４は、加算器１３２の出力Ｓ
xと、それに“−１”を乗じた乗算器１３３の出力−Ｓx
と、“０"の内のいずれか一つを、パターン検出部１５
の出力である検出結果に基づいて選択して周波数誤差Ｓ
yとして出力する。すなわち、セレクタ１３４は、パタ
ーン検出部１５で検出されたパターンが(「＋１」，
「−１」，「＋１」)であれば連続するＰＬＬデータの
和Ｓxを周波数誤差Ｓyとして出力し、パターンが(「−
１」，「＋１」，「−１」)であれば連続するＰＬＬデ
ータの和の符号反転した値−Ｓxを周波数誤差Ｓyとして
出力し、パターンがそれ以外であれば“０"を周波数誤
差Ｓyとして出力することになる。

【００４９】累積加算手段としての累積加算回路１６
は、一種のローパスフィルタのような役目を果たすもの
で、周波数誤差検出部１３から入力した周波数誤差Ｓy
を累積加算し、その累積加算値Ｓaを出力する。

【００５０】ここで、Ａ／Ｄ変換回路１１の出力から３
値判別回路５２の出力までは、ＤＦＦ１０１でサンプリ
ングクロックの２クロック分が遅延され、Ａ／Ｄ変換回
路１１の出力からＤＦＦ１０３の出力までは、２つのＤ
ＦＦ１０２、１０３でサンプリングクロックの３クロッ
ク分が遅延される。したがって、周波数誤差検出部１３
における加算器１３２の出力は、パターン検出部１５に
おいてパターン検出に用いられた３つの連続する再生デ
ータの各々の間に位置する２つのＰＬＬデータの和とな
る。

【００５１】次に、この実施形態の再生クロック抽出装
置における動作について、図２ないし図４に示すタイミ
ングチャートを参照して説明する。

【００５２】図２は、再生微分波形信号とサンプリング
クロックと再生クロックとの関係を示しており、再生ク
ロックの周波数fが目標周波数f₀に一致している場合で
ある。

【００５３】ここで、再生された微分波形信号は、Ａ／
Ｄ変換回路１１によってサンプリングクロックの立ち上
がりタイミング(図２の点a〜点q)でサンプリングされ、
続いてＤＦＦ１０１で再生クロックによりラッチされる
ので、再生データは、“Ａ"，“Ｃ"，“Ｅ"，“Ｇ"，
“Ｉ"，“Ｋ"，“Ｍ"，“Ｏ"，“Ｑ"となる。なお、図
２において、再生データは記号〇，●で示している。

【００５４】また、Ａ／Ｄ変換回路１１によってサンプ
リングクロックの立ち上がりタイミング(図２の点a〜点
q)でサンプリングされたデータは、ＤＦＦ１０２でサン
プリングクロック(周波数：２f)によりラッチされ、こ
のデータは、引き続いて、次のＤＦＦ１０３で再生クロ
ック(周波数：f)によりラッチされるため、ＤＦＦ１０
３から出力されるＰＬＬデータは、再生データに対して
サンプリングクロックの１クロック分だけずれた
“Ｂ"，“Ｄ"，“Ｆ"，“Ｈ"，“Ｊ"，“Ｌ"，“Ｎ"，
“Ｐ"となる。なお、図２において、ＰＬＬデータは記
号△で示している。

【００５５】ここに、同図(Ａ)は再生微分波形信号に対
して再生クロックの位相が合っている場合、同図(Ｂ)は
再生微分波形信号に対して再生クロックの位相が進んで
いる場合、同図(Ｃ)は再生微分波形信号に対して再生ク
ロックの位相が遅れている場合を示す。

【００５６】同図(Ａ)〜(Ｃ)のいずれの場合において
も、連続する３つの再生データとして、たとえば
“Ｃ"，“Ｅ"，“Ｇ"に着目したとき、パターン検出回
路１５３によって「＋１」，「−１」，「＋１」のパタ
ーンが検出されるので、周波数誤差検出部１３のセレク
タ１３４は、加算器１３２の出力Ｓxをそのまま選択す
る。このため、セレクタ１３４からは、“Ｄ＋Ｆ"が周
波数誤差信号Ｓyとして出力される。また、連続する３
つの再生データとして、たとえば“Ｋ"，“Ｍ"，“Ｏ"
に着目したとき、パターン検出回路１５３によって「−
１」，「＋１」，「−１」のパターンが検出されるの
で、周波数誤差検出部１３のセレクタ１３４は乗算器１
３３の出力−Ｓxを選択する。このため、セレクタ１３
４からは、“−(Ｌ＋Ｎ)"が周波数誤差信号Ｓyとして出
力される。

【００５７】ここで、パターン検出に用いられた再生デ
ータの間に位置する２つのＰＬＬデータたとえばＤ，Ｆ
あるいはＬ，Ｎに着目すると、現在の再生クロックの周
波数fが目標周波数f₀に一致している場合には、再生微
分波形信号の変曲点からＰＬＬデータＤ，Ｆ(あるいは
Ｌ，Ｎ)までの値は、位相の進み遅れに影響されること
なく、両者は同じ大きさになる。つまり、変曲点からＤ
点までの正方向の大きさと、変曲点からＦ点までの負方
向の大きさは略一致しているため、両者の和は殆ど零に
なる。同様に、変曲点からＬ点までの負方向の大きさ
と、変曲点からＮ点までの正方向の大きさは略一致して
いるため、両者の和は殆ど零になる。

【００５８】このように、現在の再生クロックの周波数
fが目標周波数f₀に一致している場合には、周波数誤差
信号Ｓyである“Ｄ＋Ｆ"も“−(Ｌ＋Ｎ)"も共に値はほ
ぼ零となるので、累積加算回路１６から出力される累積
加算値Ｓaには変化がなく、したがって、クロック生成
回路１４から出力されるサンプリングクロックの周波数
２fは変わらず、再生クロックの周波数fも変わらない。
また、位相誤差を周波数誤差として誤って検出してしま
うことはない。

【００５９】図３は、再生微分波形信号とサンプリング
クロックと再生クロックとの関係を示しており、現在の
再生クロックの周波数fが目標周波数f₀よりも高くなっ
ている場合である。

【００６０】図３においても、点a〜点qは再生微分波形
信号に対するサンプリングクロックによるサンプリング
点であり、サンプリングして得られたデジタルデータの
値をそれぞれ符号“Ａ”〜“Ｑ”で表している。

【００６１】図２の場合と同様、再生データは、
“Ａ”，“Ｃ”，“Ｅ”，“Ｇ"，“Ｉ"，“Ｋ"，
“Ｍ"，“Ｏ"，“Ｑ"となり、ＰＬＬデータは“Ｂ"，
“Ｄ"，“Ｆ"，“Ｈ"，“Ｊ"，“Ｌ"，“Ｎ"，“Ｐ"と
なる。

【００６２】図３においては、連続する３つの再生デー
タ、たとえば“Ｃ"，“Ｅ"，“Ｇ"に着目すると、パタ
ーン検出回路１５３によって「＋１」，「−１」，「＋
１」のパターンが検出されるので、周波数誤差検出部１
３のセレクタ１３４は加算器１３２の出力Ｓxをそのま
ま選択する。このため、セレクタ１３４からは、“Ｄ＋
Ｆ"が周波数誤差信号Ｓyとして出力される。また、連続
する３つの再生データとして、たとえば“Ｋ"，“Ｍ"，
“Ｏ"に着目したとき、パターン検出回路１５３によっ
て「−１」，「＋１」，「−１」のパターンが検出され
るので、周波数誤差検出部１３のセレクタ１３４は乗算
器１３３の出力−Ｓxを選択するため、セレクタ１３４
からは、“−(Ｌ＋Ｎ)"が周波数誤差信号Ｓyとして出力
される。

【００６３】ここで、パターン検出に用いられた再生デ
ータの間に位置する２つのＰＬＬデータたとえばＤ，Ｆ
あるいはＬ，Ｎに着目すると、現在の再生クロックの周
波数fが目標周波数f₀よりも高くなっている場合には、
再生微分波形信号の変曲点からＰＬＬデータＤ，Ｆ(あ
るいはＬ，Ｎ)までの値は互いに異なる大きさになる。
つまり、変曲点からＤ点までの正方向の大きさよりも変
曲点からＦ点までの負方向の大きさの方が大きくなるた
め、両者の和は負値になる。同様に、変曲点からＬ点ま
での負方向の大きさよりも変曲点からＮ点までの正方向
の大きさの方が大きくなるため、両者の和の符号反転し
たものは負値になる。

【００６４】このように、現在の再生クロックの周波数
fが目標周波数f₀からずれて高くなっている場合には、
周波数誤差信号Ｓyである“Ｄ＋Ｆ"も“−(Ｌ＋Ｎ)"も
いずれも負値となるので、累積加算回路１６から出力さ
れる累積加算値Ｓaは減少し、クロック生成回路１４が
出力するサンプリングクロックの周波数２fは低くな
る。つまり、サンプリングクロックの周波数２fは目標
周波数２f₀に向かって収束する。これに伴い、再生クロ
ックの周波数fも目標周波数f₀に向かって収束する。

【００６５】図４は、再生微分波形信号とサンプリング
クロックと再生クロックとの関係を示しており、サンプ
リングクロックの周波数２fが目標周波数２f₀よりも低
くなっている場合である。

【００６６】図４においても、点a〜点qは再生微分波形
信号に対するサンプリングクロックによるサンプリング
点であり、サンプリングして得られたデジタルデータの
値をそれぞれ符号“Ａ"〜“Ｑ"で表している。図２およ
び図３の場合と同様、再生データは、“Ａ"，“Ｃ"，
“Ｅ"，“Ｇ"，“Ｉ"，“Ｋ"，“Ｍ"，“Ｏ"，“Ｑ"と
なり、また、ＰＬＬデータは、“Ｂ"，“Ｄ"，“Ｆ"，
“Ｈ"，“Ｊ"，“Ｌ"，“Ｎ"，“Ｐ"となる。

【００６７】図４においては、連続する３つの再生デー
タ、たとえば“Ｃ"，“Ｅ"，“Ｇ"に着目すると、「＋
１」，「−１」，「＋１」のパターンが検出されるの
で、周波数誤差検出部１３からは“Ｄ＋Ｆ"が周波数誤
差信号Ｓyとして出力される。また、連続する３つの再
生データ、たとえば“Ｋ"，“Ｍ"，“Ｏ"に着目する
と、「−１」，「＋１」，「−１」のパターンが検出さ
れるので、周波数誤差検出部１３からは“−(Ｌ＋Ｎ)"
が周波数誤差信号Ｓyとして出力される。

【００６８】ここで、パターン検出に用いられた再生デ
ータの間に位置する２つのＰＬＬデータたとえばＤ，Ｆ
あるいはＬ，Ｎに着目すると、現在の再生クロックの周
波数fが目標周波数f₀よりも低くなっている場合には、
再生微分波形信号の変曲点からＰＬＬデータＤ，Ｆ(あ
るいはＬ，Ｎ)までの値は互いに異なる大きさになる。
つまり、変曲点からＤ点までの負方向の大きさよりも変
曲点からＦ点までの正方向の大きさの方が大きくなるた
め、両者の和は正値になる。同様に、変曲点からＬ点ま
での正方向の大きさよりも変曲点からＮ点までの負方向
の大きさの方が大きくなるため、両者の和の符号反転し
たものは正値になる。

【００６９】このように、現在の再生クロックの周波数
fが目標周波数f₀からずれて低くなっている場合には、
周波数誤差信号Ｓyである“Ｄ＋Ｆ"も“−(Ｌ＋Ｎ)"も
共に正値となるので、累積加算回路１６から出力される
累積加算値Ｓaは増加し、クロック生成回路１４が出力
するサンプリングクロックの周波数２fは高くなる。つ
まり、サンプリングクロックの周波数２fは目標周波数
２f₀に向かって収束する。これに伴い、再生クロックの
周波数fも目標周波数f₀に向かって収束する。

【００７０】上記のように、この実施形態１では、Ａ／
Ｄ変換の際のサンプリングはデータレートの２倍の周波
数２fのサンプリングクロックで行われ、連続する３つ
の再生データに対する３値判別結果が(「＋１」，「−
１」，「＋１」)、あるいは(「−１」，「＋１」，「−
１」)のパターンとなったとき、それらの再生データの
間に位置する２つのＰＬＬデータより周波数誤差検出部
１３が周波数誤差を検出し、その周波数誤差を累積加算
回路１６で累積加算するので、生成するサンプリングク
ロックおよび再生クロックに周波数引き込み能力をもた
せることができる。

【００７１】＜実施形態２＞図５は、この実施形態２に
おける再生クロック抽出装置の構成を示すブロック図で
あり、図１に示した実施形態１と対応する部分には同一
の符号を付す。

【００７２】実施形態１の再生クロック抽出装置は、周
波数引き込み能力はあるが、位相引き込み能力はなかっ
たので、この実施形態２の再生クロック抽出装置では、
周波数引き込み能力と位相引き込み能力も併せもつよう
に、いわば、図１の回路と図５に示した従来の回路とを
合体させたような構成になっている。

【００７３】具体的には、この実施形態２では、実施形
態１の構成に対して、位相誤差検出部５３およびタイミ
ング調整用のＤＦＦ１０４をさらに設けている。また、
クロック生成回路１４は、累積加算回路１６からの累積
加算値Ｓaのみならず、位相誤差検出部５３により検出
した位相誤差情報Ｓdに基づいてサンプリングクロック
の発振周波数を変化させるように構成されている。

【００７４】上記の位相誤差検出部５３は、３値判別回
路５２の判別結果と、この判別に用いられた再生データ
の前後に位置する２つのＰＬＬデータとに基づいてサン
プリングクロックの位相誤差を検出すものであって、Ｄ
ＦＦ５３５、減算器５３３、および乗算器５３４からな
る。

【００７５】ＤＦＦ５３５は、データ出力手段１０のＤ
ＦＦ１０３からのＰＬＬデータを再生クロックに同期し
てラッチする。減算器５３３はＤＦＦ５３２から出力さ
れるＰＬＬデータから再生クロックの１クロック前のＰ
ＬＬデータを減算し、さらに、乗算器５３４はその減算
結果に３値判別回路５２による判別結果をＤＦＦ１０４
でラッチした値を乗算する。そして、この乗算した結果
を再生クロックの位相誤差を示す位相誤差信号Ｓdとし
て出力する。

【００７６】ここで、Ａ／Ｄ変換回路１１の出力からＤ
ＦＦ１０４の出力までは、ＤＦＦ１０１とＤＦＦ１０４
とでサンプリングクロックの４クロック分が遅延される
一方、Ａ／Ｄ変換回路１１の出力からＤＦＦ１０３の出
力まではサンプリングクロックの３クロック分、またＤ
ＦＦ５３５の出力まではサンプリングクロックの５クロ
ック分が遅延される。

【００７７】したがって、位相誤差検出部５３におい
て、３値判別回路５２の出力を基準にすると、減算器５
３３の(−)端子へ入力されるＰＬＬデータは、それより
もサンプリングクロックで１クロック分前ものであり、
また、減算器５３３の(＋)端子へ入力されるＰＬＬデー
タは、それよりもサンプリングクロックで１クロック分
後のものである。

【００７８】よって、３値判別回路５２の出力を基準に
してサンプリングクロックの１クロック分だけ相前後し
たタイミングで入力されるＰＬＬデータ同士(よって、
ＰＬＬデータ同士間は再生クロックの１クロック分だけ
離れている)が減算器５３３によって減算されて乗算器
５３４に加わり、その減算結果に３値判別回路５２の出
力が乗算されるようになっている。

【００７９】したがって、この位相誤差検出部５３の検
出出力Ｓdは、図６に示した従来例の場合と基本的に同
じになる。

【００８０】その他の構成および動作は、実施形態１の
場合と同様であるから、ここでは詳しい説明は省略す
る。

【００８１】なお、上記の各実施形態１，２では、３値
判別回路５２における３値判別を、入力される再生デー
タに対して正と負のスレッシュレベルを設けて判別した
が、正と負の基準値を個別に設けてその値にどのくらい
近いかによって判別するようにすることも可能である。

【００８２】

【発明の効果】本発明によれば、次の効果を奏する。

【００８３】(１) 第１の発明では、再生微分波形信号
のパターンを抽出することでその波形の経時的な変化を
検出できるため、生成する再生クロックに対して周波数
引き込み能力をもたせることができ、正確な信号再生を
行える。

【００８４】(２) 第２の発明では、第１の発明に加え
て、さらに位相誤差検出も同時に行うようにしているた
め、再生クロックに対する周波数引き込み能力と位相引
き込み能力とを併せつことができる。

【図面の簡単な説明】

【図１】本発明の実施形態１に係る再生クロック抽出装
置の構成を示すブロック図

【図２】図１の再生クロック抽出装置における再生微分
波形信号とサンプリングクロックおよび再生クロックの
関係を示すタイミングチャート(再生クロックの周波数
が目標周波数となっている場合)

【図３】図１の再生クロック抽出装置における再生微分
波形信号とサンプリングクロックおよび再生クロックの
関係を示すタイミングチャート(再生クロックの周波数
が目標周波数よりも高くなっている場合)

【図４】図１の再生クロック抽出装置における再生微分
波形信号とサンプリングクロックおよび再生クロックの
関係を示すタイミングチャート(再生クロックの周波数
が目標周波数よりも低くなっている場合)

【図５】本発明の実施形態２に係る再生クロック抽出装
置の構成を示すブロック図

【図６】従来の再生クロック抽出装置の構成を示すブロ
ック図

【図７】図６の再生クロック抽出装置における再生微分
波形信号とサンプリングクロックおよび再生クロックの
関係を示すタイミングチャート

【符号の説明】

１０…データ出力手段、１１…Ａ／Ｄ変換回路、１３…
周波数誤差検出部、１４…クロック生成回路、１５…パ
ターン検出部、１６…累積加算回路、１７…分周回路、
２０…波形パターン抽出部、５２…３値判別回路、５３
…位相誤差検出部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者橋本清一大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5D044 FG05 GM05 GM13 GM14 5J106 AA04 BB03 CC31 CC52 DD09 DD13 DD36 DD48 FF02 FF07 KK08

Claims

【特許請求の範囲】

【請求項１】デジタルデータが記録されている記録媒
体から再生された再生微分波形信号をサンプリングクロ
ック生成手段からのサンプリングクロックでサンプリン
グして再生データとともにこれに同期した再生クロック
を抽出する再生クロック抽出装置において、前記微分波形信号をサンプリングして前記サンプリング
クロックの１クロックごとに再生データとＰＬＬデータ
とを交互に出力するデータ出力手段と、このデータ出力手段が出力する再生データに基づいて再
生微分波形信号の所定期間内の波形パターンを抽出する
波形パターン抽出手段と、この波形パターン抽出手段の結果と、この波形パターン
の抽出対象となった各再生データ間に位置する前記ＰＬ
Ｌデータとに基づいてサンプリングクロックの周波数誤
差を検出する周波数誤差検出手段とを備え、この周波数誤差検出手段により検出された周波数誤差情
報に基づいて前記サンプリングクロック生成手段で生成
されるサンプリングクロックの発振周波数を変化させる
ことにより、再生クロックの周波数を目標とする周波数
に収束させることを特徴とする再生クロック抽出装置。
【請求項２】請求項１記載の再生クロック抽出装置に
おいて、前記データ出力手段は、微分波形信号を所定のデータレ
ートの２倍の周波数のサンプリングクロックによってサ
ンプリングするサンプリング手段と、前記サンプリング
クロックを２分周することにより再生クロックを生成す
る再生クロック生成手段とを含み、前記波形パターン抽出手段は、前記データ出力手段が出
力する再生データについて、所定のしきい値に従って正
値か零値か負値かの３値判別を行って判別結果を出力す
る３値判別手段と、この３値判別手段が出力する判別結
果において、連続する３つの判別結果から(正値、負
値、正値)あるいは(負値、正値、負値)のパターンを検
出するパターン検出手段とを有する、ことを特徴とする再生クロック抽出装置。
【請求項３】請求項２記載の再生クロック抽出装置に
おいて、前記周波数誤差検出手段は、前記パターン検出手段によ
って(正値、負値、正値)パターンが検出された場合には
その検出に用いられた再生データの間に位置する２つの
ＰＬＬデータの加算値を、(負値、正値、負値)のパター
ンが検出された場合にはそのパターン検出に用いられた
再生データの間に位置する２つのＰＬＬデータの加算値
の符号反転した値を、その他のパターンの場合には零値
を、それぞれサンプリングクロックの周波数誤差として
出力することを特徴とする再生クロック抽出装置。
【請求項４】請求項１ないし請求項３のいずれかに記
載の再生クロック抽出装置において、周波数誤差検出手段とサンプリングクロック生成手段と
の間に、周波数誤差検出手段により検出した周波数誤差
を累積加算してサンプリングクロック生成手段に出力す
る累積加算手段を設けたことを特徴とする再生クロック
抽出装置。
【請求項５】請求項２ないし請求項４のいずれかに記
載の再生クロック抽出装置において、前記３値判別手段の判別結果と、この判別に用いられた
再生データの前後に位置する２つのＰＬＬデータとに基
づいてサンプリングクロックの位相誤差を検出する位相
誤差検出手段をさらに設けるとともに、前記サンプリングクロック生成手段は、前記周波数誤差
検出手段からの周波数誤差情報のみならず、前記位相誤
差検出手段により検出した位相誤差情報に基づいて前記
サンプリングクロックの発振周波数を変化させるように
構成されていることを特徴とする再生クロック抽出装
置。