JPS59132406A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS59132406A JPS59132406A JP590083A JP590083A JPS59132406A JP S59132406 A JPS59132406 A JP S59132406A JP 590083 A JP590083 A JP 590083A JP 590083 A JP590083 A JP 590083A JP S59132406 A JPS59132406 A JP S59132406A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- signal
- loop gain
- circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
Landscapes
- Digital Magnetic Recording (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、磁気記憶装置の磁気記録再生回路における自
動利得制御回路に関する。
動利得制御回路に関する。
磁気記憶装置において、その記録再生回路でＧま続出信
号を一定の大きさとし、ある一定のレベルでスライスし
、データ弁別回路によってデータを読取る方式が一般に
用いられることは周知である。
号を一定の大きさとし、ある一定のレベルでスライスし
、データ弁別回路によってデータを読取る方式が一般に
用いられることは周知である。
また、続出信号の大きさが一定となるように、記録再生
回路には自動利得制御（Ａｕｔｏｍａｔｉｃ Ｑａｉｎ
Ｃｏｎｔｒｏ７ ％以下ＡＧＣと略す）回路が通常使用
されている。
回路には自動利得制御（Ａｕｔｏｍａｔｉｃ Ｑａｉｎ
Ｃｏｎｔｒｏ７ ％以下ＡＧＣと略す）回路が通常使用
されている。
第１図は、従来の一般的なＡＧＣループ回路、第２図は
その波形図である。以下、第１図、第２図により従来技
術を説明する。
その波形図である。以下、第１図、第２図により従来技
術を説明する。
入力信号は入力線１を介して電圧制御増幅器２に与えら
れる。さらに、増幅器３、低域濾波器４を介し、出力線
５によってレベルスライス回路９及び電圧制御増幅器制
御回路６に与えられる。ＡＧＣ引き込み線８より送られ
てきたＡＧＣ引き込み信号ａによって、電圧制御増幅器
制御回路６は動作を開始し、制御信号線７を介して制御
信号すを電圧制御増幅器２に与える。電圧制御増幅器２
は、制御信号すにより出力信号０の利得を制御するが、
この際目的の利得に達するまでには過渡応答時間を要す
る。
れる。さらに、増幅器３、低域濾波器４を介し、出力線
５によってレベルスライス回路９及び電圧制御増幅器制
御回路６に与えられる。ＡＧＣ引き込み線８より送られ
てきたＡＧＣ引き込み信号ａによって、電圧制御増幅器
制御回路６は動作を開始し、制御信号線７を介して制御
信号すを電圧制御増幅器２に与える。電圧制御増幅器２
は、制御信号すにより出力信号０の利得を制御するが、
この際目的の利得に達するまでには過渡応答時間を要す
る。
ところで、記憶装置が高記録密度化、高速化するにつれ
て、出力信号０の過渡応答時間は極力短いことが要求さ
れる。そこで、従来、過渡応答時間を短縮するため、Ａ
ＧＣ回路のループゲインを上げることによって、系の追
従を速くしていた。
て、出力信号０の過渡応答時間は極力短いことが要求さ
れる。そこで、従来、過渡応答時間を短縮するため、Ａ
ＧＣ回路のループゲインを上げることによって、系の追
従を速くしていた。
これによって、出力信号Ｃの過渡応答時間は短くなった
が、定常状態になった後の追従性が良過ぎ、制御信号す
に対する応答が続出信号の１ビツト毎に対応するため、
波形の大きさが一定値に保持でき難く、読出エラーを起
こす欠点があった。
が、定常状態になった後の追従性が良過ぎ、制御信号す
に対する応答が続出信号の１ビツト毎に対応するため、
波形の大きさが一定値に保持でき難く、読出エラーを起
こす欠点があった。
第２図にその具体例を示す。
第２図から明らかなように、ＡＧＣ引き込み信号ａを契
機として、制御信号すが出力され、出力信号０は過渡応
答時間（ｔ、）後、引き込み完了点Ｑ１に達し、一定値
（Ｇ１）に制御される。
機として、制御信号すが出力され、出力信号０は過渡応
答時間（ｔ、）後、引き込み完了点Ｑ１に達し、一定値
（Ｇ１）に制御される。
出力信号Ｃが有するデータは、一定のスライスレベルｇ
により判別される。今、読出しの大きいビット波形ｅが
現れたとすると、電圧制御増幅器制御回路６は、即座に
追従し、制御信号ｄを発生する。これによって、出力信
号Ｃの次のビット波形ｆは大きさを、大幅に押えられ、
スライスレベルｇ以下となり、読出しエラーを起こす。
により判別される。今、読出しの大きいビット波形ｅが
現れたとすると、電圧制御増幅器制御回路６は、即座に
追従し、制御信号ｄを発生する。これによって、出力信
号Ｃの次のビット波形ｆは大きさを、大幅に押えられ、
スライスレベルｇ以下となり、読出しエラーを起こす。
このため、スライスレベルｇ（７）設定範囲は狭くなり
、装置の安定した動作が得られなくなる。
、装置の安定した動作が得られなくなる。
本発明の目的は、上記の如き従来の欠点を改善し、ＡＧ
Ｃ回路のＡＧＣ制御信号引き込み時間が短く、かつ出力
波形の大きさの変動が小さい磁気記憶装置の磁気記録再
生回路におけるＡＧＣ回路を提供することにある。
Ｃ回路のＡＧＣ制御信号引き込み時間が短く、かつ出力
波形の大きさの変動が小さい磁気記憶装置の磁気記録再
生回路におけるＡＧＣ回路を提供することにある。
上記目的を達成するため、本発明は、高速のＡＧＣ信号
引き込み特性が必要な、磁気記憶装置の駆動開始時には
、ＡＧＣループゲインを上げ、一旦、前記ＡＧＣ信号を
σ１き込んだ後は、前記ＡＧＣループゲインを下げる手
段を設けたことを特徴とする。
引き込み特性が必要な、磁気記憶装置の駆動開始時には
、ＡＧＣループゲインを上げ、一旦、前記ＡＧＣ信号を
σ１き込んだ後は、前記ＡＧＣループゲインを下げる手
段を設けたことを特徴とする。
以下、本発明の一実施例を第３図、第牛図、第５図にｆ
り説明する。
り説明する。
第３図中、第２図と同符号を符したものは、同一のもの
を示すものとする。本発明の特徴は、第３図に示したよ
うに、ＡＧＣループゲイン切替信号線１０．及びこの信
号紳ｌＯを介して入力されるループゲイン切替信号ｐに
よりゲインを切替える電圧制御増幅器制御回路６０を設
けたことである。すなわち、ＡＧＣ引き込み信号ａ、！
ｌ：ＡＧＣループゲイン切替信号ｐとによりＡＧＣ回路
のループゲインを調節する。
を示すものとする。本発明の特徴は、第３図に示したよ
うに、ＡＧＣループゲイン切替信号線１０．及びこの信
号紳ｌＯを介して入力されるループゲイン切替信号ｐに
よりゲインを切替える電圧制御増幅器制御回路６０を設
けたことである。すなわち、ＡＧＣ引き込み信号ａ、！
ｌ：ＡＧＣループゲイン切替信号ｐとによりＡＧＣ回路
のループゲインを調節する。
第４図に電圧制御増幅器制御回路６０の具体的構成の一
例を示し、第５図に、その波形図を示す。
例を示し、第５図に、その波形図を示す。
第４図の６１はループゲインの大きなＡＧＣｌを圧発生
器（１）、６２はループゲインの小さなＡＧＣ１ｌ！圧
発生器（２）、６３はループゲイン切替スイッチ。
器（１）、６２はループゲインの小さなＡＧＣ１ｌ！圧
発生器（２）、６３はループゲイン切替スイッチ。
６４は出力波形振幅検出器、＆はＡＧＣ引き込み信号、
ｂはＡＧＣ制御信号、Ｃは出力信号、ｐはＡＧＣループ
ゲイン切替信号である。
ｂはＡＧＣ制御信号、Ｃは出力信号、ｐはＡＧＣループ
ゲイン切替信号である。
まず、磁気記憶装置の駆動開始信号（図示せず）・を受
けて、ＡＧＣ引き込み信号ａがＡＧＣ電圧発生器（１）
６１及びＡＧＢ電圧発生器ｅ）６２に入力される。と同
時に、ＡＧＣ引き込み信号ａに同期してＡＧＣループゲ
イン切替切替信号筒５図に示したように切替り、これに
より、ループゲイン切替スーイツチ６３は第４図に実線
で示したようにループゲインの大きなＡＧＣ電圧発生器
（１）６１を選択する。ＡＧＣ’亀圧発生器（１） ６
１の制御信号電圧Ｖ２は、過渡応答時間を極力小さくす
るため、第２図で示した従来例の駆動開始時の制御信号
電圧ｖ１より大きく設定しである。従って、本実施例の
過渡応答時間ｔ２ は従来例の過渡応答時間ｔ１
より短縮されている。
けて、ＡＧＣ引き込み信号ａがＡＧＣ電圧発生器（１）
６１及びＡＧＢ電圧発生器ｅ）６２に入力される。と同
時に、ＡＧＣ引き込み信号ａに同期してＡＧＣループゲ
イン切替切替信号筒５図に示したように切替り、これに
より、ループゲイン切替スーイツチ６３は第４図に実線
で示したようにループゲインの大きなＡＧＣ電圧発生器
（１）６１を選択する。ＡＧＣ’亀圧発生器（１） ６
１の制御信号電圧Ｖ２は、過渡応答時間を極力小さくす
るため、第２図で示した従来例の駆動開始時の制御信号
電圧ｖ１より大きく設定しである。従って、本実施例の
過渡応答時間ｔ２ は従来例の過渡応答時間ｔ１
より短縮されている。
引き込み完了時点Ｑ２ は、回路定数により決定され
、一定であるので、その一定時間を経過した後、ループ
ゲイン切替信号ｐが第５図に示したように切替わる。こ
の切替った信号ｐにより、ループゲイン切替スイッチ６
３は、第４図に破線で示したように、ループゲインの小
さなＡＧＣＩＩ！圧発生器ｅ）６２を選択する。その後
は、波形振幅検出器６４により出力信号０の振幅を検知
し、ループゲインの小さなＡ Ｇ Ｃ’！圧発生器ｅ）
６２を制御してループゲインＧ２ の制御信号すを出
力する。
、一定であるので、その一定時間を経過した後、ループ
ゲイン切替信号ｐが第５図に示したように切替わる。こ
の切替った信号ｐにより、ループゲイン切替スイッチ６
３は、第４図に破線で示したように、ループゲインの小
さなＡＧＣＩＩ！圧発生器ｅ）６２を選択する。その後
は、波形振幅検出器６４により出力信号０の振幅を検知
し、ループゲインの小さなＡ Ｇ Ｃ’！圧発生器ｅ）
６２を制御してループゲインＧ２ の制御信号すを出
力する。
このように、一旦引き込んだ後（Ｇ２点）は、装置の駆
動開始時はど高速の追従特性を必要としないので、ＡＧ
Ｃ回路のループゲインを下げ、系の追従を遅くすること
により、読み出し波形１ビツト毎の対応を鈍くし、出力
波形の変動を小さくしている。
動開始時はど高速の追従特性を必要としないので、ＡＧ
Ｃ回路のループゲインを下げ、系の追従を遅くすること
により、読み出し波形１ビツト毎の対応を鈍くし、出力
波形の変動を小さくしている。
従って、＠５図に示すように、読出しの大きいビット波
形ｅが現れ、制御信号ｄにより次のビット波形ｆが大き
さを押えられたとしても、スライスレベルｇ以下になる
ことはなく、読出しエラーは発生しない。
形ｅが現れ、制御信号ｄにより次のビット波形ｆが大き
さを押えられたとしても、スライスレベルｇ以下になる
ことはなく、読出しエラーは発生しない。
このように、出力波形の変動を小さく抑制できるので、
スライスレベルｇはある程度余裕をもって設定でさ゛、
装置の安定動作が可能となる。すなわち、本実施例によ
れば、装置の駆動開始時には、ＡＧＣループゲインを上
げることにより引き込み時間を短縮して装置の高記録密
度化、高速化に対処し、その後、ＡＧＣループゲインを
下げることにより出力波形の変動を抑制し、読出しスラ
イスレベルの変動余裕を増加させることができる。
スライスレベルｇはある程度余裕をもって設定でさ゛、
装置の安定動作が可能となる。すなわち、本実施例によ
れば、装置の駆動開始時には、ＡＧＣループゲインを上
げることにより引き込み時間を短縮して装置の高記録密
度化、高速化に対処し、その後、ＡＧＣループゲインを
下げることにより出力波形の変動を抑制し、読出しスラ
イスレベルの変動余裕を増加させることができる。
以上説明したように、本発明によれば、駆動開始時とそ
れ以後とで、ＡＧＯループケインを変化させることによ
り、ＡＧＣ回路のＡＧＣ制御信号引き込み時間を短くシ
、かつ出方波形の大きさの変動を小さくすることができ
る。
れ以後とで、ＡＧＯループケインを変化させることによ
り、ＡＧＣ回路のＡＧＣ制御信号引き込み時間を短くシ
、かつ出方波形の大きさの変動を小さくすることができ
る。
第１図は、磁気記憶装置の磁気記録再生回路における、
従来のＡＧＣループ回路のフロック図、第２図はＭ１図
に示した各信号の波形を示す図、第３図は本発明のＡＧ
Ｃループ回路の一実施例を示すブロック図、第４図は第
８図に示した電圧制御増幅器動軸回路６０の構成牽示す
図、第６図は第３図に示した各信号の波形を示す図であ
る。 ６：電圧制御増幅諸制御回路、１ｏ：ＡＧｃループゲイ
ン切替信号線、＆１ＡＧｃ引き込み信号ｊ１）、、１
ｄ：Ａ Ｇ Ｃ制御信号、Ｃ：出力信号、・：読出しの
大きいビット波形、ｆ’ＡＧｃ制御を受けたビット波形
、ｇ ’スライスレベル。 特許出願人 株式会社日立製作所 代 理 人 弁理士 高 橋 明 ｋつ、第１図 第 ２４ 図 第 ３ 図 第４図
従来のＡＧＣループ回路のフロック図、第２図はＭ１図
に示した各信号の波形を示す図、第３図は本発明のＡＧ
Ｃループ回路の一実施例を示すブロック図、第４図は第
８図に示した電圧制御増幅器動軸回路６０の構成牽示す
図、第６図は第３図に示した各信号の波形を示す図であ
る。 ６：電圧制御増幅諸制御回路、１ｏ：ＡＧｃループゲイ
ン切替信号線、＆１ＡＧｃ引き込み信号ｊ１）、、１
ｄ：Ａ Ｇ Ｃ制御信号、Ｃ：出力信号、・：読出しの
大きいビット波形、ｆ’ＡＧｃ制御を受けたビット波形
、ｇ ’スライスレベル。 特許出願人 株式会社日立製作所 代 理 人 弁理士 高 橋 明 ｋつ、第１図 第 ２４ 図 第 ３ 図 第４図
Claims (1)
- 磁気記憶装置の磁気記録再生回路における自動利得制御
回路において、前記磁気記憶装置の駆動開始時には前記
自動利得制御回路の利得を上げ、前記自動利得制御回路
が自動利得制御信号を引き込みし終えた時点で前記自動
利得制御回路の利得を下げる手段を設けたことを特徴と
する自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP590083A JPS59132406A (ja) | 1983-01-19 | 1983-01-19 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP590083A JPS59132406A (ja) | 1983-01-19 | 1983-01-19 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132406A true JPS59132406A (ja) | 1984-07-30 |
Family
ID=11623763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP590083A Pending JPS59132406A (ja) | 1983-01-19 | 1983-01-19 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825570A (en) * | 1994-03-18 | 1998-10-20 | Fujitsu Limited | PRML regenerating apparatus having reduced number of charge pump circuits |
-
1983
- 1983-01-19 JP JP590083A patent/JPS59132406A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825570A (en) * | 1994-03-18 | 1998-10-20 | Fujitsu Limited | PRML regenerating apparatus having reduced number of charge pump circuits |
| US5841602A (en) * | 1994-03-18 | 1998-11-24 | Fujitsu Limited | PRML regenerating apparatus |
| US5847891A (en) * | 1994-03-18 | 1998-12-08 | Fujitsu Limited | PRML regenerating apparatus |
| US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0320022B1 (en) | DC Restoration circuit for restoring and compensating for low frequency component lost in digital signal transmission system | |
| KR870008306A (ko) | 디지탈정보 재생장치 | |
| JPS59132406A (ja) | 自動利得制御回路 | |
| JP3228793B2 (ja) | 磁気記録再生装置のａｇｃ回路 | |
| US4933783A (en) | AGC circuit with transient response control in a magnetic disk unit | |
| JPS5567915A (en) | Optimum recording characteristic detecting method of magnetic recording and reproducing device | |
| JPS59171062A (ja) | 磁気記録再生装置 | |
| US6191908B1 (en) | Thermal asperity compensating method, data reproduction error compensating method, automatic gain control system and magnetic disk unit | |
| JP3251947B2 (ja) | 自動利得制御回路 | |
| JPS6028067B2 (ja) | ビデオテ−プレコ−ダのテ−プ駆動モ−タ制御回路 | |
| JPH0252442B2 (ja) | ||
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPH0266705A (ja) | データ読出し回路 | |
| KR910000375Y1 (ko) | 고속 서어치시 재생 데이타 클럭 제어회로 | |
| JP2808676B2 (ja) | 時間軸補正装置 | |
| KR100256013B1 (ko) | 디지탈 신호 처리 장치 | |
| JPS6258569B2 (ja) | ||
| SU137137A1 (ru) | Способ и устройство дл поддержани посто нного остаточного магнитного потока на магнитном носителе | |
| JP2661686B2 (ja) | ループゲイン制御装置 | |
| JPH0734483Y2 (ja) | 磁気録音再生装置 | |
| JP3128805B2 (ja) | 記録電流制御回路 | |
| SU1668994A1 (ru) | Способ установки режима строчной магнитной записи вращающимис головками | |
| JPS59104875A (ja) | ドロツプアウト補償装置 | |
| JPS6139713A (ja) | 自動利得制御回路 | |
| JPS55117722A (en) | Phase synchronous circuit |